CN1046168C - 用于微控制器的可遥控改编程序的程序存储器 - Google Patents

用于微控制器的可遥控改编程序的程序存储器 Download PDF

Info

Publication number
CN1046168C
CN1046168C CN94190541A CN94190541A CN1046168C CN 1046168 C CN1046168 C CN 1046168C CN 94190541 A CN94190541 A CN 94190541A CN 94190541 A CN94190541 A CN 94190541A CN 1046168 C CN1046168 C CN 1046168C
Authority
CN
China
Prior art keywords
microcontroller
memory
transistor
circuit
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN94190541A
Other languages
English (en)
Other versions
CN1112800A (zh
Inventor
莫仲棣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22282101&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1046168(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1112800A publication Critical patent/CN1112800A/zh
Application granted granted Critical
Publication of CN1046168C publication Critical patent/CN1046168C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

一种具有多个输入/输出端口的单片微控制器，它与用作程序存储电路的电可编程可擦只读存储器(PEROM)阵列进行直接和间接通信。该PEROM阵列供直接来自局内主机或远地的快速擦除和改编程序。该多个端口为存储器存储提供交替存取路径，由此提供在写入微指令后一次一个地立即加以确认的性能。还有随机存取存储器(RAM)。该PEROM阵列在微控制器中就像硬盘存储器。连接了充电泵的低压电源为PEROM阵列提供编程和擦除高压。

Description

用于微控制器的可遥控改编程序的程序存储器
技术领域
本发明涉及与单片微控制器结合在一起的集成电路非易失程序存储器。
发明背景
单片微控制器公诸于世已有十年以上。这些器件是做在芯片上的一个完整的计算机，它包括中央处理单元(CPU)、用于存放数据的随机存储器(RAM)、用于存储程序的电可编程序只读存储器(E-PROM)或电可用只读存储器加各种寄存器、定时电路、锁存器、端口以及接口电路。最早问世的微控制器之一是8051型，它由英特尔公司于1981首先制造。该部件的特征是各个程序和数据存储器分别具有单独的地址。早先，8051型是作为其它微控制器对其改进的一种基础，如Borkar等人申请的第4,782,439号美国专利涉及到改进的存储器存取，由Hayek申请的第4,780,814号美国专利涉及到一种通信接口。
智能卡包括与各种端口、存储器存取甚至逻辑门阵列结合在一起的单片微控制器，后者将CPU与各种类型的存储器，包括RAM、ROM、EPROM和EEPROM(电可擦可编程序只读存储器)相结合。这种智能卡将EPROM存储器用于程序存储，并将其它各种存储器用于数据存储。
用EPROM存储的问题之一在于在改编程序之前需要用紫外光曝光来擦除器件。在本领域，在需要改编程序的场合时，调换整块涮新的控制器要比在原有的程序存储器上作擦除和修改要方便。EEPROM一直未作为程序存储器考虑，因为一般认为它的阵列规模无法与微控制器的功能兼容，除非是极小的阵列。
而现有的微控制器工作于低电压电源，对于需要17V以上电压用以编程序的EEPROM而言这样的电源是不合适的。
本发明的目的在于提供一种具有自备程序存储器的现场可改编程序的微控制器。
本发明的另一目的在于提供一种工作于单低电压电源的微控制器。
发明概述
上述目的是在一个单片微控制器中实现的，它具有与数据存储器相比为超大规模的程序存储器，并且可快速擦除和可改写。利用闪光存储器晶体管，一种电可编程序和可擦只读存储器(PEROM)晶体管，提供快速擦除和改写，它按块擦除，并连同用以编程和擦除时产生电压的充电泵，仅需采用一个低电压电源。本发明还利用高密度PEROM单元阵列提供大规模阵列。
闪光晶体管允许在毫秒时间内快速擦除整个存储器，比之紫外光曝光所需的几分钟要快。尽管闪光存储器阵列为公知技术，但其应用未曾涉及到微控制器芯片，或者说它仅仅局限于数据存储领域。在利用闪光存储器阵列存储指令时，必须小心防止对指令的偶然擦除。这是通过将特定编程方式应用到常用读-写方式，例如芯片擦除方式加以实现的。采用芯片输入-输出(I/O)引脚单独组合在一起即可实现这些方式。只有当芯片处于芯片擦除方式，闪光存储器才可以完全写入，成为原始存储状态。
利用8051芯片结构可以提供多条端口，包括引脚配置，但不包括EPROM。这种结构的优点在于可以利用其本身的总线以及用于高速寻址和指令转移的两条端口提供程序存储。采用公知的8051引脚配置，可以用公知的部件系列实现兼容性，只要在编程方式信号中作某些改变以适合闪光存储器阵列即可。
能使本发明有效得到利用的一种较佳的最小容量的存储器为4K字节或32K位。由于内部RAM的工作或存储中间结果或与外部RAM一起工作，故内部RAM的单元数一般比较少。典型的容量为128字节。为完全包含一个微控制器芯片内所需要的复杂程序而提供空间可以选择容量为4K字节的最小闪光存储器，当然，它仍具有快速擦除和重写程序的能力。实用中，诸如程序开发或现场改编程序能力方面，本发明无疑为微控制器系统填补了一个空白。通过提供一个较大比例的闪光存储器/RAM单元，在一个单片控制器上提供一个模拟硬盘存储操作。
附图说明
图1是本发明结合微控制器的电可改编程序的程序存储器的方框图；
图2是解释图1所示电路工作的时序图；
图3是用于图1所示程序存储器内的高性能两晶体管PEROM单元的示意图；
图4是CMOS PEROM晶体管，包括图3所示两晶体管制造工艺的侧视图；
图5是图4所示存储晶体管的浮空栅极部分的俯视图，表示出薄氧化沟道区域的配置；
图6是图1所示PEROM存储器单元的结构平面图；
图7和图8是图6所示右存储器单元的示意图；
图9是图8所示存储器单元中用以读取数据的读出放大器的示意图；
图10是在图1所示存储器单元中读、写和擦除PEROM的电压状态图；
图11a和11b是如图10所示用以将芯片Vcc电压转换为高的编程电压的充电泵的示意图，其中，图11a中的线路A、B、C连接到图11b中的相应线路。
图12是主系统将一个程序装入一个含有PEROM可改编程序的非易失存储器的微控制器的平面图。
实施本发明的最佳方式
参见图1，它表示一个微控制器11。该芯片结构包括许多公知的适用于微控制器，尤其适用于英特尔公司及其它公司制造的8051型微控制器的电路。其引脚名及其说明见之于G·Hayek申请的美国第4,780,814号专利文件。该控制器的微处理器部分包括ALU(运算逻辑部件)13，它由累加器15通过暂存寄存器17提供数据。第二个暂存寄存器19也为ALU13提供数据。振荡器21产生脉冲供定时和控制电路23产生定时信号，这将在以下参照图2进行讨论。数据总线20连接许多电路元件，包括随机存取存储器25，存储器地址寄存器27，栈指针29以及指令寄存器31。微控制器的功能可以通过多个端口扩充，包括分别通过端口锁存器37和39直接与总线20通信的端口33和35。同样，端口43和45分别通过端口锁存器47和49与数据总线20通信。
端口之一的端口35连接到中断和定时器电路50，端口35的一对线路还作为用以处理远地数据的接收线路。其余的端口构成用以接收并将数据写入局内外部存储器，诸如所连接的外部主系统。所有上述电路由于都是8051型微控制器所共用的，并且已在第4,780,814号美国专利中作了描述，故都是非常清楚的。本发明中，主要的可靠之处在于通过端口43、45和33的并行数据转移。
本发明在用以存储微指令的闪光存储器结构中采用了一种可编程可擦只读存储器61(PEROM)，该微指令是通过各种寄存器和随机存取存储器25提供给ALU13的。与EPROM阵列不同，PER-OM存储器的晶体管是按块设置的电可编程序和可擦只读存储器晶体管。闪光存储器块的最小容量可以是一页诸如64字节，最大容量可以是整个阵列。这种配置的优点在于各个块可以一次擦除，允许快速擦除存储器。可见，非易失存储在微控制器中是有价值的，这一点通过利用微控制器中的EPROM晶体管作为程序存储即可得到证实。然而，这些都是第一代非易失存储器，它们已由PEROM技术作了改进。
本发明利用多端口控制器具有多个端口的优点进行快速擦除，并将微指令写入非易失PEROM存储器61。擦除信号通过端口35、45和引脚 PSGN、 PROG，VPP以及RST提供。在快速擦除后，控制信号允许微程序指令写入PEROM存储器61。
地址总线63将PEROM存储器连接到端口43和45以及程序地址寄存器65。程序计数器67和增量器69通过局部总线71连接到程序寄存器65。注意，从总线63至PEROM电路61的通信是单向的，从PEROM61至数据总线20的输出也是单向的，因此，尽管PEROM电路61能通过缓冲器73可以进行间接通信，但是不能与数据总线20进行直接通信。缓冲器73还提供一条通道，这样，端口33和35可以通过程序地址寄存器65与地址总线63通信。
图2中，第一个波形表示通过端口33和45在地址线上访问所需的存储器位置。第二个波形表示在利用端口43设置地址后，在数据线上写合适的数据。第三个波形表示用锁存器47锁存地址。注意，当地址锁存使能信号ALE为高时，反相编程信号PROG为低，反之，即当地址锁存未激活时则产生编程。一般，总是通过用充电泵逐级提高Vcc以获得VM而在芯片上产生编程电压的。第四个波形表示当第三个波形的反相编程信号为低时，在合适的电平产生编程电压，允许数据写入存储单元内。
数据是如第一和第二个波形所示在编程周期后面的间隔时间内通过经由地址线和数据线回扫读取而检验的，这是利用了与外部主机通信时端口33和45以及端口43所具有的双向性质的优点。
以下是对编程算法的概述。第一步是在与合适端口有关的地址线上向所需存储器输入字节位置。接下来是在与合适端口有关的线路上输入指令或数据，然后激活控制信号的正确组合。地址锁存使能端ALE通以脉冲将字节编程至PEROM。上述步骤反复进行，同时改变地址和数据直至到达文件的末尾。在每个周期编程数据经由地址和数据线回扫读取期间，以确认编程数据是正确的。
为了擦除整个PEROM，即为了写入全部内容，需利用合适组合的控制信号和ALE。尤其是，ALE保持于低，而同时利用引脚的组合定义一种用以擦除PEROM的编程方式。在8051引脚配置中，利用用以建立芯片标识或“特征”的相同引脚定义读数方式、写数方式以及芯片擦除方式。检验读回是在写操作之后进行的。擦除操作必须在存储阵列可以改编程之前执行。
与利用热电子注入作为编程机理的其它闪光单元不同，我们已经发现沟道是一种较佳的编程手段。利用单金属或双金属层状工艺提供更高的紧凑性，见由J.Huang等人转让给本发明受让人的第4,833,096号美国专利。
每个存储单元包括一对晶体管，如图3所示。存储晶体管101有源极103、栅极105、漏极107和浮空栅极109。通过将合适的高电压加在漏极107与邻近浮空栅极105的控制极之间，浮空栅极成为充电。通过对该电压反向，浮空栅极被擦除。
本发明不提供特定的高电压电源，而是利用充电泵将公共电压电源Vcc倍增至编程电压电平Vm。由于公共电源仅需3V，故整个芯片操作可以从低电压电源起始。以下将描述充电泵。
接下来所述本发明的充电泵允许在需要17V以上电压擦除和编程PEROM的本发明中采用低电压电源。通过免除外部高电压电源，本发明可以用便携式计算机内的小电池操作。由于多端口的存在允许将指令远距离加载到PEROM程序存储器，故在目前的条件下这是理想的。
漏极107延伸并作为选择晶体管111的源极。该晶体管具有漏极117和连接到行选择线的控制栅极115。漏极117连接到列选择线并连接到读出放大器。本发明提供4096字节的存储容量，每个字节由8位组成。因此，存储单元可以以8乘4096的阵列成组。
图4表示PEROM晶体管单元的制造，一般由上述第4,833,056号美国专利作了描述。图3所示的存储晶体管101用P型基片上与漏极207间隔的源极203表示。浮空栅极209是一个多晶硅层，称为“Poly1”，即设置在源极和漏极重叠部分的充电存储元件。浮空栅极209的一部分向下浸入并接近位于沟道区域211的漏极207，浮空栅极在该区域与漏极间隔一个极薄的氧化层，称为氧化沟道。控制栅极205为另一个多晶硅层，称为“Poly2”，它通过将一个合适的电压加到漏极207与电极205之间来控制充电存储和擦除操作，由此初始化沟道作用。存储晶体管与对应于图4所示选择晶体管111的另一个晶体管隔开一个氧化层220。存储晶体管的漏极207用作选择晶体管的源极，而漏极217设置在基片上。栅极215为一种多重双元件，它设置在源极与漏极之间。第一金属层管230与漏极217接触。金属层230连接到读出放大器和位线，就像图4中的漏极117。
图4表示以N阱231制造的第三晶体管，它具有源极区域233和间隔开的漏极区域235。栅极237间隔在源极与漏极之间。该晶体管通过场氧化区域239与现有的一对晶体管隔开，后者依次通过玻璃层243和厚氧化层245与金属层区域230a和230b绝缘。第二金属层247与金属层230a接触，以分别控制N阱晶体管。该晶体管是行驱动器晶体管，因此，在第一金属层230与第二金属层247之间留有空间是很重要的。这一空间是由金属之间的介电层250提供的，它是一种厚氧化层。最后，在第二金属层的顶上有一个纯化层252以保护电路。
图5表示图4所示电可编程序可擦只读存储器晶体管101之中央存储区域的顶视图。虚线是表面下的，而实线在表面上。漏极区域207有一个小矩形的薄氧化层211，它形成由矩形209表示的浮空栅极与Poly1层之间的一个沟道窗。在Poly1层上面是由点划线表示的Poly2层。金属层230覆盖两个晶体管。重复图3-4所示的晶体管对，这样就至少有32个PEROM存储器单元用于每个随机存取存储器单元。这一比例允许有足够的程序存储器可以在该领域中改进。
参见图6，它表示图1所示PEROM存储器单元61的结构平面，包括对称的左、右存储器单元131和133。每半个存储器部件包括64行乘256列，整个4K字节存储器部件包括64行乘512列。存储器由直接与Y译码电路相连的线路135上的六个地址位寻址。六个地址位还接受来自用于X译码电路139的线路138上的信号以作为左右存储器部件。两个存储器单元都有列线路连接到一个读出放大器140，用以读取存储在存储晶体管上的数据。左右存储器部件131和133是对称的，因此，对一个存储器部件的描述也就对另一个作了解释。
参见图7，单行PEROM晶体管151具有一个控制极，沿线路152连接并接收VRFi信号。为便于描述，仅在图7中示出64行中的第i行，用虚线框表示。公共源极线路153具有与图10一致加到其上的电压。晶体管154用以当由Y地址信号选通时，将图10所示的电压差加到栅极155上。
行151中的每个存储晶体管都连接到晶体管156行中的字线选择晶体管。行151中的每个晶体管的漏极连接到行156中每个晶体管的源极，类似于图4所示的结构。字线晶体管156用来隔离存储晶体管，并且每一个都可以通过行158和159中的多路晶体管以及行161和162中的Y选择晶体管，由八条读出放大器线路157中的一条访问。行161和162中的Y选择线将阵列分为左右各半。多路转换线158和159允许单个传感放大器为每半个阵列内的一对存储晶体管服务。
第i存储行151和行选择线156连接到第i个通路晶体管阵列，如图8所示。参见图8，通路晶体管163具有沿线路164连接到基准电压Vref的源极，以及沿线路165输出该基准电压VRFi的漏极。晶体管166的栅极连接到用于i行的字线选择信号WLi。同一信号加到反相的一对晶体管167和168，后者控制放电晶体管169的栅极。图8所示类型的电路提供用于每条字线。
列线路157中之各条与图9所示类型的读出放大器相连。至列线路的连接在输入点171形成，它试图读取图7所示行151中的可变阈值晶体管，即电可编程序可擦只读存储器晶体管。在这种晶体管中，导通阈值在高、低状态之间转换。参照块172内的虚拟单元读得导通阈值。通过平衡臂173和174鉴别包括虚拟单元的晶体管的导通。鉴别逻辑电路175参照虚拟单元读得存储器晶体管的导通状态，并在引脚176上提供一个逻辑输出。导通状态信号还在线路177上传送，用以恢复电路臂173与174之间的平衡。高压电平转换电路178能通过引脚171将经由块179来自充电泵的高压加到列线路。该电路将编程电压加到PEROM晶体管。
图10表示加到图7所示一个PEROM单元的电压。列标记“漏极”为图9中的引脚171，它与每条列线路通信，用以通过图7所示多路行158和159进行多路传输。图10所示的“感应栅极”列在图7和图8中称作VRFi。“控制栅极”在图7和图8中称作信号WLi。列标记“源”在图7中指线路153，除了当通过晶体管154接地之外它是浮空的。图10中括号内所示电压是用于低电平操作方式的，而括号外的值表示原始电平。17和15V电平从图11a和11b所示的充电泵得到。其中，一行零阈值晶体管181中七级阵列构成如二极管，它们每一个都连接到行183中的一个电容器上。每个电容器连接到异相时钟线182之一或184上，提升前一晶体管、电容器对的电压。当一条线路被计时时，即在一晶体管、电容器对的两端建立一个电位差。当第二条线路由相对前一个相位的相位计时时，电容器中的充电就转移或泵激到下一晶体管、电容器对。每个前极电容器中的充电转移到下一级电容器。相反的相位时钟转移或泵激充电从低电平的Vcc充到高电压的VM。箱位和放电电路185将电路输出固定在高电压值，在输出引脚186上传送并能根据引脚187上的指令对电路放电。
参见图12，主机系统201包含用于微控制器的更新过的程序。显然，在诸如交通信号、机器人通信以及运输设备等现场应用中安装更新程序是很费时的。尤其是必须更改EPROM集成电路。然而，现在更新程序可以通过调制解调器传送到微控制器203的一个端口。微控制器按图1所示的结构，并能通过端口35接收串行通信。该端口35已连接通信线路50，用以处理来自远地的数据。更新程序存储在非易失PEROM或芯片203-的涮新存储器内，一直保存到收到一个擦除信号为止，这时存储器作清除，以及新的更新程序又可送入并接收。集成电路芯片203可以装入便携式微控制器内，诸如折叠式计算机或运输系统。在此类应用中，靠小电池工作通常很经济。本发明尤其适合于这类应用，因为电源转换电路允许用常规作Vcc使用的单低压电源对非易失存储器施加写和清除信号如图10所示。单低压电源205包括一对1.5V电池，为芯片203提供整个电源。这种电源主要在现代应用中允许紧凑组装以及轻型化。

Claims (12)

1．一种带微控制器的可改编程序的存储器系统，包括：
具有单低压电源的单片微控制器，所述单片微控制器具有RAM存储单元，其特征在于所述系统还包括：
其存储器存储修改程序的遥控主计算机，该修改程序用于现场微控制器执行；
所述微控制器与所述遥控主计算机电气通信，且拥有PEROM存储单元，该PEROM存储单元作为一个主要的程序存储器连接，其电源变换装置用以利用低压电源清除PEROM单元和写入其中。
2．如权利要求1所述的存储器系统，其特征在于，所述电源变换装置包括具有低压输入和高压输出的多级充电泵，以及用以按指令保持该高压的箝位电路装置。
3．如权利要求1所述的存储器系统，其特征在于，所述电源变换装置包括具有低压输入和高压输出的多级充电泵，以及用以按指令对放电成为高压的放电电路装置。
4．一种设置于集成电路微控制器内的程序存储电路，所述微控制器具有算术逻辑单元以及与执行程序指令且按数据操作的算术单元有关的多个寄存器，它包括：
只读存储器晶体管阵列；
连接至所述阵列的地址总线，所述地址总线与能从外部资源接收微指令的端口进行双向通信；
连接到所述阵列的数据总线；
连接到所述数据总线的随机存取存储器阵列；以及
用以对程序地址和数据信息进行双向交换的多个双向输入/输出端口装置；其特征在于：
所述只读存储器晶体管阵列是以块设置的电可编程序和可擦只读存储器晶体管阵列，该晶体管块由此可同时擦除；
所述数据总线以单向方式作为输出连接到所述阵列，并连接到微控制器电路，所述阵列由此在数据总线上与从该数据总线直接收到的数据隔离，但在所述数据总线上与微控制器电路外部通信；所述电路还包括：
分隔地址总线与数据总线，但允许双方之间通信的反向缓冲器；以及
拥有与充电泵装置相连的低压电源，该充电泵用以将低压电源转换为适合于编程和擦除电可编程、可擦只读存储器晶体管的电压电平。
5．如权利要求4所述的电路，其特征在于，所述电可编程可擦只读存储器晶体管阵列包括由选择晶体管和位存储晶体管组成的双晶体管存储单元，该两个晶体管可依靠单低压电源操作。
6．如权利要求5所述的电路，其特征在于，所述位存储晶体管包括感应栅极和浮空栅极，该浮空栅极设置在薄氧化沟道区域上。
7．如权利要求4所述的电路，其特征在于，所述多个双向输入/输出端口包括：
连接到地址总线和用以与外部程序和数据存储器通信的数据总线的第一和第二双向输入/输出端口装置，以及
连接到共用第一、第二端口装置任务的数据总线的第三双向输入/输出端口装置。
8．一种微控制器，包括算术逻辑单元、向该算术逻辑单元提供数据的累加器和寄存器、双向输入/输出端口、地址总线、数据总线以及程序存储电路，所述程序存储电路包括经由地址和数据总线连接到微控制器电路的随机存取存储器晶体管阵列，其特征在于所述程序存储电路还包括：
以块设置的电可编程可擦只读存储器晶体管阵列，由此该晶体管块可同时擦除，且所述阵列通过地址和数据总线连接到微控制器电路；以及
具有已连接的充电泵装置的低压电源，该充电泵装置用以将低压电源变换为编程和擦除电可编程可擦只读存储器晶体管的电压电平。
9．如权利要求8所述的微控制器，其特征在于，电可编程可擦存储器晶体管阵列包括闪光晶体管阵列。
10．如权利要求8所述的微控制器，其特征在于，电可编程可擦存储器晶体管阵列包括由选择晶体管和位存储晶体管组成的双晶体管存储单元，该两晶体管可依靠单低压电源操作。
11．如权利要求8所述的微控制器，其特征在于，所述位存储晶体管包括感应栅极和浮空栅极，该浮空栅极设置在薄氧化沟道区域上。
12．如权利要求11所述的微控制器，其特征在于进一步包括有选择地对所述感应栅极放电的装置。
CN94190541A 1993-07-29 1994-06-08 用于微控制器的可遥控改编程序的程序存储器 Expired - Lifetime CN1046168C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10089993A 1993-07-29 1993-07-29
US08/100,899 1993-07-29

Publications (2)

Publication Number Publication Date
CN1112800A CN1112800A (zh) 1995-11-29
CN1046168C true CN1046168C (zh) 1999-11-03

Family

ID=22282101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94190541A Expired - Lifetime CN1046168C (zh) 1993-07-29 1994-06-08 用于微控制器的可遥控改编程序的程序存储器

Country Status (8)

Country Link
US (1) US5493534A (zh)
EP (1) EP0664046B1 (zh)
JP (1) JPH08503328A (zh)
KR (1) KR100320360B1 (zh)
CN (1) CN1046168C (zh)
DE (1) DE69433320T2 (zh)
TW (1) TW299407B (zh)
WO (1) WO1995004355A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241069B1 (en) 1990-02-05 2001-06-05 Cummins-Allison Corp. Intelligent currency handling system
US5909368A (en) 1996-04-12 1999-06-01 Fisher-Rosemount Systems, Inc. Process control system using a process control strategy distributed among multiple control elements
US5828851A (en) 1996-04-12 1998-10-27 Fisher-Rosemount Systems, Inc. Process control system using standard protocol control of standard devices and nonstandard devices
US5995916A (en) * 1996-04-12 1999-11-30 Fisher-Rosemount Systems, Inc. Process control system for monitoring and displaying diagnostic information of multiple distributed devices
US6032208A (en) * 1996-04-12 2000-02-29 Fisher-Rosemount Systems, Inc. Process control system for versatile control of multiple process devices of various device types
US5862052A (en) * 1996-04-12 1999-01-19 Fisher-Rosemount Systems, Inc. Process control system using a control strategy implemented in a layered hierarchy of control modules
US6098116A (en) * 1996-04-12 2000-08-01 Fisher-Rosemont Systems, Inc. Process control system including a method and apparatus for automatically sensing the connection of devices to a network
EP0825506B1 (en) * 1996-08-20 2013-03-06 Invensys Systems, Inc. Methods and apparatus for remote process control
US5909502A (en) * 1996-09-17 1999-06-01 Cummins-Allison Corp. Software loading system for a currency scanner
US5980078A (en) * 1997-02-14 1999-11-09 Fisher-Rosemount Systems, Inc. Process control system including automatic sensing and automatic configuration of devices
EP0981806A4 (en) 1997-05-07 2001-01-03 Cummins Allison Corp INTELLIGENT MONEY PROCESSING SYSTEM
US6039645A (en) 1997-06-24 2000-03-21 Cummins-Allison Corp. Software loading system for a coin sorter
US5940623A (en) 1997-08-01 1999-08-17 Cummins-Allison Corp. Software loading system for a coin wrapper
TW337607B (en) 1997-08-06 1998-08-01 Mos Electronics Taiwan Inc Process for forming a contact hole in an EEPROM with NOR construction
US6040216A (en) * 1997-08-11 2000-03-21 Mosel Vitelic, Inc. Method (and device) for producing tunnel silicon oxynitride layer
US6134144A (en) * 1997-09-19 2000-10-17 Integrated Memory Technologies, Inc. Flash memory array
US6205500B1 (en) * 1997-09-24 2001-03-20 Compaq Computer Corp. System and method for electrically isolating a device from higher voltage devices
TW425660B (en) 1997-12-12 2001-03-11 Mosel Vitelic Inc Method of forming uniform dielectric layer between two conductive layers in integrated circuit
TW374939B (en) 1997-12-19 1999-11-21 Promos Technologies Inc Method of formation of 2 gate oxide layers of different thickness in an IC
TW382801B (en) 1998-02-25 2000-02-21 Mosel Vitelic Inc Method of forming two transistors having different threshold voltage in integrated circuit
TW480713B (en) * 1998-03-03 2002-03-21 Mosel Vitelic Inc Method for forming different thickness of field oxide in integrated circuit and the structure of the same
GB2335044B (en) * 1998-03-04 2002-10-16 Capital Controls Ltd A monitoring apparatus
US6493461B1 (en) 1998-03-17 2002-12-10 Cummins-Allison Corp. Customizable international note counter
US6032248A (en) * 1998-04-29 2000-02-29 Atmel Corporation Microcontroller including a single memory module having a data memory sector and a code memory sector and supporting simultaneous read/write access to both sectors
US6136653A (en) * 1998-05-11 2000-10-24 Mosel Vitelic, Inc. Method and device for producing undercut gate for flash memory
US6261903B1 (en) 1998-05-14 2001-07-17 Mosel Vitelic, Inc. Floating gate method and device
US6365455B1 (en) 1998-06-05 2002-04-02 Mosel Vitelic, Inc. Flash memory process using polysilicon spacers
GB2338321B (en) * 1998-06-11 2000-04-26 Winbond Electronics Corp Single-chip micro-controller with an internal flash memory
US6490493B1 (en) 1999-01-21 2002-12-03 Rosemount Inc. Industrial process device management software
GB2346986A (en) 1999-02-19 2000-08-23 Ibm Microcode upgrading
US6754885B1 (en) 1999-05-17 2004-06-22 Invensys Systems, Inc. Methods and apparatus for controlling object appearance in a process control configuration system
AU5025600A (en) 1999-05-17 2000-12-05 Foxboro Company, The Process control configuration system with parameterized objects
US7089530B1 (en) * 1999-05-17 2006-08-08 Invensys Systems, Inc. Process control configuration system with connection validation and configuration
US6788980B1 (en) * 1999-06-11 2004-09-07 Invensys Systems, Inc. Methods and apparatus for control using control devices that provide a virtual machine environment and that communicate via an IP network
US6711629B1 (en) 1999-10-18 2004-03-23 Fisher-Rosemount Systems, Inc. Transparent support of remote I/O in a process control system
DE10052877B4 (de) 1999-10-21 2008-07-03 Samsung Electronics Co., Ltd., Suwon Mikrocontroller
EP1203379A1 (en) 2000-06-27 2002-05-08 Koninklijke Philips Electronics N.V. Integrated circuit with flash memory
DE60110227T2 (de) 2000-06-27 2006-02-09 Koninklijke Philips Electronics N.V. Integrierte schaltung mit flash
GB2385438A (en) * 2002-02-19 2003-08-20 Mitel Knowledge Corp Remote programming of serialised semiconductor devices
US6778419B2 (en) * 2002-03-29 2004-08-17 International Business Machines Corporation Complementary two transistor ROM cell
US6975914B2 (en) * 2002-04-15 2005-12-13 Invensys Systems, Inc. Methods and apparatus for process, factory-floor, environmental, computer aided manufacturing-based or other control system with unified messaging interface
US7761923B2 (en) * 2004-03-01 2010-07-20 Invensys Systems, Inc. Process control methods and apparatus for intrusion detection, protection and network hardening
US7860857B2 (en) * 2006-03-30 2010-12-28 Invensys Systems, Inc. Digital data processing apparatus and methods for improving plant performance
CN104407518B (zh) 2008-06-20 2017-05-31 因文西斯系统公司 对用于过程控制的实际和仿真设施进行交互的系统和方法
US8463964B2 (en) * 2009-05-29 2013-06-11 Invensys Systems, Inc. Methods and apparatus for control configuration with enhanced change-tracking
US8127060B2 (en) * 2009-05-29 2012-02-28 Invensys Systems, Inc Methods and apparatus for control configuration with control objects that are fieldbus protocol-aware
US8516225B2 (en) * 2011-03-25 2013-08-20 Koichi Kitagishi Central processing unit and microcontroller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782439A (en) * 1987-02-17 1988-11-01 Intel Corporation Direct memory access system for microcontroller

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757503A (en) * 1985-01-18 1988-07-12 The University Of Michigan Self-testing dynamic ram
US4780814A (en) * 1987-02-09 1988-10-25 Intel Corporation Global serial channel for microcontroller
US4796235A (en) * 1987-07-22 1989-01-03 Motorola, Inc. Write protect mechanism for non-volatile memory
US5222046A (en) * 1988-02-17 1993-06-22 Intel Corporation Processor controlled command port architecture for flash memory
JPH0448331A (ja) * 1990-06-18 1992-02-18 Mitsubishi Electric Corp 中央処理装置
EP0838823A3 (en) * 1990-09-17 1998-09-02 Kabushiki Kaisha Toshiba Semiconductor memory device
DE69130667T2 (de) * 1990-12-06 1999-05-06 Tandberg Data Datenspeicherungssystem mit auswechselbaren Medien zum Laden eines Steuerprogrammes von den auswechselbaren Medien
GB2251324B (en) * 1990-12-31 1995-05-10 Intel Corp File structure for a non-volatile semiconductor memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782439A (en) * 1987-02-17 1988-11-01 Intel Corporation Direct memory access system for microcontroller

Also Published As

Publication number Publication date
EP0664046A1 (en) 1995-07-26
US5493534A (en) 1996-02-20
KR100320360B1 (ko) 2002-04-22
CN1112800A (zh) 1995-11-29
EP0664046A4 (en) 1998-12-02
KR950703785A (ko) 1995-09-20
TW299407B (zh) 1997-03-01
DE69433320D1 (de) 2003-12-18
DE69433320T2 (de) 2004-09-16
EP0664046B1 (en) 2003-11-12
WO1995004355A1 (en) 1995-02-09
JPH08503328A (ja) 1996-04-09

Similar Documents

Publication Publication Date Title
CN1046168C (zh) 用于微控制器的可遥控改编程序的程序存储器
CN100490000C (zh) 具有紧凑数据寄存器的非易失性存储器存储及读取方法
CN1698131B (zh) 高度紧凑的非易失性存储器及其方法
CN1701384B (zh) 具有内部串行总线的高度紧凑的非易失性存储器及其方法
KR100276474B1 (ko) 마이크로컴퓨터
KR950014560B1 (ko) 불휘발성 기억 장치
US4780855A (en) System for controlling a nonvolatile memory having a data portion and a corresponding indicator portion
US7212440B2 (en) On-chip data grouping and alignment
US6426895B2 (en) Memory system and programming method thereof
CN102460402A (zh) 用于混合数据、编码及缓冲存储器集成在芯片上具有基于nand的nor、nand闪存及sram的内存系统
JP2624864B2 (ja) 不揮発性半導体メモリ
CN101740124A (zh) 非易失性半导体存储装置用的分页缓冲电路及其控制方法
US6512694B2 (en) NAND stack EEPROM with random programming capability
JP2647101B2 (ja) 不揮発性半導体メモリ装置
JP3156966B2 (ja) 不揮発性半導体メモリ装置
JPH02223097A (ja) 不揮発性半導体メモリ装置
US7269090B2 (en) Memory access with consecutive addresses corresponding to different rows
SU1161989A1 (ru) Ячейка пам ти дл ОЗУ с энергонезависимым хранением информации (ее варианты)
JPH0743946B2 (ja) 不揮発性ｃａｍ
Nakayama et al. A 5V only 1 Tr, 256K EEPROM with page mode erase
JPH07111836B2 (ja) 半導体不揮発性記憶装置およびその動作方法
JPS601697A (ja) 不揮発性半導体メモリ
JPH03257514A (ja) 集積回路装置
JP2004030912A (ja) 不揮発性半導体メモリチップ
JPS61270871A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: American California

Patentee after: Atmel Corp.

Address before: American California

Patentee before: Atmel Corporation

C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140608

Granted publication date: 19991103