KR0170292B1

KR0170292B1 - 불휘발성 반도체 메모리 장치의 데이타 처리방법

Info

Publication number: KR0170292B1
Application number: KR1019950066870A
Authority: KR
Inventors: 김종철
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-12-29
Filing date: 1995-12-29
Publication date: 1999-03-30
Also published as: KR970051382A

Abstract

본 발명은 불휘발성 반도체 메모리 장치의 데이타 처리방법에 관한 것으로서, 불휘발성 반도체 메모리 장치의 데이타 처리방법에 있어서, 적어도 1비트의 플래그를 갖고 소정 갯수의 데이타 비트를 갖는 N개의 래취구조에서 데이타 비트를 변경하고자 하는 래취는 해당 플래그에 정상태의 논리레벨을 설정하고, 데이타 비트를 변경하지 않고자 하는 래취는 해당 플래그에 부상태의 논리레벨을 설정하여 데이타 비트를 변경하고자 하는 래취만 선택적으로 쓰거나 지을 수 있도록 하는 것을 특징으로 한다.

따라서, 플래그 비트를 추가 설정하여 래취 구조를 취함으로써, 원하는 래취만을 선택적으로 쓰거나 지울 수 있어 데이타 로딩 시간을 효율적으로 적용할 수 있는 방법을 제공한다.

Description

불휘발성 반도체 메모리 장치의 데이타 처리방법

제1도는 종래 기술에 의한 NAND형 불휘발성 메모리 장치의 셀 스트링을 나타내는 평면도이다.

제2도는 제1도의 등가회로이다.

제3도는 본 발명에 따른 불휘발성 반도체 메모리 장치의 데이타 처리방법을 설명하기 위한 흐름도이다.

제4도는 본 발명에 따른 래취구조를 보이는 도면이다.

제5a도는 제4도의 플래그 비트가 '1'로 셋팅되어 있는 상태를 도시하였고, 제5b도는 '0'으로 셋팅되어 있는 상태를 도시한 도면이다.

제6도는 본 발명에 따른 플래그 셋팅 과정 회로도를 도시한 도면이다.

본 발명은 불휘발성 반도체 메모리 장치의 데이타 처리방법에 관한 것으로서, 특히 EEPROM(E1ectrica11y Erasab1e Programmab1e Read On1y Memory) 내장형 마이크로 론트롤러(Micro Contro11er)에서의 EEPROM 데이타 처리방법에 관한 것이다.

최근 전기적으로 페이타의 소거 및 개서가 가능한 불휘발성 메모리장치는 점점 고집적화되고 대용량화되는 추세이다. 특히, 컴퓨터의 하드 디스크에 대응하기 위한 일괄 소거 및 개서가 가능한 플래쉬 메모리는 대용량이 요구된다.

불휘발성 반도체 메모리 장치는 메모리의 전원이 오프되어도 기억소자 또는 회로가 갖는 기억 내용이 소멸되지 않고 유지되는 성질을 말한다.

불휘발성 반도체 메모리 장치는 메모리셀의 구성형태에 따라 노아(NOR)형과 낸드(NAND)형으로 크게 나누어진다.

NOR형 불휘발성 메모리 장치는 하나의 비트라인 콘택과 소오스라인이 플로팅게이트(f1oating gate) 전극과 콘트롤게이트(contro1 gate) 전극으로 구성된 2개의 메모리 셀이 마주보며 공유하여 하나의 비트라인에 여러개의 메모리 셀이 병렬로 연결되어 구성된다.

NAND형 불휘발성 메모리 장치는 하나의 비트라인 콘택과 소오스라인이 2개의 셀 스트링(ce11 string)과 공유하며 하나의 셀 스트링은 플로팅게이트전극과 콘트롤게이트전극으로 구성된 복수의 메모리 셀이 채널영역을 통해 비트라인과 직렬로 연결된다.

제1도는 종래 기술에 의한 NAND형 불휘발성 메모리장치의 셀 스트링을 나타내는 평면도이고, 제2도는 제1도의 등가회로이다.

제1도에 있어서, NAND형 메모리 장치의 하나의 스트링은 폭(X)과 길이(Y)의 곱에 의한 셀 스트링 면적에는 S1과 복수의 C1~Cn 및 G1이 구비되어 있다. 상기 S1은 스트링을 선택하기 위한 트랜지스터를 나타내고 G1은 그라운드 라인을 선택하기 위한 트랜지스터를 나타낸다.

상기 구조의 메모리 셀의 읽기 쓰기 및 지우기의 동작상태를 간단히 살펴 본 다음, 셀 스트링을 구성하는 트랜지스터의 역할을 파악한다.

메모리 셀의 상태는 플로팅게이트내로 주입되는 전하에 의해 결정되는 콘트롤게이트에서 보이는 문턱전압에 의해 온 또는 오프 상태로 대별되고 통상 온 상태는 -3V의 문턱전압에서, 오프 상태는 1V정도의 문턱 전압을 갖는다.

읽기 동작은 메모리 셀의 온 또는 오프 여부를 파악하는 것으로 제2도에서 예를 들어 셀 'C1'에 들어 있는 정보를 읽는다고 하면 비트라인은 특정전압(1~Vcc)으로 프리차아지(precharge)시키고 스트링선택 트랜지스터(S1), 그라운드(Ground) 선팩 트랜지스터(G1) 및 비선택 셀(C2~Cn)의 게이트 전극에는 Vcc를 인가한다 그리고, 선택셀 'C1'의 게이트 전극에는 0V를 인가한다. 이렇게 하여 비트라인에서 그라운드라인으로의 전류흐름을 감지하여 온 또는 오프 여부를 파악하는 것이다.

쓰기동작은 예를 들어 셀 'C1'에 어떤 정보를 저장한다고 하면 비트라인에는 0V를, 스트링 선택 트랜지스터(S1)의 게이트 전극에는 Vcc를, 셀 'C1'의 게이트전극에는 프로그램 전압을, 비선택 셀(C2~Cn)의 게이트 전극에는 쓰기 방지전압 Vri을, 그라운드 선택 트랜지스터 G1의 게이트 전극에는 0V 그리고 그라운드는 OV--Vcc를 인가하면 선택 셀 'C1'의 플로팅게이트 전극에는 상기 프로그램 전압에 의해 기판내의 전하가 플로팅게이트로 주입되어 쓰기가 수행된다. 이때, 그라운드라인 선택 트랜지스터(G1)는 그라운드 라인의 전위나 선택비트라인 전위가 그라운드라인을 통해 비선택 비트라인에 전달되지 않도록 하기 위해 필요하다.

데이타를 소거할 경우에는 예를 들어, 셀 'C1'에 들어 있는 정보를 소거할 경우 비트라인, 그라운드라인, 스트링선택 트랜지스터(S1) 및 그라운드 선택 트랜지스터(C1)는 플로팅(f1oating)상태이고, 선택 셀 'C1'의 게이트 전극에 0V를 인가하고 벌크(bu1k)에 소거전압을 20V정도 인가하여 플로팅게이트내의 전하, 즉 데이타를 제거한다.

불휘발성 메모리인 EEPROM을 내장하고 있는 마이크로 콘트롤러 장치에서는 주로 FLOTOX(F1oating Gate Tunnel Oxide)형의 EEPROM이 사용된다. 이는 EEPROM 셀에 전기적으로 절연된 플로팅게이트를 가지며 그 곳에 전자를 주입하거나 방출함으로써 '1' 또는 '0' 레벨의 데이타를 기억시킨다. 전자 주입 또는 방출 메카니즘은 산화막의 터널전류를 이용하는데 산화막의 양끝에 고전계를 인가하면 전류가 흐른다. 5V의 단일전원으로 고전계를 인가하기 위한 고전압은 약 15~20V 정도로 승압시켜 사용한다. 다소 차이는 있으나 승압회로를 사용하여 승압전압까지 을리는 데 수 msec의 시간이 소요되며 이 시간이 EEPROM 셀에 데이타를 쓰거나 지우는 데 소요되는 대부분의 시간이다. 이 시간을 직접 줄이기 위해 요즘은 승압된 전압으로 1바이트만을 쓰거나 지우지 않고 여러 바이트를 한꺼번에 쓰거나 지우는 방법을 사용한다.

종래에는 1바이트에서 1바이트까지 쓰거나 지우기 위해 1개에서 N개까지의 래취(LATCH)를 만들어 놓고 반드시 N바이트까지의 데이타를 로딩 (1oading)시켜 놓고 그 로딩된 데이타를 한꺼번에 쓰거나 지울 수 있도록 되어 있다 그래서, 사용자가 N바이트중 10바이트는 기존의 데이타를 유지하고 N-10바이트만을 쓰거나 지우려고 해도 N바이트 전체의 데이타를 로딩해야한다. 물론, 10바이트는 기존의 데이타와 같은 것이 로딩되어 쓰여질 것이나, 이로 인해 로딩 시간 낭비 및 사용자가 쓰기 매우 불편한 문제점을 갖고 있다.

따라서, 본 발명의 목적은 상술한 바와 같은 종래 기술의 문제점을 개선하기 위하여 안출된 것으로서, 원하는 래취 수 만큼의 데이타를 한꺼번에 쓰거나 지울 수 있는 EEPROM 데이타 처리방법을 제공함에 있다.

상술한 바와 같은 목적을 달성하기 위한 EEPROM 데이타 처리방법은, 불휘발성 반도체 메모리 장치의 데이타 처리방법에 있어서, 적어도 1비트의 플래그를 갖고 소정 갯수의 데이타 비트를 갖는 N개의 래취구조에서 데이타 비트를 변경하고자 하는 래취는 해당 플래그에 정상태의 논리레벨을 설정하고, 데이타 비트를 변경하지 않고자 하는 래취는 해당 플래그에 부상태의 논리레벨을 설정하여 데이타 비트를 변경하고자 하는 래취만 선택적으로 쓰거나 지울 수 있도록 하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.

소정 갯수의 비트 수를 갖는 데이타 비트에 플래그 비트를 추가하여 래취를 취한다. (300단계)

데이타 비트를 변경하고자 하는 래취의 어드레스가 디코딩되면 플래그 비트를 '1'로 셋팅하고, 데이타 비트를 변경하지 않고자 하는 래취는 플래그 비트를 '0'으로 셋팅시킨다. (302단계)

플래그 비트를 읽는다. (304단계)

상기 304단계에서 읽은 플래그 비트가 '0'인가 또는 '1'인가를 판단한다. (306단계)

상기 306단계에서 판단한 플래그 비트가 '1'로 셋팅된 것으로 판단되면 래취된 데이타들을 EEPROM 셀로 승압전압(VPP)을 받아 새로운 데이타 비트를 저장한다. (308단계)

상기 306단계에서 판단한 플래그 비트가 '1'로 셋팅된 것으로 판단되면 래취된 데이타에 그라운드(GND) 연결하여 이전의 데이타 비트를 유지 한다. (310단계)

제4도는 본 발명에 따른 래취구조를 보이는 도면이다. 제4도에 있어서, 8비트의 데이타 구조로 래취를 가정하였다. 또한, 데이타 비트들 이외에 1비트의 플래그가 더 있다. 래취들은 바이트 단위로서 그 수만큼 한꺼번에 쓰거나 지울 수 있는 용량이다. 초기화시 모든 플래그들은 '0'으로 클리어(c1ear)된다. 그 후, 1바이트 또는 N바이트까지 또는 래취N 이내의 특정 바이트들을 선택적으로 쓰거나 지울 수가 있다. 쓰고자 하는 바이트의 어드레스(address)가 디코딩되면 플래그 비트를 '1'로 셋팅시키고, 그렇지 않은 바이트들은 플래그 비트를 '0'으로 셋팅시킨다.

제5a도에서 보이는 바와 같이 플래그 비트가 '1'로 셋팅되어 있으면 래취된 데이타들을 EEPROM 셀로 승압전압을 받아서 쓰거나 지울 수있으며 '0'인 경우는 스위치가 그 라운드에 설정되어 있으므로 셀들은 건드리지 않고 이전의 데이타 상태를 유지할 수 있다.

제6도에 있어서, 처음에 RST신호와 콘트롤(CONTRO1)신호가 턴온(turn on)되어 래취A 및 래취B 노드들이 클리어 즉, 0V가 래취된다. 그 후, 래취 로드 신호에 의해 노드X는 5V가 된다. 사용자가 사용하려고 하는 어드레스 즉, A0~An 값에 의해 디코딩된 값이 Y0라면, Y0의 NMOS가 턴온된다. 그 때, RST신호는 턴오프되며 콘트롤 신호는 턴온 상태를 유지한다. 그래서, 노드X의 5V값이 노드A, 즉 래취A에 래취된다. 선택되지 않은 곳이 Y1이라면 Y1 NMOS가 턴온되지 않아서 노드B는 계속 0V를 유지한다 결국, 각 바이트에 해당하는 플래그가 0V 또는 5V가 선택적으로 저장된다 그 후, 콘트롤 및 RST신호를 턴오프시킨 후, HV-in을 HV-out으로 전달하여 EEPROM 셀로 프로그램 전압을 공급하게 되는데, 만약 래취값이 5V라면, 다시 말해서 로드 A가 5V이면 제1NMOS트랜지스터가 턴온되어 펌핑회로(도시되지 않음)의 펌핑클럭에 의해 HV-in이 HV-out으로 전달되며, 만약 노드B가 0V가 래취되어 있다면 제2NMOS 트랜지스터가 턴오프되어 펌핑전압이 HV-in에서 HV-out으로 전달되지 않아서 데이타를 EEPROM에 읽지 않는다.

상술한 바와 같이 구성한 불휘발성 반도체 메모리 장치의 데이타 처리방법은 플래그 비트를 추가 설정하여 래취 구조를 취함으로써, 원하는 래취만을 선택적으로 쓰거나 지울 수 있어 데이타 로딩 시간을 효율적으로 적용할 수 있는 방법을 제공한다.

Claims

불휘발성 반도체 메모리 장치의 데이타 처리방법에 있어서, 적어도 1비트의 플래그를 갖고 소정 갯수의 데이타 비트를 갖는 N개의 래취구조에서 데이타 비트를 변경하고자 하는 래취는 해당 플래그에 정상태의 논리레벨을 설정하고, 데이타 비트를 변경하지 않고자 하는 래취는 해당 플래그에 부상태의 논리레벨을 설정하여 데이타 비트를 변경하고자 하는 래취만 선택적으로 쓰거나 지을 수 있도록 하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치의 데이타 처리방법.