KR100921962B1 - 메모리 셀을 위한 기본 작동 - Google Patents

메모리 셀을 위한 기본 작동 Download PDF

Info

Publication number
KR100921962B1
KR100921962B1 KR1020047003924A KR20047003924A KR100921962B1 KR 100921962 B1 KR100921962 B1 KR 100921962B1 KR 1020047003924 A KR1020047003924 A KR 1020047003924A KR 20047003924 A KR20047003924 A KR 20047003924A KR 100921962 B1 KR100921962 B1 KR 100921962B1
Authority
KR
South Korea
Prior art keywords
erase
memory cells
voltage
nonvolatile memory
gate
Prior art date
Application number
KR1020047003924A
Other languages
English (en)
Other versions
KR20040045445A (ko
Inventor
라울 아드리안 세르네아
Original Assignee
쌘디스크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쌘디스크 코포레이션 filed Critical 쌘디스크 코포레이션
Publication of KR20040045445A publication Critical patent/KR20040045445A/ko
Application granted granted Critical
Publication of KR100921962B1 publication Critical patent/KR100921962B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Micro-Organisms Or Cultivation Processes Thereof (AREA)
  • Television Systems (AREA)

Abstract

메모리 셀들(105)에서 작동(예를들면, 삭제, 프로그램, 또는 읽기)을 수행하기 위한 기술은 메모리 셀들의 게이트들(111,113)에 연속적인 작동 전압 보다는 주기적으로 작동 전압을 인가하는 것이 더 낫다. 이는 작동하는 동안 소비된 전력을 감소시킨다. 선택된 메모리 셀들이 작동되는 동안 동적 작동 또는 기본 삭제와 같은 기본 작동은 또한 읽기, 프로그램 또는 삭제와 같은 나머지 작동들을 허용한다. 이는 연속적인 작동과 비교하여 동적 작동을 사용하는 집적회로의 작동상의 속도를 향상시킨다. 기본 삭제를 위한 실시예에서, 상기 삭제 게이트들은 전류펌프을 사용하여 삭제 전압으로 충전된다(204,208). 상기 펌프는 그런 다음 턴 오프되며(212), 상기 삭제 게이트들은 동적으로 삭제 전압으로서 지속된다(216). 삭제 게이트에서의 상기 삭제 전압은 메모리 셀들이 완전히 삭제될 때까지 필요에 따라 주기적으로 검사되며 리프레시될 것이다(224). 전하 펌프가 오프되어 삭제 전압이 삭제 게이트들에 동적으로 유지되는 동안, 다른 작동들은, 아마도 나머지 메모리 셀들에서, 수행될 수 있다(220).

Description

메모리 셀을 위한 기본 작동{BACKGROUND OPERATION FOR MEMORY CELLS}
본 발명은 비휘발성의 삭제할 수 있는 프로그램 가능한 메모리들 및 특히, 이러한 메모리 유형들의 삭제(erasing), 프로그래밍(programming), 또는 읽기(reading)를 위한 기술에 관한 것이다.
메모리(memory) 및 저장소자(storage)는 정보화 시대의 성장을 가능하게 하는 핵심 기술 영역의 하나이다. 인터넷의 급속한 성장에 의해, 월드 와이드 웹(WWW), 무선 전화, 개인 디지털 보조 수단, 디지털 카메라, 디지털 음악 재생기, 컴퓨터, 네트워크, 및 계속적으로 더 좋은 메모리 및 저장 기술을 필요로 한다. 특정 메모리 유형으로 비휘발성 메모리가 있다. 비휘발성 메모리는 전원이 제거되더라도 그것의 메모리 또는 저장된 상태로 존재한다. 비휘발성의 삭제할 수 있는 프로그래밍 가능한 메모리들 중에는 플래시, EEPROM, EPROM, MRAM, FRAM, 강유전성 및 자기성의 메모리를 포함한다. 비휘발성 저장 제품들 중에는 컴팩트플래시(CompactFlash, CF) 카드, 멀티미디어 카드(MMC), 플래시 PC 카드(예를 들면, ATA 플래시 카드), 스마트미디어카드 및 메모리스틱을 포함한다.
널리 사용되는 반도체 메모리 저장 셀(cell)의 유형으로 부동 게이트(floating gate) 메모리 셀이 있다. 부동 게이트 메모리 셀의 유형들 중에는 플래시, EEPROM, 및 EPROM을 포함한다. 상기 메모리 셀들은 바람직한 구성 상태를 위해 구성되거나 또는 프로그램된다. 특히, 전하(electric charge)는 메모리를 두개 이상의 저장된 상태들로 만들기 위해 플래시 메모리 셀의 부동 게이트로부터 위치되거나 제거된다. 대안적으로, 기술(technology) 및 전문 용어(terminology)에 따라, 프로그램된 상태 및 하나 이상의 삭제된 상태들로 존재할 수 있다. 플래시 메모리 셀은 적어도 2개의 2진 상태, 즉 0 또는 1로 나타내어 사용될 수 있다. 플래시 메모리 셀은 00, 01,10 또는 11과 같이, 2개의 2진 상태보다 더 저장시킬 수 있다; 상기 셀은 다중 상태들을 저장할 수 있으며, 다중상태 메모리 셀로 불릴 수 있다. 상기 셀은 하나 이상의 프로그램된 상태들을 가질 수 있다. 하나의 상태가 삭제된 상태(00)라면, 상태들의 실제 인코딩이 변화할지라도, 프로그램된 상태들은 01, 10 및 11이 될 것이다.
비휘발성 메모리들의 성과에도 불구하고, 또한 기술을 향상시키기 위한 요구가 계속된다. 이러한 메모리들의 밀도, 속도, 내구성, 및 신뢰성을 향상시키는 것은 바람직하다. 또한 전력 소비를 줄이는 것도 바람직하다. 보여진 바와 같이, 비휘발성 메모리들의 작동을 개선하기 위한 요구가 있다. 특히, 비휘발성 메모리 셀들의 기본 작동을 허용함으로써, 이는 작동들을 빠르게 하며 전력소비를 감소시킬 것이다.
발명의 개요
본 발명은 메모리 셀들의 게이트에 연속 전압(continuous voltage)보다 작동전압(operating voltage)을 동적으로 인가하여 비휘발성 메모리 셀의 삭제(erasing), 프로그래밍(programming), 또는 읽기(reading) 기술을 제공한다. 이는 작동하는 동안 소비된 전력을 경감시킨다. 동적 삭제, 동적 프로그램, 동적 읽기과 같은 동적 작동은 또한 선택된 메모리 셀들이 활성화되는 동안 발생하는 읽기, 프로그램 또는 삭제와 같은 임의의 작동을 허용한다. 동적 작동은 연속적인 작동(continuous operation)과 비교하여 집적회로의 작동 속도를 향상시킨다. 상기 기술은 또한 기본 삭제, 기본 프로그램, 또는 기본 읽기과 같은 기본 작동으로 불릴 수 있다. 실시예에서, 게이트들은 전하 펌프(charge pump)를 사용하여 작동중인 또는 작동전압으로 충전된다. 작동중인 전압은 삭제 전압, 프로그램 전압 또는 읽기 전압이 될 수 있다. 상기 펌프는 그런 다음 비접속되며, 게이트들은 동적으로 전압으로서 지속된다. 게이트들에서의 작동전압은 주기적으로 검사되며, 필요에 따라 리프레시된다. 전하 펌프가 비접속되어 작동전압이 동적으로 게이트들에 지속되는 동안, 다른 작동들은, 아마도 다른 메모리 셀들에서, 수행될 수 있다.
일 실시예에서, 본 발명은 삭제 전압을 생성시키기 위해 전류 펌프에서의 변환을 포함하는 비휘발성 메모리가 내장된 집적회로를 작동하는 방법에 관한 것이다. 삭제을 위해 선택된 하나 이상의 비휘발성 메모리 셀들의 삭제 게이트는 삭제 전압으로 충전된다. 상기 전하 펌프는 비접속된다. 전하 펌프는 또한 그것이 비접속된 후에 턴 오프될 수 있다. 상기 삭제 게이트들은 전하 펌프가 비접속되는 동안 동적으로 삭제 전압을 유지하도록 허용된다. 선택된 비휘발성 메모리 셀들은 동적 삭제 전압을 사용하여 삭제된다.
상기 전하 펌프는 삭제 게이트들상에 삭제 전압을 리프레시하기 위해 주기적 으로 접속된다. 삭제를 위해 선택된 비휘발성 메모리 셀들이 아닌 다른 비휘발성 메모리 셀들의 프로그래밍은 전하 펌프가 비접속되는 동안 허용된다. 삭제를 위해 선택된 비휘발성 메모리 셀들이 아닌 비휘발성 메모리 셀들의 읽기는 전하 펌프가 비접속되는 동안 허용된다.
선택된 비휘발성 메모리 셀들은 그들이 삭제되었는지를 알기 위해 검사될 수 있다. 만약 선택된 비휘발성 메모리들이 삭제되지 않았다면, 상기 전하 펌프는 삭제 게이트들상에서 삭제 전압을 리프레시하기 위해 접속된다. 상기 작동은 반복될 수 있다.
또 다른 실시예에서, 본 발명은 게이트들에 주기적으로 작동중인 전압을 인가시킴으로써 선택된 메모리 셀들의 게이트들을 동적으로 충전하여 선택된 메모리 셀들의 삭제, 프로그래밍, 또는 읽기를 포함하는 집적회로 작동의 방법에 관한 것이다. 선택된 메모리 셀들이 아닌 다른 메모리 셀들에서의 작동들은 작동전압이 직접 게이트에 인가되지 않을 때 허용된다. 선택된 메모리 셀들이 삭제, 프로그램 또는 읽기로 고려될 때, 선택된 메모리 셀들의 게이트들은 그라운드로 방전된다. 선택된 메모리 셀들이 삭제될 때, 부동 게이트 트랜지스터의 VT는 일정하게 포지티브가 되거나 또는 네가티브가 된다.
또 다른 실시예에서, 본 발명은 로우(row)와 컬럼(column)으로 정렬된 메모리 셀들의 배열을 포함하는 집적 회로이다. 많은 수의 전달 트랜지스터들이 존재하며, 각 메모리 셀 배열의 로우(row)에 접속된다. 많은 수의 펌프들이 존재하며 각 전달 트랜지스터들 중 하나에 접속된다. 펌프는 동적으로 각각의 전달 트랜지스터 를 통해 메모리 셀의 로우의 게이트들을 작동전압으로 충전시키며 상기 작동전압은 동적으로 각각의 전달 트랜지스터를 턴 오프시킴으로써 게이트들에 지속된다
본 발명의 다른 목적, 특징 및 장점들은 하기의 자세한 설명 및 수반하는 도면의 고찰에 의해 명백해질 것이며, 여기에서 참조 명칭들 같은 것은 도면 곳곳의 특징들 같은 것을 나타낸다.
도 1은 메모리 셀들의 작동을 위한 메모리 셀들 및 회로의 배열을 나타낸다.
도 2는 동적으로 메모리 셀들의 삭제를 위한 순서도를 나타낸다.
도 3은 동적으로 메모리 셀들의 작동을 위한 순서도를 나타낸다.
도 4는 NOR 플래시 셀의 다이어그램을 나타낸다.
도 5는 일부 NAND 플래시 셀들의 다이어그램을 나타낸다.
비휘발성 저장소자를 제공하는 집적회로들은 비휘발성 삭제할 수 있는 프로그램 가능한 메모리 셀들을 포함한다. 비휘발성 메모리 셀들을 구비한 집적회로의 많은 유형들은 메모리, 마이크로컨트롤러, 마이크로프로세서, 및 프로그램가능한 논리부를 포함한다. 상기 비휘발성 메모리 집적회로들은 다른 비휘발성 메모리 집적회로들과 더 큰 메모리들을 형성하기 위해 결합될 수 있다. 비휘발성 메모리 집적회로들은 또한 컨트롤러, 마이크로프로세서, 임의 추출 기억장치(RAM), 또는 I/O 디바이스와 같은 나머지 집적회로들, 또는 구성요소들과 비휘발성 메모리 시스템 을 형성하기 위해 결합될 수 있다. 플래시 EEPROM 시스템의 예는 본 출원에서 언급 된 모든 참조들에 따른 참조로서 통합된 미국 특허 제 5,602,987호에서 개시된다. 앞으로 비휘발성 셀들 및 저장소자의 논의는 참조로서 통합된 미국특허 제 5,095,344호, 제 2,270,979호, 제 5,380,672호, 및 제 6,230,233호 내에 있다.
비휘발성 저장 소자 또는 메모리 셀의 유형 중에는 플래시, EERPOM, 및 EPROM이 있다. 본 발명은 또한 변위 메모리, NRAM, FRAM, 자기적 강유전성 및 그밖의 많은 다른것들과 같은 메모리들의 다른 유형에 적용된다. 일반적으로 메모리 셀들은 로우와 컬럼으로 된 집적회로 내에서 정렬된다. 도 1은 플래시 메모리 셀들(105)의 배열을 나타낸다. 메모리 셀들의 상호연결부의 세부 사항들은 도표를 간략화하기 위해 도면에 나타내지 않는다. 메모리 셀들의 많은 다른 유형 및 구성들이 존재한다. 메모리 셀(105)은 다중비트 셀이며, 이는 참조로서 통합된 미국특허 제 5,712,180호에서 더 자세하게 설명된다. 상기 메모리 셀은 선택 또는 선택 게이트 라인(160), 우측 제어 게이트 또는 삭제 게이트(111), 및 좌측 제어 게이트 또는 삭제 게이트(113)를 가진다. 상기 우측 제어 게이트는 우측 부동 게이트 트랜지스터(TFRG)(115)의 제어 전극이며 좌측 제어 게이트 라인은 좌측 부동 게이트 트랜지스터(TFGL)(117)의 제어 전극이다. 상기 우측 및 좌측 제어 게이트들은 삭제 게이트 라인(159)에 접속된다. 선택 게이트 라인은 선택 트랜지스터(TSEL)(119)의 게이트에 접속된다. 디코더(166)는 선택 게이트 라인들에 접속된다. 상기 선택 게이트 라인들 및 로우에 상응하는 선택 게이트들은 디코더를 사용하는 로우에 의해 작동하게 되거나 또는 작동되지 않는다.
각 메모리 셀(105)을 위해, 2진 데이터를 저장하기 위한 두개의 부동 게이트 트랜지스터들 또는 셀들(115,117)이 존재한다. 이러한 각 부동 게이트 트랜지스터들은 데이터의 단일 비트 또는 다중 비트들을 저장할 수 있다. 데이터의 다중 비트들을 저장할 때, 상기 셀이 둘 이상의 VT(임계전압) 레벨을 가지도록 프로그램될 수 있기 때문에, 각 부동 게이트 셀은 또한 다중레벨 또는 다중비트 셀로 불릴 수 있다. 예를 들어, 각 부동 게이트 트랜지스터는 각 셀당 2비트, 각 셀당 4비트, 또는 각 셀당 훨씬 더 큰 수의 비트를 저장할 수도 있다.
부동 게이트 트랜지스터들은 선택적으로 드레인 또는 소스 라인(123,125), 제어 게이트 라인(113,111) 및 선택 라인들(160)상에 적절한 전압을 인가함으로써 구성된다. 예를 들면, 드레인 또는 소스 라인(123)은 트랜지스터(128)를 사용함으로써 선택적으로 접지될 수 있다.
본 발명은 도 1에 나타낸 특정 메모리 셀 구조에 관해 기술될 것이며, 여기에 각 셀당 두개의 부동 게이트 트랜지스터들이 존재한다. 그러나, 본 발명은 또한 다른 메모리 셀 구조들에 적용될 수 있다. 예를 들면, 본 발명은 각 셀당 단일 부동 게이트 트랜지스터가 존재하는 메모리 셀들을 위해 사용될 수 있다. 또 다른 실시예에서, 각 셀에 단일 부동 게이트 트랜지스터 및 단일 선택 트랜지스터가 존재할 수 있다. 본 발명은 NOR 또는 NAND 배열들로 이루어진 메모리 셀들에 적용될 수 있다. 도 4는 NOR 셀의 예를 나타내며 반면에, 도 5는 NAND 셀의 예를 나타낸다.
실시예에서, 본 발명은 동적으로 메모리 셀들의 일부에 전압을 인가하는 단계 및 나머지 메모리 셀들에 또 다른 작동을 허용하는 단계의 기술을 제공한다. 일 부 메모리 셀들에 동적 전압을 인가함으로써, 이는 선택된 메모리 셀들상에 발생하는 동적 작동을 허용한다. 이러한 동적 작동은, 예를 들어, 동적 삭제, 동적 프로그램, 또는 동적 읽기가 될 수 있다.
특히, 메모리 셀들상의 작동중 하나는 선택된 부동 게이트 트랜지스터들을 삭제된 상태로 위치시키는 것이다. 이러한 논의는 동적 삭제에 집중되지만, 본 발명이 유사하게 동적 프로그램 및 동적 읽기를 포함하는 어떤 다른 동적 작동들에도 적용됨이 이해되었다. 삭제는 예를 들어, 0볼트 이하의 VT(임계전압)을 가지는 각 선택된 부동 게이트 디바이스들의 구성을 말한다. 삭제될 때, 상기 부동 게이트 트랜지스터는 심지어 게이트에 1볼트가 인가될 때에도 전류가 흐른다.
선택된 메모리 셀들을 삭제하는 기술 중 하나는 삭제 게이트 라인(159)을 접속하는 것을 포함하며, 이때 삭제 전압을 위하여 메모리 셀들의 삭제 게이트에 접속된다. 상기 삭제 전압은 일반적으로 고전압이며, 이는 15 볼트 이상이 될 수 있다. 상기 삭제 전압은 약 15 볼트에서 약 22 볼트까지 될 수 있다. 상기 삭제 전압은 또한 전류펌프로써 알려진, 온-칩 고전압 펌프를 사용하여 발생될 수 있다. 나머지 실시예들에서, 삭제 접압은 오프-칩 소스에서 집적회로의 핀으로 제공될 수 있다.
메모리 셀들의 삭제 게이트들은 메모리 셀들이 삭제될 때까지 삭제 전압을 가지고 연속적으로 구동된다. 상기 메모리 셀들은 부동 게이트 디바이스들의 VT가 약 0 또는 그 미만으로 설정될 때 삭제된다. 일반적으로, 상대적으로 수많은 메모리 셀들이 동시에 삭제된다. 예를 들어, 플래시 카드와 같은 고형(solid) 상태 디 스크에서, 삭제는 섹터라고 불리는 셀들의 그룹에서 수행될 수 있다. 메모리 배열들 또는 셀들은 동시에 하나의 로우 또는 하나의 컬럼이 삭제될 수 있다. 또한, 집적 회로의 모든 메모리 셀들은 동시에 삭제된 벌크가 될 수 있다.
일 실시예에서, 메모리 셀들은 그들이 프로그램된 상태로 위치될 수 있기 전에 삭제된 상태로 초기화된다. 연속적으로 선택 게이트를 구동함으로써 메모리 셀들을 삭제하는 기술은 결점들을 갖는다. 상기 삭제 작동은 일반적으로 10000의 1초 또는 심지여 1000의 1초로 발생한다. 메모리 셀들의 상태를 읽는 것(또는 감지하는 것)은 일반적으로 100만분의 1초가 소요된다. 메모리 셀들을 프로그래밍 하는 것은 일반적으로 10만분의 1초가 걸리며, 삭제 펌프 또는 전하 펌프를 변환하는 것은 1㎲ 내지 5㎲ 범위 내의 약간의 시간을 소요한다.
삭제 게이트를 연속적으로 구동함으로써 삭제할 때, 삭제 펌프는 턴온되어 일반적으로 전력을 소비한다: 삭제 펌프의 캐패시터들은 전력을 소비하는 고전압 클록 오실레이터를 사용하여 구동된다. 삭제 모드 동안 집적회로의 전력 소비는 일반적으로 0.01앰프이다. 상기 삭제 주기(cycle)는 삭제 게이트들에 삭제 전압을 인가하는 것을 시작으로 부동 게이트 디바이스들이 삭제될 때까지의 전체 시간 주기(이를테면, 10000분의 1초)이다. 삭제 작동 동안, 전체 삭제 주기 동안 발생하는 더이상의 다른 작동들은 없다. 삭제 모드 동안 다른 작동들이 수행되지 않는 이유들 중 하나는 삭제 모드 동안 전력 소비를 더 증가시키는 것이 바람직하지 않기 때문이다. 또 다른 이유는 프로그래밍 회로와 같은 어떤 특정 회로들은 수행될 수 없거나 또는 이중 업무를 달성할 수 없기 때문이다.
게다가, 신뢰성(reliability)은 연속적인 삭제 전압 구동에 의해 삭제할 때 발행될 수도 있다. 다중-섹터 삭제 모드에서, 모든 섹터(sector)들이 동일한(이를테면, 최고)전압으로 삭제될 때, 삭제 섹터에 가까스로 요구될 수도 있을 것이며, 따라서 불필요하게 빠른 삭제들을 스트레싱한다. 이는 일부 메모리 셀들이 과삭제되는 상황을 유도하며(이를테면, 필요보다 더 낮은 VT로 삭제됨), 이때 이러한 부동 게이트들에 잉여 스트레스를 낳는다. 이는 과스트레스된 부동 게이트 디바이스들의 수명을 감소시키도록 유도될 수 있다. 그러므로 과삭제(overerase)를 예방하기 위해, 단지 임의의 다중 섹터 삭제의 패턴들이 이용될 수 있다. 삭제 클록 및 삭제 펌프가 온되어 전체 삭제 작동하는 동안, 전류를 소모한다. 전원이 부족한 경우, 섹터 상태(예를들면, 섹터가 완전히 삭제되었는지 아닌지)는 불확실한 채 존재하며, 시간에 따라 크래쉬(crash)가 발생된다. 메모리 칩이 삭제 모드일 때, 일반적으로 다른 유형의 작동은 불가능하다.
메모리 셀들을 삭제하는 것의 제안된 기술은 선택된 메모리 셀들의 제어 게이트(또는 삭제 게이트로 불려지기도 함)에 삭제 전압을 동적으로 인가하는 것이다. 상기 기술은 동적 삭제, 래치 삭제, 또는 기본 삭제로 불릴 수 있다. 도 2는 동적 삭제 기술의 흐름도를 나타낸다. 나머지 동적 작동들(예를들면, 동적 프로그램, 동적 읽기)을 위한 흐름도들도 유사하게 될 것이다. 특히, 동적 삭제는 전하 펌프(박스 204)을 턴온시킴으로써 메모리 셀들을 삭제하는 것을 포함한다. 예를 들어, 도 1에서, 선택된 삭제 펌프(151)(또는 삭제 및 디코드 회로로 불릴 수 있음)는 턴온되어 접속될 수 있으며 선택된 메모리 셀들에 적용될 수 있다. 상기 삭제 전압은 선택적으로 디코딩 회로를 사용하여 선택된 삭제 라인에 적용될 수 있다. 디코더 회로의 세부사항들은 나타내지 않지만, 임의의 일반적인 디코더 회로가 이용될 수 있다. 디코더 회로는 통과(pass) 트랜지스터들 및 논리 게이트들을 포함한다.
삭제 펌프 및 메모리 셀들 사이의 전달 트랜지스터(157)는 디코드 또는 프리디코드 회로의 일부일 수 있으며, 그것은 그 자체가 삭제 펌프에 접속될 수 있다. 트랜지스터(157)는 삭제 펌프의 삭제 전압을 삭제 게이트에 접속시키기 위해서 턴온된다. 삭제 게이트들로 구비된 삭제 라인에 전달 트랜지스터를 통한 삭제 펌프로부터 고 전압을 통과시키기 위해, 트랜지스터의 게이트는 고 전압 레벨(이를테면, 삭제전압)에서 전달 트랜시스터의 VT가 플러스될 필요가 있다.
삭제 게이트들은 삭제 전압(박스 208)으로 충전된다. 상기 삭제 펌프는 게이트들이 충전된 후에 턴 오프되며(박스 212) 트랜지스터(157)가 턴 오프된다. 삭제(선택)트랜지스터들을 접속하는 삭제 라인(159)(또는 워드 라인으로 불리기도 함)상에 기생(parasitic) 캐패시턴스가 존재할 때, 삭제 전압은 삭제 게이트들에서 유지될 것이다(박스 216). 캐패시턴스의 양(amount)에 따라, 이는 일반적으로 상당히 크며(피코패러드 범위내), 주로 부동게이트로의 전하 전달로 인해 라인(159)상의 전하는 차츰 약해질 것이다. 라인(159)이 충전되는 시간 동안, 메모리 셀들은 동적 삭제 전압에 의해 동적으로 삭제될 것이다. 삭제 펌프가 비접속되거나 오프되는 동안, 나머지 작동들은 수행될 것이다(박스 220). 예를 들면, 다른 메모리 셀들은 프로그램되거나 또는 감지되며 읽게될 수 있다.
메모리 셀들의 동적 작동은 온-칩 논리, 오프-칩 논리, 온-칩 타이머, 오프-칩 타이머, 또는 그밖의 회로에 따라 기간(duration)을 가질 수 있다. 예를 들면, 몇 시간 후, 메모리 셀들은 그들이 삭제 되었는지 아닌지(박스 224)가 검사될 것이다. 이러한 검사는 감지(sense) 증폭기 회로 또는 그밖의 온-칩 지능(intelligence)을 사용하여 수행될 수 있다. 대안적으로, 메모리 셀들은 컨트롤러 집적회로와 같은 외부 회로에 의해 검사될 수 있다. 만약 삭제 되지 않았다면, 동적 삭제 작동은 다시 발생한다(박스 204,208,212,216,220 및 224). 상기 삭제 전압은 전체 삭제 전압 레벨을 위해 다시 리프레시될 수 있다(박스 216). 상기 삭제 전압은 점차적으로 삭제 게이트 당 작은 전류값의 등량에 의해 방전될 것이며, 부동 게이트들로부터 전자들 제거의 삭제 작동에 의해 소비될 것이다. 상기 동적 삭제 작동은 선택된 메모리 셀들이 삭제될 때까지 계속된다(박스 228). 상기 삭제된 메모리 셀들은 즉시 쓰게될 수 있다(또는 프로그램됨).
작동의 동적 모드를 사용함으로써, 연속적인 삭제 전압 구동에 대해 기술된 상기 문제들이 해결된다. 본래부터 삭제 라인은 캐피시턴스를 갖고 있기 때문에(적어도 일부는 기생 캐패시턴스임), 삭제 게이트에 디지털-대-아날로그-컨버터(DAC)로 제어될 수 있는 바람직한 전압으로 인가될 수 있다. 그런 다음, 이를 구동하는 상기 전달 게이트(트랜지스터 157)는 턴오프된다. 전하는 나중에 전달 게이트가 다시 턴온될 때까지 삭제 라인상에 트랩된 채 존재하며, 그때 삭제 게이트는 리프레시되거나 또는 그라운드로 활발하게 방전된다.
삭제 라인이 그라운드로 활발하게 방전되는 많은 방법들이 있다. 상기 회로 는 펌프 및 디코드 회로(151)의 일부일 수 있다. 도 1은 일 실시예의 예제를 나타낸다. 방전 트랜지스터(163)은 삭제 라인과 그라운드 사이에 접속된다. 상기 방전 트랜지스터는 트랜지스터(157)의 측면, 펌프의 측면 또는 삭제 게이트들의 측면에 접속될 수 있다. 도 1에서, 트랜지스터(163)는 트랜지스터(157)의 펌프 측면에 접속된다. 이러한 방전 트랜지스터는 메모리 셀들이 삭제된 후에 삭제 라인을 방전시키기 위해 턴온된다.
동적 삭제를 사용함으로써, 삭제 게이트들의 어떤 결합 또는 패턴은 사실상 동시 삭제로 래치될 수 있다. 삭제 게이트들은 다른 삭제 전압 레벨들로 방전될 수 있으며, 그들의 특정 요구에 의존하며, 이는 과스트레스(overstress)의 예방을 돕는다. 삭제 작동으로 삭제 게이트들의 하나 이상의 래칭 후, 칩 그 자체는 어떤 다른 작동을 수행할 수 있다(예를 들면, 읽기, 쓰기 또는 삭제). 예를 들면, 동적 삭제는 동시에 두개 이상의 삭제 라인들로부터 발생되는 것일 수 있다. 하지만, 삭제가 동적으로 발생되고 있는 특정한 세그먼트는 격리돼 떨어져 있어야 한다. 게다가, 동적 삭제는 임의의 바람직한 패턴으로 삭제 라인들상에 수행될 수 있다. 예를 들면, 메모리 셀들의 변화하는 로우들은 삭제될 수 있다. 상기 삭제 클록 및 삭제 펌프는 대부분의 삭제 작동 기간 동안 비활동적일 수 있으며, 전류를 저장한다. 전력 부족이 발생한다면, 그것은 트랩된 전하에 영향을 미치지 않으며, 그래서 단지 상대적으로 더 충분한 삭제가 발생될 것이다.
게다가, 상기에 기술된 것처럼, 상기 삭제 작동은 읽기 또는 쓰기 작동과 같은 다른 작동들과 비교하여 상대적으로 긴 시간이 소요된다. 기본 특성을 사용하는 집적회로는 더 빠르게 작동할 것이다. 한편, 동일한 시간의 양에서 연속적인 삭제에 의한 집적회로와 비교하여 기본 삭제에 의한 집적회로 상에서 더 많은 작동들이 수행될 수 있다. 한 예로써, 읽기 작동은 약 2 ㎲가 소요될 수 있으며, 삭제 작동은 약 100㎲ 이상이 소요될 수 있으며, 그리고 프로그램 작동은 약 10㎲가 소요될 수 있다. 상기 읽기 작동은 삭제 작동보더 더 빠른 약 50배 또는 그 이상이다. 그러므로, 50배 이상의 읽기 작동들은 동적 삭제 작동으로써 동시에 발생할 수 있다. 프로그램 작동은 삭제 작동 보다 약 10배 이상 더 빠르다. 그러므로 10배 이상의 프로그램 작동들은 동적 삭제 작동에 따라 동시에 발생할 수 있다.
삭제 게이트 상의 실제 전압은 파울러-노하임 터널링(Fowler-Nordheim tunneling)으로 인해 시간이 지나면서 부동 게이트들로 또는 접합 누설(junction leakage)로 감쇠하기 때문에, 리프레싱 작동들은 바람직한 레벨로 되돌릴 수 있거나 과구동(overdrive) 수치(value)가 대신 사용될 수 있다. 과구동 수치는 정규 수치보다 더 높은 약 0.5 볼트가 될 수 있다.
동적 삭제 작동을 충족시키기 위한 회로는 연속적인 또는 정적 삭제 작동을 위해 사용된 회로와 같이 매우 동일하다. 그러므로, 판(die) 크기의 제한은 없다. 게다가, 만약 약간의 이유가 있다면, 아마 프로세스 변동들로 인해, 작동의 이러한 모드는 불만족될 것이며, 연속적인 또는 정적의 삭제 전압을 사용하는 표준 삭제는여전히 이러한 집적 회로들을 위해 사용될 것이다. 프로세스 또는 다른 변동들 때문에 동적 작동이 기능적이지 않은 집적회로들이 여전히 포장 및 판매될 수 있다.
도 3은 본 발명의 대안적인 실시예를 나타내며, 이때 동적 또는 기본 작동은 엄밀히 말하면 삭제 작동이 아니다. 우선, 필요한 작동 전압을 발생시키기 위한 회로가 턴온된다(박스 303). 상기 회로는 온-칩 또는 오프-칩이 될 수 있다. 상기 회로는, 높은 논리 또는 낮은 논리의 출력을 위하여 예를 들면, 전하 펌프, 고전압 스위치, 또는 기본 논리 게이트가 될 수 있다.
다음으로, 작동 전압은 하나 이상의 비휘발성 메모리 셀들의 하나 이상의 노드에 접속된다(박스 307). 상기 접속은, 예를 들면, 전달 또는 통과 트랜지스터 또는 논리 게이트의 방법에 의해 접속될 수 있다. 메모리 셀의 노드(node)는 드레인(drain), 소스(source), 게이트(gate), 삭제 게이트, 터널 노드(tunnel node), 또는 어떤 그밖의 다른 노드 또는 노드들이 될 수 있다. 상기 노드는 작동 전압으로 충전되며, 상기 전압은 기생 캐패시턴스를 포함하는 캐패시턴스에 의해 그곳에 동적으로 유지된다. 상기 작동 전압은 메모리 셀들로부터 비접속된다(박스 307).
상기 동적 작동은 메모리 셀들에 발생한다(박스 311). 상기 동적 작동은 삭제, 프로그램 또는 읽기가 될 수 있다. 동적 작동이 발생하는 동안, 다른 메모리 셀들(동적으로 작동되지 않은)은 작동될 수 있다(박스 318). 예를 들면, 일부 메모리 셀들이 동적으로 프로그램되고 있는 동안, 나머지 메모리 셀들은 읽기가 될 수 있다, 또는, 약간 다른 시작 시간들로, 메모리 셀들의 두 부분에 동적 작동이 발생하는 곳에서 상호 배치된 프로그램, 삭제, 또는 읽기가 발생할 수 있다. 다른 작동들의 임의의 결합은 결합이 동적 작동들을 교란하거나 방해하지 않은 한 발생할 수 있다.
동적 작동은 그것이 완료되었는지 아닌지(박스 321)가 검사된다. 만약 그렇 다면, 상기 작동은 종료되며(박스 325) 다른 작동들은 메모리 셀들에서 작동이 단지 동적으로 발생할 수 있다. 한편 동적 작동은 그것이 완료될 때까지 다시 발생한다(박스 307,311,314,318 및 321). 동적 작동의 완료를 검사하기 위해 사용된 상기 회로는 온-칩, 오프-칩이 될 수 있으며, 감지 증폭기 또는 타이머(timer) 회로를 사용한다.
도 4는 NOR 구성을 위한 비휘발성 메모리 셀을 나타낸다.
도 5는 NAND 구성에서의 비휘발성 메모리 셀들을 나타낸다.
도 4와 도 5에서, 비휘발성 메모리 셀들은 플래시, EEPROM, 또는 EPROM과 같은 부동 게이트 디바이스들이다.
본 발명의 상기 설명은 도시(illustration)와 설명(description)의 목적들로 진술되어 왔다. 이는 소모적이 되거나 정확한 구성을 위해 기술된 본 발명을 제한하는 것으로 의도되지 않으며, 많은 변용 및 변동이 상기 기술의 관점으로 가능하다. 상기 실시예들은 본 발명의 원리 및 그것의 실제 응용들을 가장 잘 설명하기 위해 선택되며 기술된다. 상기 설명은 기술분야에서 다양한 실시예들 및 특정 사용을 위해 적합한 것으로써의 다양한 변용들로 본 발명을 가장 잘 이용하고 실행하기 위해 숙련된 그밖의 것들을 가능하게 할 것이다. 본 발명의 범위는 하기의 청구항들로 규정된다.

Claims (23)

  1. 비휘발성 메모리 셀들을 구비한 집적회로를 동작시키는 방법으로서,
    소거 전압을 발생시키기 위해 전하 펌프를 턴온하는 단계;
    소거를 위해 선택된 비휘발성 메모리 셀들의 하나 이상의 소거 게이트를 소거 전압으로 충전하는 단계;
    상기 전하 펌프를 턴오프하는 단계;
    상기 전하 펌프가 오프되는 동안 상기 소거 게이트가 소거 전압을 동적으로 유지하게 하는 단계; 및
    상기 동적 소거 전압을 사용하여 상기 선택된 비휘발성 메모리 셀들을 소거하는 단계;
    를 포함하는 집적회로 동작 방법.
  2. 제1항에 있어서, 상기 소거 게이트 상의 소거 전압을 리프레시하기 위해 상기 전하 펌프를 주기적으로 턴온하는 단계를 더 포함하는 집적회로 동작 방법.
  3. 제1항에 있어서, 상기 전하 펌프가 오프되는 동안, 상기 소거를 위해 선택된 비휘발성 메모리 셀들이 아닌 다른 비휘발성 메모리 셀들의 프로그래밍을 허용하는 단계를 더 포함하는 집적회로 동작 방법.
  4. 제2항에 있어서, 상기 전하 펌프가 오프되는 동안, 상기 소거를 위해 선택된 비휘발성 메모리 셀들이 아닌 다른 비휘발성 메모리 셀들의 독출을 허용하는 단계를 더 포함하는 집적회로 동작 방법.
  5. 제1항에 있어서, 각각의 비휘발성 메모리 셀이 두 개의 부동 게이트 트랜지스터와 하나의 선택 트랜지스터를 포함하고, 상기 선택 트랜지스터는 소거 게이트를 구비하는 집적회로 동작 방법.
  6. 제1항에 있어서, 상기 소거 전압이 15 볼트 내지 22 볼트 범위 내의 전압을 갖는 집적회로 동작 방법.
  7. 제1항에 있어서,
    상기 선택된 비휘발성 메모리 셀들이 소거되었는지 여부를 검사하는 단계; 및
    상기 선택된 비휘발성 메모리 셀들이 소거되지 않은 경우, 상기 소거 게이트 상의 소거 전압을 리프레시하기 위해 상기 전하 펌프를 턴온하는 단계;
    를 더 포함하는 집적회로 동작 방법.
  8. 제1항에 있어서, 상기 전하 펌프가 오프되는 동안, 상기 소거를 위해 선택된 비휘발성 메모리 셀들에서의 동작이 아닌 상기 집적회로 내의 다른 동작을 허용하는 단계를 더 포함하는 집적회로 동작 방법.
  9. 제7항에 있어서, 상기 선택된 비휘발성 메모리 셀들이 소거된 후, 상기 소거 게이트로부터 소거 전압을 방전시키는 단계를 더 포함하는 집적회로 동작 방법.
  10. 집적회로를 동작시키는 방법으로서,
    선택된 메모리 셀들을 소거하는 단계로서, 소거 전압을 상기 선택된 메모리 셀들의 소거 게이트들에 주기적으로 직접 인가하여 상기 소거 게이트들을 동적으로 충전함으로써 수행되는 소거 단계;
    소거 전압이 상기 소거 게이트들에 직접 인가되지 않았을 때, 상기 선택된 메모리 셀들이 아닌 다른 메모리 셀들에서 동작을 허용하는 단계; 및
    상기 선택된 메모리 셀들이 소거되었을 때, 상기 선택된 메모리 셀들의 상기 소거 게이트들을 소거 전압 이하의 전압 레벨로 방전시키는 단계;
    를 포함하는 집적회로 동작 방법.
  11. 제10항에 있어서, 상기 선택된 메모리 셀들은 부동 게이트 트랜지스터의 VT가 6 볼트 이상이 되면 소거되는 집적회로 동작 방법.
  12. 제10항에 있어서, 상기 집적회로의 모든 메모리 셀들이 상기 메모리 셀들의 모든 소거 게이트들을 동적으로 충전함으로써 소거를 위해 선택될 수 있는 직접회로 동작 방법.
  13. 제11항에 있어서, 각각의 메모리 셀이 부동 게이트 트랜지스터를 포함하는 직접회로 동작 방법.
  14. 제11항에 있어서, 각각의 메모리 셀이 다중비트 부동 게이트 트랜지스터를 포함하는 직접회로 동작 방법.
  15. 로우(row)와 컬럼(column)으로 배열된 메모리 셀들의 어레이;
    상기 메모리 셀 어레이의 로우에 각각 연결된 복수의 전달 트랜지스터; 및
    상기 전달 트랜지스터들 중 하나에 각각 연결된 복수의 소거 펌프로서, 소거 펌프는 각각의 전달 트랜지스터를 통해 메모리 셀들의 로우의 소거 게이트들을 소거 전압으로 동적으로 충전하고, 상기 각각의 전달 트랜지스터를 턴오프함으로써 소거 전압이 상기 소거 게이트들에서 동적으로 유지되는, 복수의 소거 펌프;
    를 포함하는 것을 특징으로 하는 집적회로.
  16. 제15항에 있어서, 각각의 메모리 셀이,
    제1 제어 게이트를 구비한 제1 부동 게이트 트랜지스터;
    제2 제어 게이트를 구비한 제2 부동 게이트 트랜지스터; 및
    소거 게이트를 구비하며, 제1 및 제2 부동 게이트 트랜지스터 사이에 연결된 선택 트랜지스터;
    를 포함하는 집적회로.
  17. 메모리 셀들에 대해 제어된 게이트 활동을 가지는 비휘발성 메모리를 구비한 집적회로를 동작시키는 방법으로서,
    동작 전압을 발생시키기 위해 회로를 턴온하는 단계;
    동작을 위해 선택된 비휘발성 메모리 셀들의 하나 이상의 게이트를 동작 전압으로 충전하는 단계;
    상기 게이트를 상기 회로로부터 단절시키는 단계;
    상기 회로가 오프되는 동안 상기 단절된 게이트가 동작 전압을 동적으로 유하게 하는 단계; 및
    상기 동적 동작 전압을 사용하여 상기 선택된 비휘발성 메모리 셀들을 동작시키는 단계;
    를 포함하는 집적회로 동작 방법.
  18. 제17항에 있어서, 상기 회로가 턴오프되면 상기 회로를 주기적으로 턴온하고, 능동적으로 방전되지 않은 상기 선택된 게이트에 재연결하는 단계를 더 포함하는 집적회로 동작 방법.
  19. 제17항에 있어서, 상기 전하 펌프가 이전에 선택된 소거 게이트들에 연결되지 않는 동안, 상기 동작을 위해 선택된 비휘발성 메모리 셀들이 아닌 다른 비휘발성 메모리 셀들의 프로그래밍을 허용하는 단계를 더 포함하는 집적회로 동작 방법.
  20. 제17항에 있어서, 상기 전하 펌프가 이전에 선택된 소거 게이트에 연결되지 않는 동안, 상기 동작을 위해 선택된 비휘발성 메모리 셀들이 아닌 다른 비휘발성 메모리 셀들의 독출을 허용하는 단계를 더 포함하는 집적회로 동작 방법.
  21. 제17항에 있어서,
    열거된 동작이 달성되었는지 여부를 평가하는 단계; 및
    상기 선택된 비휘발성 메모리 셀들에서 열거된 동작이 달성되지 않은 경우, 상기 게이트 상에서 동작 전압을 리프레시하기 위해 상기 전하 펌프를 연결하는 단계;
    를 포함하는 집적회로 동작 방법.
  22. 집적회로를 동작시키는 방법으로서,
    비휘발성 메모리 셀들의 제1 부분에 동작 전압을 연결하는 단계;
    상기 메모리 셀들의 제1 부분의 노드를 동작 전압으로 충전하는 단계;
    상기 동작 전압을 상기 메모리 셀들의 상기 제1 부분의 노드로부터 단절시키는 단계;
    상기 메모리 셀들의 제1 부분의 상기 노드가 상기 동작 전압을 동적으로 유지하게 하는 단계; 및
    상기 메모리 셀들의 상기 제1 부분에서 동적으로 동작하는 단계;
    를 포함하는 집적회로 동작 방법.
  23. 제22항에 있어서, 상기 비휘발성 메모리 셀들의 제1 부분이 동적으로 동작되고 있는 동안, 상기 비휘발성 메모리 셀들의 제2 부분에서 동작을 허용하는 단계를 더 포함하는 직접회로 동작 방법.
KR1020047003924A 2001-09-17 2002-09-17 메모리 셀을 위한 기본 작동 KR100921962B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/956,201 US6741502B1 (en) 2001-09-17 2001-09-17 Background operation for memory cells
US09/956,201 2001-09-17
PCT/US2002/029554 WO2003025937A2 (en) 2001-09-17 2002-09-17 Background operation for memory cells

Publications (2)

Publication Number Publication Date
KR20040045445A KR20040045445A (ko) 2004-06-01
KR100921962B1 true KR100921962B1 (ko) 2009-10-15

Family

ID=25497898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047003924A KR100921962B1 (ko) 2001-09-17 2002-09-17 메모리 셀을 위한 기본 작동

Country Status (11)

Country Link
US (2) US6741502B1 (ko)
EP (2) EP1701355B1 (ko)
JP (1) JP4451657B2 (ko)
KR (1) KR100921962B1 (ko)
CN (1) CN100383894C (ko)
AT (2) ATE331289T1 (ko)
AU (1) AU2002335765A1 (ko)
DE (2) DE60226523D1 (ko)
ES (1) ES2266571T3 (ko)
TW (1) TW567497B (ko)
WO (1) WO2003025937A2 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177197B2 (en) * 2001-09-17 2007-02-13 Sandisk Corporation Latched programming of memory and method
TW555100U (en) * 2002-11-27 2003-09-21 Power Quotient Int Co Ltd High speed of data transfer of solid state disk on module
US7092288B2 (en) * 2004-02-04 2006-08-15 Atmel Corporation Non-volatile memory array with simultaneous write and erase feature
US7590918B2 (en) * 2004-09-10 2009-09-15 Ovonyx, Inc. Using a phase change memory as a high volume memory
US20060215447A1 (en) * 2005-03-24 2006-09-28 Beedar Technology Inc. Asynchronous Memory Array Read/Write Control Circuit
US7366021B2 (en) * 2005-05-04 2008-04-29 Micron Technology, Inc. Method and apparatus for sensing flash memory using delta sigma modulation
US7342833B2 (en) * 2005-08-23 2008-03-11 Freescale Semiconductor, Inc. Nonvolatile memory cell programming
KR100735009B1 (ko) 2005-08-30 2007-07-03 삼성전자주식회사 소거 시간을 줄일 수 있는 플래시 메모리 장치
JP2007281481A (ja) * 2006-04-10 2007-10-25 Samsung Electronics Co Ltd 不揮発性メモリを有する半導体素子及びその形成方法
KR100719382B1 (ko) * 2006-04-10 2007-05-18 삼성전자주식회사 세 개의 트랜지스터들이 두 개의 셀을 구성하는 비휘발성메모리 소자
US7616505B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US7616506B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US7830729B2 (en) 2007-06-15 2010-11-09 Micron Technology, Inc. Digital filters with memory
US7817073B2 (en) * 2007-06-15 2010-10-19 Micron Technology, Inc. Integrators for delta-sigma modulators
US7733262B2 (en) 2007-06-15 2010-06-08 Micron Technology, Inc. Quantizing circuits with variable reference signals
US7839703B2 (en) 2007-06-15 2010-11-23 Micron Technology, Inc. Subtraction circuits and digital-to-analog converters for semiconductor devices
US8117520B2 (en) 2007-06-15 2012-02-14 Micron Technology, Inc. Error detection for multi-bit memory
US7538702B2 (en) 2007-06-15 2009-05-26 Micron Technology, Inc. Quantizing circuits with variable parameters
US7768868B2 (en) * 2007-06-15 2010-08-03 Micron Technology, Inc. Digital filters for semiconductor devices
US7667632B2 (en) * 2007-06-15 2010-02-23 Micron Technology, Inc. Quantizing circuits for semiconductor devices
US9135962B2 (en) 2007-06-15 2015-09-15 Micron Technology, Inc. Comparators for delta-sigma modulators
US7969783B2 (en) 2007-06-15 2011-06-28 Micron Technology, Inc. Memory with correlated resistance
US8068367B2 (en) * 2007-06-15 2011-11-29 Micron Technology, Inc. Reference current sources
US7818638B2 (en) * 2007-06-15 2010-10-19 Micron Technology, Inc. Systems and devices including memory with built-in self test and methods of making and using the same
US7864609B2 (en) * 2008-06-30 2011-01-04 Micron Technology, Inc. Methods for determining resistance of phase change memory elements
KR101395152B1 (ko) * 2008-07-18 2014-05-15 삼성전자주식회사 비휘발성 메모리 셀, 비휘발성 메모리 장치 및 상기비휘발성 메모리 장치의 프로그래밍 방법
KR101448915B1 (ko) * 2008-10-17 2014-10-14 삼성전자주식회사 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치
US7876618B2 (en) * 2009-03-23 2011-01-25 Sandisk Corporation Non-volatile memory with reduced leakage current for unselected blocks and method for operating same
US8638602B1 (en) * 2010-09-10 2014-01-28 Western Digital Technologies, Inc. Background selection of voltage reference values for performing memory read operations
US8819328B2 (en) 2010-12-30 2014-08-26 Sandisk Technologies Inc. Controller and method for performing background operations
US8503237B1 (en) 2011-05-18 2013-08-06 Western Digital Technologies, Inc. System and method for data recovery in a solid state storage device
US9558069B2 (en) 2014-08-07 2017-01-31 Pure Storage, Inc. Failure mapping in a storage array
US9766972B2 (en) 2014-08-07 2017-09-19 Pure Storage, Inc. Masking defective bits in a storage array
US9747158B1 (en) * 2017-01-13 2017-08-29 Pure Storage, Inc. Intelligent refresh of 3D NAND

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321191A (ja) * 1995-05-27 1996-12-03 Samsung Electron Co Ltd 不揮発性半導体メモリ
US5712180A (en) * 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
JPH1064286A (ja) * 1997-06-30 1998-03-06 Nkk Corp 不揮発性半導体メモリ装置
JP2000315392A (ja) * 1999-04-30 2000-11-14 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095344A (en) 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5268870A (en) 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
DE69033262T2 (de) 1989-04-13 2000-02-24 Sandisk Corp EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5343063A (en) 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US5270979A (en) 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
JPH05326982A (ja) * 1992-05-15 1993-12-10 Nec Corp 不揮発性ｍｏｓ型半導体記憶装置及びデータの書換方法
US5473753A (en) 1992-10-30 1995-12-05 Intel Corporation Method of managing defects in flash disk memories
US5400286A (en) * 1993-08-17 1995-03-21 Catalyst Semiconductor Corp. Self-recovering erase scheme to enhance flash memory endurance
KR970005644B1 (ko) * 1994-09-03 1997-04-18 삼성전자 주식회사 불휘발성 반도체 메모리장치의 멀티블럭 소거 및 검증장치 및 그 방법
JPH10144086A (ja) 1996-11-14 1998-05-29 Sharp Corp 不揮発性半導体記憶装置
US5867430A (en) * 1996-12-20 1999-02-02 Advanced Micro Devices Inc Bank architecture for a non-volatile memory enabling simultaneous reading and writing
US5949716A (en) 1997-04-16 1999-09-07 Invox Technology Look-ahead erase for sequential data storage
JP3570879B2 (ja) 1997-07-09 2004-09-29 富士通株式会社 不揮発性半導体記憶装置
US6088264A (en) * 1998-01-05 2000-07-11 Intel Corporation Flash memory partitioning for read-while-write operation
US6377502B1 (en) * 1999-05-10 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device that enables simultaneous read and write/erase operation
US6091633A (en) * 1999-08-09 2000-07-18 Sandisk Corporation Memory array architecture utilizing global bit lines shared by multiple cells
US6434049B1 (en) * 2000-12-29 2002-08-13 Intel Corporation Sample and hold voltage reference source

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712180A (en) * 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
JPH08321191A (ja) * 1995-05-27 1996-12-03 Samsung Electron Co Ltd 不揮発性半導体メモリ
JPH1064286A (ja) * 1997-06-30 1998-03-06 Nkk Corp 不揮発性半導体メモリ装置
JP2000315392A (ja) * 1999-04-30 2000-11-14 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
EP1428222A2 (en) 2004-06-16
ES2266571T3 (es) 2007-03-01
JP2005504403A (ja) 2005-02-10
DE60212661T2 (de) 2007-03-08
WO2003025937A3 (en) 2003-11-27
ATE331289T1 (de) 2006-07-15
DE60226523D1 (de) 2008-06-19
EP1701355A2 (en) 2006-09-13
US6741502B1 (en) 2004-05-25
EP1701355A3 (en) 2007-02-14
US6845045B1 (en) 2005-01-18
CN100383894C (zh) 2008-04-23
KR20040045445A (ko) 2004-06-01
EP1428222B1 (en) 2006-06-21
CN1555560A (zh) 2004-12-15
DE60212661D1 (de) 2006-08-03
AU2002335765A1 (en) 2003-04-01
ATE394778T1 (de) 2008-05-15
EP1701355B1 (en) 2008-05-07
JP4451657B2 (ja) 2010-04-14
TW567497B (en) 2003-12-21
WO2003025937A2 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
KR100921962B1 (ko) 메모리 셀을 위한 기본 작동
JP5280679B2 (ja) メモリのラッチプログラミングおよびその方法
KR100332001B1 (ko) 반도체불휘발성기억장치
US20060193174A1 (en) Non-volatile and static random access memory cells sharing the same bitlines
KR100322470B1 (ko) 고밀도 노어형 플래시 메모리 장치 및 그것의 프로그램 방법
JP2004185754A (ja) 半導体記憶装置及びメモリセルアレイの消去方法
TW202324416A (zh) 半導體記憶裝置
US6259625B1 (en) Method and apparatus for reducing high current chip erase in flash memories
US6256702B1 (en) Nonvolatile memory device with extended storage and high reliability through writing the same data into two memory cells
JP3561647B2 (ja) １チップマイクロコンピュータ
JP3561640B2 (ja) １チップマイクロコンピュータ
JP3561639B2 (ja) １チップマイクロコンピュータ
KR0170292B1 (ko) 불휘발성 반도체 메모리 장치의 데이타 처리방법
KR100805654B1 (ko) 메모리의 래치된 프로그래밍 및 방법
JP3258945B2 (ja) 不揮発性半導体メモリ装置
JP2003091993A (ja) データ記憶装置と、それに用い得る不揮発性半導体メモリ装置
JP2000124429A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee