ES2266571T3 - Funcionamiento de fondo para celdas de memoria. - Google Patents
Funcionamiento de fondo para celdas de memoria. Download PDFInfo
- Publication number
- ES2266571T3 ES2266571T3 ES02770529T ES02770529T ES2266571T3 ES 2266571 T3 ES2266571 T3 ES 2266571T3 ES 02770529 T ES02770529 T ES 02770529T ES 02770529 T ES02770529 T ES 02770529T ES 2266571 T3 ES2266571 T3 ES 2266571T3
- Authority
- ES
- Spain
- Prior art keywords
- erase
- memory cells
- doors
- voltage
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously
Abstract
Un método para accionar un circuito integrado con celdas de memoria no volátil (105), cuyo método comprende: conectar una fuente (151) de una tensión de funcionamiento a una o más puertas (111, 113) de las celdas de memoria (105) seleccionadas para su funcionamiento a la tensión de funcionamiento; desconectar la fuente de las puertas y permitir que las puertas desconectadas soporten la tensión de funcionamiento dinámicamente mientras están desconectadas; y operar las celdas de memoria seleccionadas (105) usando la tensión dinámica.
Description
Funcionamiento de fondo para celdas de
memoria.
La presente invención se refiere a memorias
programables borrables no volátiles y más específicamente a
técnicas para borrar, programar, o leer esos tipos de memoria.
La memoria y el almacenamiento es una de las
áreas tecnológicas clave que permite el crecimiento en la era de
la información. Con el rápido crecimiento en Internet, World Wide
Web (WWW), teléfonos inalámbricos, asistentes digitales personales,
cámaras digitales, cámaras de vídeo digital, reproductores
digitales, ordenadores, redes, entre otros, existe una necesidad
continuada de contar con una mejor tecnología de memoria y
almacenamiento. Un tipo particular de memoria es la memoria no
volátil. Una memoria no volátil retiene su memoria o estado
almacenado incluso cuando se desconecta la alimentación. Algunos
tipos de memorias programables borrables no volátiles incluyen
Flash, EEPROM, EPROM, MRAM, FRAM, y memorias ferroeléctricas y
magnéticas. Algunos productos de almacenamiento no volátil incluyen
tarjetas CompactFlash (CF), tarjetas MultiMedia (MMC), tarjetas
Flash PC (por ejemplo, tarjetas ATA Flash), tarjetas
SmartMedia y memorias USB. La referencia se dirige hacia la patente
estadounidense núm. 5.949.716 que describe circuitos y métodos
para borrar y programar memoria flash.
Un tipo muy utilizado de celdas de
almacenamiento de memoria semiconductora es la celda de memoria de
puerta flotante. Algunos tipos de celdas de memoria de puerta
flotante incluyen Flash, EEPROM y EPROM. Las celdas de memoria se
configuran o se programan en un estado configurado deseado. En
particular, la carga eléctrica se coloca o se extrae de la puerta
flotante de una celda de memoria flash para poner la memoria en dos
o más estados almacenados. Un estado es un estado borrado y puede
haber uno o más estados programados. Alternativamente, en función
de la tecnología y de la terminología, puede haber un estado
programado y uno o más estados borrados. Puede usarse una celda de
memoria Flash para representar al menos dos estados binarios, un 0
ó un 1. Una celda de memoria Flash puede almacenar más de dos
estados binarios, tales como 00, 01, 10 ó 11; esta celda puede
almacenar múltiples estados y puede hacerse referencia a ella como
celda de memoria multiestado. La celda puede tener más de un estado
programado. Si un estado es el estado borrado (00), los estados
programados serán 01, 10 y 11, a pesar de que la codificación real
de los estados puede variar.
A pesar del éxito de las memorias no volátiles,
continúa existiendo la necesidad de mejorar la tecnología. Es
deseable mejorar la densidad, velocidad, durabilidad y fiabilidad
de dichas memorias. También es deseable reducir el consumo
eléctrico.
Como puede observarse, existe la necesidad de
mejorar el funcionamiento de las memorias no volátiles.
Específicamente, al permitir el funcionamiento de fondo de las
celdas de memoria no volátil, se acelerarán las operaciones y se
reducirá el consumo eléctrico.
Según la invención, un método para accionar un
circuito integrado con celdas de memoria no volátil, comprende
conectar una fuente de una tensión de funcionamiento a una o más
puertas de las celdas de memoria seleccionadas para su
funcionamiento a la tensión de funcionamiento; desconectar la
fuente de las puertas y permitir que las puertas desconectadas
soporten la tensión de funcionamiento dinámicamente mientras están
desconectadas; y operar las celdas de memoria seleccionadas usando
la tensión dinámica. La fuente de tensión de funcionamiento puede
reconectarse periódicamente a las puertas de las celdas de memoria
seleccionadas.
La invención proporciona una técnica que permite
el borrado, programación o lectura de celdas de memoria no volátil
aplicando dinámicamente una tensión de funcionamiento a las puertas
de las celdas de memoria, en lugar de aplicar una tensión continua.
De este modo se reduce la potencia consumida durante una operación.
El funcionamiento dinámico tal como borrado dinámico, programación
dinámica, lectura dinámica, también permite que se produzca
cualquier operación tal como lectura, programación o borrado
mientras están activadas las celdas de memoria seleccionadas. El
funcionamiento dinámico mejora la velocidad operativa de un
circuito integrado en comparación con un funcionamiento continuo.
También puede hacerse referencia a esta técnica como funcionamiento
de fondo, tal como borrado de fondo, programación de fondo o
lectura de fondo. En un modo de aplicación, las puertas se cargan a
una tensión de funcionamiento usando una bomba de carga. La tensión
operacional puede ser una tensión de borrado, una tensión de
programación o una tensión de lectura. A continuación se desconecta
la bomba y las puertas permanecen en la tensión dinámicamente. La
tensión de funcionamiento de las puertas se comprobará y renovará
periódicamente según sea necesario. Mientras que la bomba de carga
está desconectada y la tensión de funcionamiento se soporta
dinámicamente en las puertas, pueden realizarse otras operaciones,
posiblemente en otras celdas de memoria.
En un modo de aplicación, la invención es un
método para accionar un circuito integrado con celdas de memoria
no volátil que incluyen activar una bomba de carga para generar una
tensión de borrado. Una o más puertas de borrado de las celdas de
memoria no volátil seleccionadas para el borrado se cargan con la
tensión de borrado. La bomba de carga se desconecta. La bomba de
carga también puede apagarse una vez desconectada. Se deja que las
puertas de borrado mantengan dinámicamente la tensión de borrado
mientras que está desconectada la bomba de carga. Las celdas de
memoria no volátil seleccionadas se borran usando la tensión de
borrado dinámico.
En el anterior modo de aplicación, la bomba de
carga puede conectarse periódicamente para renovar la tensión de
borrado de las puertas de borrado. Se permite la programación de
celdas de memoria no volátil, diferentes de las celdas de memoria
no volátil seleccionadas para el borrado, mientras que la bomba de
carga está desconectada. También se permite la lectura de celdas de
memoria no volátil, diferentes de las celdas de memoria no volátil
seleccionadas para el borrado, mientras la bomba de carga está
desconectada. Pueden comprobarse las celdas de memoria no volátil
para ver si están borradas. Si no están borradas las celdas de
memoria no volátil seleccionadas, la bomba de carga se conecta para
renovar la tensión de borrado de las puertas de borrado. Puede
repetirse la operación.
Un circuito integrado según la invención y en
donde puede aplicarse el método anterior, que comprende una matriz
de celdas de memoria dispuestas en filas y en columnas; una
pluralidad de transistores de transferencia, cada uno de ellos
acoplado a una fila de la matriz de celdas de memoria; y una
pluralidad de bombas de borrado, cada una de ellas acoplada a uno
de los transistores de transferencia, para cargar dinámicamente las
puertas de borrado de una fila de celdas de memoria hasta una
tensión de borrado a través de un transistor de transferencia
respectivo, manteniéndose la tensión de borrado dinámicamente en
las puertas de borrado al apagar el transistor de transferencia que
corresponda. Normalmente, cada celda de memoria comprende un primer
transistor de puerta flotante con una primera puerta de control; un
segundo transistor de puerta flotante con una segunda puerta de
control; y un transistor seleccionado, acoplado entre el primer y
el segundo transistor de puerta flotante, en donde el transistor
seleccionado tiene una puerta de borrado.
Otros objetos, características y ventajas de la
presente invención resultarán aparentes tras considerar la
siguiente descripción detallada y los dibujos que la acompañan
incluidos a modo de ejemplo, y en los que las designaciones de
referencias representan características similares. En los
dibujos:
La Figura 1 muestra una matriz de celdas de
memoria y circuitos para accionar las celdas de memoria.
La Figura 2 muestra un diagrama de flujo de
celdas de memoria de borrado dinámico.
La Figura 3 muestra un diagrama de flujo para
accionar dinámicamente celdas de memoria.
La Figura 4 muestra un diagrama de una celda
Flash NOR.
La Figura 5 muestra un diagrama de algunas
celdas Flash NAND.
Los circuitos integrados que proporcionan
almacenamiento no volátil incluyen celdas de memoria programable
borrable no volátil. Muchos tipos de circuitos integrados con
celdas de memoria no volátil incluyen memorias, microcontroladores,
microprocesadores y lógica programable. Pueden combinarse circuitos
integrados de memoria no volátil con otros circuitos integrados de
memoria no volátil para formar memorias de mayor tamaño. Los
circuitos integrados de memoria no volátil también pueden
combinarse con otros circuitos integrados o componentes tales como
controladores, microprocesadores, memorias de acceso aleatorio
(RAM), o dispositivos I/O, para formar un sistema de memoria no
volátil. Un ejemplo de un sistema Flash EEPROM se describe en la
patente estadounidense 5.602.987. En las patentes estadounidenses
5.095.344, 5.270.979, 5.380.672, 6.222.762 y 6.230.233 se describen
celdas no volátiles y almacenamiento.
Algunos tipos de almacenamiento no volátil o
celda de memoria son Flash, EEPROM y EPROM. La invención también es
aplicable a otros tipos de memorias tales como memorias de cambio
de fase, NRAM, FRAM, ferroléctricas magnéticas, entre otras. Por lo
general, las celdas de memoria están dispuestas dentro del circuito
integrado en una matriz de filas y columnas. La Figura 1 muestra
una matriz de celdas de memoria Flash 105. En la figura no se
muestran detalles de las interconexiones de las celdas de memoria
para simplificar el diagrama. Existen diversos tipos diferentes de
configuraciones de celdas de memoria. La celda de memoria 105 es
una celda multibit descrita con mayor detalle en la patente
estadounidense 5.712.180. Esta celda de memoria posee una línea de
puerta seleccionada 160, una puerta de control derecha o puerta de
borrado 111 y una puerta de control izquierda o puerta de borrado
113. La puerta de control derecha es un electrodo de control de un
transistor de puerta flotante derecha (TGFR) 115, y la línea de
puerta de control izquierda es un electrodo de control de un
transistor de puerta flotante izquierda (TFGL) 117. Las puertas de
control derecha e izquierda están conectadas a una línea de puerta
de borrado 159. La línea de puerta seleccionada se conecta a una
puerta de un transistor seleccionado (TSEL) 119. Un decodificador
166 está conectado a las líneas de puerta seleccionada. Las líneas
de puerta seleccionadas y las puertas seleccionadas
correspondientes de una fila pueden habilitarse o deshabilitarse
por fila usando el decodificador.
Para cada celda de memoria 105, existen dos
transistores de puerta flotante o celdas 115 y 117 para almacenar
datos binarios. Cada uno de estos transistores de puerta flotante
puede almacenar un solo bit o múltiples bits de datos. Al almacenar
múltiples bits de datos, también puede hacerse referencia a cada
celda de puerta flotante como una celda multinivel o multibit,
debido a que puede programarse la celda para que tenga más de dos
niveles VT (voltaje umbral). Por ejemplo, cada transistor de puerta
flotante puede almacenar dos bits por celda, cuatro bits por celda
o incluso un número mayor de bits por celda.
Los transistores de puerta flotante se
configuran selectivamente colocando los voltajes adecuados en las
líneas de descarga o de fuente 123 y 125, líneas de puerta de
control 113 y 111 y líneas seleccionadas 160. Por ejemplo, la línea
de descarga o fuente 123 puede estar conectada selectivamente a
tierra usando un transistor 128.
La invención se describirá en relación a la
estructura específica de la celda de memoria mostrada en la Figura
1, en donde hay dos transistores de puerta flotante por celda. Sin
embargo, la invención también es aplicable a otras estructuras de
celda de memoria. Por ejemplo, la invención puede usarse para
celdas de memoria cuando hay un solo transistor de puerta flotante
por celda. En otro modo de aplicación, puede haber un solo
transistor de puerta flotante y un solo transistor de selección en
cada celda. La invención es aplicable a celdas de memoria
organizadas en disposiciones NOR o NAND. La Figura 4 muestra un
ejemplo de una celda NOR mientras que la Figura 5 muestra un
ejemplo de una celda NAND.
En un modo de aplicación, la invención
proporciona una técnica para aplicar dinámicamente una tensión a
una porción de las celdas de memoria y permitir otra operación en
otras celdas de memoria. Al aplicar una tensión dinámica a algunas
celdas de memoria, se permite que se produzca un funcionamiento
dinámico en las celdas de memoria seleccionadas. Este
funcionamiento dinámico puede ser, por ejemplo, un borrado
dinámico, programación dinámica o lectura dinámica.
En particular, una operación en las celdas de
memoria es para colocar transistores de puerta flotante
seleccionados en un estado borrado. Esta descripción se centra en
el borrado dinámico, aunque se entiende que la invención puede
aplicarse análogamente a cualquier otra operación dinámica incluida
la programación dinámica y la lectura dinámica. Borrado se refiere
a configurar cada uno de los dispositivos de puerta flotante
seleccionados para que tengan un VT (voltaje umbral), por ejemplo,
inferior a 0 voltios. Una vez borrado, el transistor de puerta
flotante transmite corriente incluso cuando se coloca 1 voltio en
su
puerta.
puerta.
Una técnica para borrar las celdas de memoria
seleccionadas implica conectar la línea de puerta de borrado 159,
que se conecta a la puerta de borrado de las celdas de memoria,
para conseguir una tensión de borrado. La tensión de borrado es
normalmente una tensión elevada, que puede ser superior a 15
voltios. La tensión de borrado puede ser de alrededor de 15 voltios
a alrededor de 22 voltios. La tensión de borrado puede generarse
usando una bomba de alto voltaje incorporada en el chip, también
conocida como bomba de carga. En otros modos de aplicación, la
tensión de borrado puede suministrarse desde una fuente externa al
chip hasta una clavija del circuito integrado.
Las puertas de borrado de las celdas de memoria
que deben borrarse se accionan de forma continuada con la tensión
de borrado hasta que se borran las celdas de memoria. Las celdas de
memoria se borran cuando los VT de los dispositivos de puerta
flotante se ajustan a alrededor de 0 voltios o menos. Normalmente,
se borran a la vez un número relativamente grande de celdas de
memoria. Por ejemplo, en un disco de estado sólido, tal como una
tarjeta Flash, el borrado puede realizarse en un grupo de celdas al
que se hace referencia como sector. Las matrices o celdas de
memoria pueden borrarse al mismo tiempo en una fila o en una
columna. O bien, todas las celdas de memoria del circuito integrado
pueden borrarse en masa al mismo tiempo.
En un modo de aplicación, las celdas de memoria
se inician en un estado borrado antes de ponerlas en estado
programado. La técnica de borrado de las celdas de memoria
accionando de forma continuada la puerta seleccionada tiene
inconvenientes. La operación de borrado se producirá normalmente en
centésimas de microsegundos o incluso milisegundos. La lectura (o
detección) del estado de las celdas de memoria normalmente tarda
microsegundos. La programación de las celdas de memoria requiere
normalmente en décimas de microsegundos. Y, encender la bomba de
borrado o la bomba de carga requiere cierto tiempo dentro del
intervalo de 1 microsegundo a 5 microsegundos.
Al borrar accionando de forma continuada las
puertas de borrado, la bomba de borrado se enciende y normalmente
consume electricidad: los condensadores de la bomba de borrado se
accionan usando un oscilador de reloj de alto voltaje que consume
potencia. El consumo de potencia de un circuito integrado durante
un modo de borrado es normalmente en las décimas de miliamperios.
El ciclo borrado es el periodo de tiempo completo (por
ejemplo, centésimas de microsegundos) desde el inicio de la
aplicación de la tensión de borrado a las puertas de borrado hasta
que se borran los dispositivos de la puerta flotante. Durante la
operación de borrado, no se producen otras operaciones durante todo
el ciclo de borrado. Uno de los motivos por los que no se realizan
otras operaciones durante el modo de borrado es que no es deseable
aumentar el consumo eléctrico durante el modo de borrado. Otro
motivo es que determinados circuitos tales como el circuito de
programación no pueden realizar o cumplir dos tareas.
Además, hay asuntos de fiabilidad al borrar
mediante el accionamiento continuado de la tensión de borrado. Al
estar en un modo de borrado de sectores múltiples, todos los
sectores se borran a la misma (es decir, la más alta)
tensión que pudiera requerir el disco duro para borrar el sector,
poniendo tensión innecesariamente en los más rápidos. Esto puede
conducir a una situación en donde algunas celdas de memoria se
borran en exceso (es decir, se borran a un VT inferior al
necesario), lo cual pone más tensión en esas puertas flotantes.
Esto puede conducir a una menor longevidad de los dispositivos de
puerta flotante sobretensionados. Por lo tanto, para evitar el
borrado en exceso, tan solo estarán disponibles algunos patrones de
múltiples sectores. Durante la operación de borrado, el reloj de
borrado y la bomba de borrado están activos, consumiendo corriente.
En el caso de fallo de la red, el estado del sector (por
ejemplo, si se borra completamente un sector) permanece dudoso,
en función de la hora a la que se produjo el corte. Normalmente,
cuando el chip de memoria está en modo borrar, no son posibles
otros tipos de operación.
Una técnica propuesta para borrar celdas de
memoria es aplicar la tensión de borrado dinámicamente a la puerta
de control (también puede llamarse puerta de borrado) de las
celdas de memoria seleccionadas. La técnica puede llamarse borrado
dinámico, borrado cerrado o borrado de fondo. La Figura 2 muestra
un diagrama de flujo de la técnica de borrado dinámico. Los
diagramas de flujo de otras operaciones dinámicas (por
ejemplo, programación dinámica, lectura dinámica) serían
similares. En particular, el borrado dinámico implica borrar celdas
de memoria activando la bomba de carga (recuadro 204). Por ejemplo,
en la Figura 1, una bomba de borrado seleccionada 151 (también
puede llamarse circuito de borrado y decodificación) puede
activarse o conectarse y aplicarse a las celdas de memoria
seleccionadas. La tensión de borrado puede aplicarse selectivamente
a la línea de borrado seleccionada usando un circuito de
decodificación. Los detalles del circuito decodificador no se
muestran, aunque puede utilizarse cualquier circuito decodificador
típico. El circuito decodificador puede incluir transistores de
paso y puertas lógicas.
Un transistor de transferencia 157 entre la
bomba de borrado y las celdas de memoria puede formar parte del
circuito de decodificación o de predecodificación, y puede estar
conectado a una bomba de borrado. El transistor 157 se activa para
conectar la tensión de borrado de la bomba de borrado a las puertas
de borrado. Para pasar una tensión elevada desde la bomba de
borrado a través de los transistores de transferencia, la puerta
del transistor debe estar en el nivel de tensión elevada (es decir,
tensión de borrado) más un VT del transistor de transferencia.
Las puertas de borrado se cargan a la tensión de
borrado (recuadro 208). La bomba de borrado se apaga una vez se
han cargado las puertas (recuadro 212) y se apaga el transistor
157. Puesto que hay capacitancia parasítica en la línea de borrado
159 (que también puede llamarse línea de palabras) conectando los
transistores de borrado (seleccionados), la tensión de borrado se
mantendrá en las puertas de borrado (recuadro 216). En función de
la cantidad de capacitancia, que es normalmente bastante grande
(en el intervalo picofarad), la carga de la línea 159 decaerá muy
gradualmente, principalmente debido a la transferencia de carga a
la puerta flotante. Durante el periodo durante el cual se carga la
línea 159, las celdas de memoria se borrarán dinámicamente mediante
la tensión de borrado dinámico. Mientras la bomba de borrado esté
desconectada o apagada, podrán realizarse otras operaciones
(recuadro 220). Por ejemplo, pueden programarse o detectarse y
leerse otras celdas de
memoria.
memoria.
El funcionamiento dinámico de las celdas de
memoria puede tener una duración en función de la lógica
incorporada en el chip, lógica externa al chip, temporizador del
chip, temporizador externo al chip, u otros circuitos. Por ejemplo,
pasado cierto tiempo, se comprobará si las celdas de memoria han
sido borradas o no (recuadro 224). Esta comprobación puede
realizarse usando el circuito de amplificador de detección u otra
inteligencia incorporada en el chip. Alternativamente, las celdas
de memoria pueden comprobarse mediante un circuito externo, tal
como un circuito integrado de controlador. Si no se borran, la
operación de borrado dinámico vuelve a realizarse (recuadros 204,
208, 212, 216, 220, y 224). La tensión de borrado puede renovarse
hasta el nivel de voltaje de borrado completo (recuadro 216) La
tensión de borrado se descargará gradualmente el equivalente de
pequeñas corrientes por puerta de borrado, consumidas por la
operación de borrado para eliminar electrones de las puertas
flotantes. La operación de borrado dinámico continúa hasta que se
borran las celdas de memoria seleccionadas. Ahora puede escribirse
en las celdas de memoria borradas.
Usando un modo de funcionamiento dinámico, se
solucionan los problemas descritos con accionamiento de tensión
continua de borrado. Debido a que inherentemente, la línea de
borrado posee capacitancia (que al menos en parte es capacitancia
parasítica) la puerta de borrado puede llevarse en primer lugar, de
forma activa, al voltaje deseado, que puede controlarse mediante un
convertidor digital a analógico (DAC). A continuación, se apaga la
puerta de transferencia (transistor 157) que lo accionaba. La carga
permanece atrapada en la línea de borrado hasta posteriormente
criando se vuelve a encender la puerta de transferencia, en cuyo
punto se renueva o se descarga activamente a tierra la puerta de
borrado.
Hay muchas formas de descargar a tierra la línea
de borrado. El circuito puede formar parte de la bomba y del
circuito de decodificación 151. La Figura 1 muestra un ejemplo de
un modo de aplicación. Se conecta un transistor de descarga 163
entre la línea de borrado y la tierra. El transistor de descarga
puede estar conectado a cualquiera de los lados del transistor 157,
en el lado de la bomba o en el lado de las puertas de borrado. En
la figura 1, el transistor 163 está conectado al lateral de la
bomba del transistor 157. Este transistor de descarga se enciende
para descargar la línea borrada tras borrar las celdas de
memoria.
Al usar borrado dinámico, cualquier combinación
o patrón de puertas de borrado puede bloquearse en borrado
virtualmente simultáneo. Las puertas de borrado pueden estar
cargadas a diferentes niveles de tensión de borrado, en función de
sus necesidades particulares, lo cual ayuda a evitar la
sobretensión. Tras bloquear una o más de las puertas en
funcionamiento de borrado, el propio chip puede realizar cualquier
otra operación (por ejemplo, leer, escribir o borrar). Por
ejemplo, el borrado dinámico puede producirse a partir de dos o más
líneas de borrado al mismo tiempo. Sin embargo, el segmento
particular donde se produce dinámicamente el borrado debe dejarse
aislado.
Además, el borrado dinámico puede realizarse en
las líneas de borrado en cualquier patrón deseado. Por ejemplo,
alternar filas de celdas de memoria que vayan a borrarse. El reloj
de borrado y la bomba de borrado pueden no estar activos durante la
mayoría del periodo de funcionamiento de borrado, ahorrando
corriente. Si se produce un corte eléctrico, no afectará a la carga
atrapada, de modo que solo se producirá un borrado relativamente
más largo.
Además, tal y como se ha discutido
anteriormente, la operación de borrado requiere un tiempo
relativamente más largo en comparación con otras operaciones tales
como la lectura o la escritura. Un circuito integrado que usa la
característica de fondo funcionará más rápido. En otras palabras,
podrán realizarse muchas más operaciones en el circuito integrado
con borrado de fondo en el mismo tiempo que en comparación con un
circuito integrado con borrado continuo. Como ejemplo, una
operación de lectura puede requerir alrededor de 2 microsegundos,
una operación de borrado puede requerir más de alrededor de 100
microsegundos y una operación de programación puede requerir
alrededor de 10 microsegundos. La operación de lectura es alrededor
de cincuenta o más veces más rápida que la operación de borrado.
Por lo tanto, pueden producirse al mismo tiempo cincuenta o más
operaciones de lectura como operación de borrado dinámico. La
operación de programación es alrededor de diez o más veces más
rápida que la operación de borrado. Por lo tanto, pueden
producirse diez o más operaciones de programación al mismo tiempo
que la operación de borrado dinámico.
Debido a que la tensión actual de la puerta de
borrado decae con el paso del tiempo debido al efecto túnel
Fowler-Nordheim de las puertas flotantes o fuga de
enlace, operaciones de actualización pueden devolverlo al nivel
deseado o bien puede utilizarse en su lugar un valor de
sobreexcitación. Un valor de sobreexcitación puede ser de alrededor
de 0,5 voltios superior al valor regular.
El circuito para implantar la operación de
borrado dinámico es muy parecido al circuito usado para operaciones
de borrado estático o continuo. Por lo tanto, el tamaño del
circuito integrado no tiene consecuencias. Además, si por algún
motivo, posiblemente debido a las variaciones del proceso, este
modo de operación resultara ser insatisfactorio, aún podrá
utilizarse el borrado normal durante una tensión de borrado
estático o continuo para esos circuitos integrados. Los circuitos
integrados en los que la operación dinámica no es funcional debido
al proceso u otras variaciones pueden embalarse y venderse.
La Figura 3 muestra un modo de aplicación
alternativo de la invención, en donde el funcionamiento dinámico o
de fondo no es específicamente la operación de borrado. En primer
lugar, se enciende el circuito para generar una tensión de
funcionamiento necesario (recuadro 303). El circuito puede estar
incorporado en el chip o ser externo al chip. Este circuito puede
ser, por ejemplo, una bomba de carga, un conmutador de alto voltaje
o una puerta lógica básica para producir una lógica alta o una
lógica baja.
A continuación se conecta la tensión de
funcionamiento a uno o más nodos de una o más celdas de memoria no
volátil (recuadro 307). La conexión puede realizarse, por ejemplo,
mediante un transistor de paso o transferencia o puerta lógica. El
nodo de la celda de memoria puede ser de drenaje, fuente, puerta,
puerta de borrado, nodo de túnel o cualquier otro nodo o nodos. El
nodo está cargado con la tensión de funcionamiento y esa tensión se
mantiene ahí dinámicamente mediante capacitancia incluyendo
capacitancia parasítica. La tensión de funcionamiento se desconecta
de las celdas de memoria (recuadro 311).
La operación dinámica se produce en las celdas
de memoria (recuadro 314). La operación dinámica puede ser borrar,
programar o leer. Mientras se produce la operación dinámica, pueden
accionarse las celdas de memoria (no accionadas dinámicamente)
(recuadro 318). Por ejemplo, mientras que algunas celdas de memoria
se programan dinámicamente, pueden leerse otras celdas de memoria.
O bien, puede producirse programación, borrado o lectura
entrelazados cuando se produce operación dinámica en dos porciones
de las celdas de memoria, en tiempos de inicio ligeramente
diferentes. Cualquier combinación de operaciones diferentes puede
producirse mientras esa combinación no moleste ni interfiera las
operaciones
dinámicas.
dinámicas.
Se comprueba si la operación dinámica es
completa (recuadro 321). En tal caso, se finaliza la operación
(recuadro 325) y el resto de operaciones pueden producirse en las
celdas de memoria accionadas dinámicamente. De lo contrario la
operación dinámica se vuelve a producir (recuadros 307, 311, 314,
318, and 321) hasta que se complete. El circuito usado para
detectar la finalización del funcionamiento dinámico puede estar
incorporado en el chip, ser externo al chip, y utilizar un
amplificador de detección o circuito temporizador.
La Figura 4 muestra una celda de memoria no
volátil para una configuración NOR.
La Figura 5 muestra una celda de memoria no
volátil en una configuración NAND.
En las Figuras 4 y 5, las celdas de memoria no
volátil son dispositivos de puerta flotante tales como Flash,
EEPROM, o EPROM.
Claims (11)
1. Un método para accionar un circuito integrado
con celdas de memoria no volátil (105), cuyo método comprende:
conectar una fuente (151) de una tensión de
funcionamiento a una o más puertas (111,113) de las celdas de
memoria (105) seleccionadas para su funcionamiento a la tensión de
funcionamiento;
desconectar la fuente de las puertas y permitir
que las puertas desconectadas soporten la tensión de funcionamiento
dinámicamente mientras están desconectadas; y operar las celdas de
memoria seleccionadas (105) usando la tensión dinámica.
2. Un método según la Reivindicación 1, en donde
la fuente de tensión de funcionamiento puede reconectarse
periódicamente a las puertas (111, 113) de las celdas de memoria
seleccionadas (105).
3. Un método según la Reivindicación 1 o la
Reivindicación 2 que incluye el paso de evaluar si se ha realizado
la operación especificada, y, si no se ha realizado la operación,
volver a conectar la fuente (151) a las puertas (111, 113).
4. Un método según cualquiera de las
Reivindicaciones anteriores, que permite programar celdas de
memoria no volátil, que no sean las celdas de memoria no volátil
seleccionadas (105), mientras que la fuente (151) no está
conectada.
5. Un método según cualquiera de las
Reivindicaciones 1 a 3, que permite leer celdas de memoria no
volátil, que no sean las celdas de memoria no volátil seleccionadas
(105), mientras que la fuente (151) no está conectada.
6. Un método según cualquiera de las
Reivindicaciones anteriores en donde la fuente (151) es una bomba
de carga para generar una tensión de borrado, en donde las puertas
de las celdas de memoria seleccionadas (105) son puertas de
borrado, y en donde la operación de las celdas de memoria
seleccionadas (105) es una operación de borrado.
7. Un método según la Reivindicación 6 en donde
cada celda de memoria no volátil comprende dos transistores de
puerta flotante (115, 117), poseyendo cada uno de ellos una puerta
de borrado (111, 113), y un transistor seleccionada (119) con una
puerta seleccionada (160).
8. Un método según la Reivindicación 6 o la
Reivindicación 7 en donde la tensión de borrado se encuentra en el
intervalo de 15 a 22 voltios.
9. Un método según cualquiera de las
Reivindicaciones 6 a 8 que incluye el paso de descargar la tensión
de borrado de las puertas de borrados tras borrar las celdas de
memoria seleccionada.
10. Un circuito integrado que comprende:
una matriz de celdas de memoria (105) dispuestas
en filas y en columnas;
una pluralidad de transistores de transferencia
(157), cada uno de ellos acoplado a una fila de la matriz de celdas
de memoria; y
una pluralidad de bombas de borrado (151), cada
una de ellas acoplada a uno de los transistores de transferencia,
para cargar dinámicamente las puertas de borrado de una fila de
celdas de memoria hasta una tensión de borrado a través de un
transistor de transferencia respectivo, manteniéndose la tensión de
borrado dinámicamente en las puertas de borrado al apagar el
transistor de transferencia que corresponda.
11. Un circuito integrado según la
Reivindicación 10 en donde cada celda de memoria (105) comprende un
primer transistor de puerta flotante (115) con una primera puerta
de control; un segundo transistor de puerta flotante (117) con una
segunda puerta de control; y un transistor seleccionado (119),
acoplado entre el primer y el segundo transistor de puerta
flotante, en donde el transistor seleccionado tiene una puerta de
borrado.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US956201 | 2001-09-17 | ||
| US09/956,201 US6741502B1 (en) | 2001-09-17 | 2001-09-17 | Background operation for memory cells |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2266571T3 true ES2266571T3 (es) | 2007-03-01 |
Family
ID=25497898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES02770529T Expired - Lifetime ES2266571T3 (es) | 2001-09-17 | 2002-09-17 | Funcionamiento de fondo para celdas de memoria. |
Country Status (11)
| Country | Link |
|---|---|
| US (2) | US6741502B1 (es) |
| EP (2) | EP1701355B1 (es) |
| JP (1) | JP4451657B2 (es) |
| KR (1) | KR100921962B1 (es) |
| CN (1) | CN100383894C (es) |
| AT (2) | ATE331289T1 (es) |
| AU (1) | AU2002335765A1 (es) |
| DE (2) | DE60226523D1 (es) |
| ES (1) | ES2266571T3 (es) |
| TW (1) | TW567497B (es) |
| WO (1) | WO2003025937A2 (es) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7177197B2 (en) * | 2001-09-17 | 2007-02-13 | Sandisk Corporation | Latched programming of memory and method |
| TW555100U (en) * | 2002-11-27 | 2003-09-21 | Power Quotient Int Co Ltd | High speed of data transfer of solid state disk on module |
| US7092288B2 (en) * | 2004-02-04 | 2006-08-15 | Atmel Corporation | Non-volatile memory array with simultaneous write and erase feature |
| US7590918B2 (en) * | 2004-09-10 | 2009-09-15 | Ovonyx, Inc. | Using a phase change memory as a high volume memory |
| US20060215447A1 (en) * | 2005-03-24 | 2006-09-28 | Beedar Technology Inc. | Asynchronous Memory Array Read/Write Control Circuit |
| US7366021B2 (en) * | 2005-05-04 | 2008-04-29 | Micron Technology, Inc. | Method and apparatus for sensing flash memory using delta sigma modulation |
| US7342833B2 (en) * | 2005-08-23 | 2008-03-11 | Freescale Semiconductor, Inc. | Nonvolatile memory cell programming |
| KR100735009B1 (ko) | 2005-08-30 | 2007-07-03 | 삼성전자주식회사 | 소거 시간을 줄일 수 있는 플래시 메모리 장치 |
| JP2007281481A (ja) * | 2006-04-10 | 2007-10-25 | Samsung Electronics Co Ltd | 不揮発性メモリを有する半導体素子及びその形成方法 |
| KR100719382B1 (ko) * | 2006-04-10 | 2007-05-18 | 삼성전자주식회사 | 세 개의 트랜지스터들이 두 개의 셀을 구성하는 비휘발성메모리 소자 |
| US7616505B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
| US7616506B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
| US7830729B2 (en) | 2007-06-15 | 2010-11-09 | Micron Technology, Inc. | Digital filters with memory |
| US7817073B2 (en) * | 2007-06-15 | 2010-10-19 | Micron Technology, Inc. | Integrators for delta-sigma modulators |
| US7733262B2 (en) | 2007-06-15 | 2010-06-08 | Micron Technology, Inc. | Quantizing circuits with variable reference signals |
| US7839703B2 (en) | 2007-06-15 | 2010-11-23 | Micron Technology, Inc. | Subtraction circuits and digital-to-analog converters for semiconductor devices |
| US8117520B2 (en) | 2007-06-15 | 2012-02-14 | Micron Technology, Inc. | Error detection for multi-bit memory |
| US7538702B2 (en) | 2007-06-15 | 2009-05-26 | Micron Technology, Inc. | Quantizing circuits with variable parameters |
| US7768868B2 (en) * | 2007-06-15 | 2010-08-03 | Micron Technology, Inc. | Digital filters for semiconductor devices |
| US7667632B2 (en) * | 2007-06-15 | 2010-02-23 | Micron Technology, Inc. | Quantizing circuits for semiconductor devices |
| US9135962B2 (en) | 2007-06-15 | 2015-09-15 | Micron Technology, Inc. | Comparators for delta-sigma modulators |
| US7969783B2 (en) | 2007-06-15 | 2011-06-28 | Micron Technology, Inc. | Memory with correlated resistance |
| US8068367B2 (en) * | 2007-06-15 | 2011-11-29 | Micron Technology, Inc. | Reference current sources |
| US7818638B2 (en) * | 2007-06-15 | 2010-10-19 | Micron Technology, Inc. | Systems and devices including memory with built-in self test and methods of making and using the same |
| US7864609B2 (en) * | 2008-06-30 | 2011-01-04 | Micron Technology, Inc. | Methods for determining resistance of phase change memory elements |
| KR101395152B1 (ko) * | 2008-07-18 | 2014-05-15 | 삼성전자주식회사 | 비휘발성 메모리 셀, 비휘발성 메모리 장치 및 상기비휘발성 메모리 장치의 프로그래밍 방법 |
| KR101448915B1 (ko) * | 2008-10-17 | 2014-10-14 | 삼성전자주식회사 | 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치 |
| US7876618B2 (en) * | 2009-03-23 | 2011-01-25 | Sandisk Corporation | Non-volatile memory with reduced leakage current for unselected blocks and method for operating same |
| US8638602B1 (en) * | 2010-09-10 | 2014-01-28 | Western Digital Technologies, Inc. | Background selection of voltage reference values for performing memory read operations |
| US8819328B2 (en) | 2010-12-30 | 2014-08-26 | Sandisk Technologies Inc. | Controller and method for performing background operations |
| US8503237B1 (en) | 2011-05-18 | 2013-08-06 | Western Digital Technologies, Inc. | System and method for data recovery in a solid state storage device |
| US9558069B2 (en) | 2014-08-07 | 2017-01-31 | Pure Storage, Inc. | Failure mapping in a storage array |
| US9766972B2 (en) | 2014-08-07 | 2017-09-19 | Pure Storage, Inc. | Masking defective bits in a storage array |
| US9747158B1 (en) * | 2017-01-13 | 2017-08-29 | Pure Storage, Inc. | Intelligent refresh of 3D NAND |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095344A (en) | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
| US5268870A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
| DE69033262T2 (de) | 1989-04-13 | 2000-02-24 | Sandisk Corp | EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher |
| US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
| US5343063A (en) | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
| US5270979A (en) | 1991-03-15 | 1993-12-14 | Sundisk Corporation | Method for optimum erasing of EEPROM |
| US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
| US5712180A (en) * | 1992-01-14 | 1998-01-27 | Sundisk Corporation | EEPROM with split gate source side injection |
| US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
| JPH05326982A (ja) * | 1992-05-15 | 1993-12-10 | Nec Corp | 不揮発性ｍｏｓ型半導体記憶装置及びデータの書換方法 |
| US5473753A (en) | 1992-10-30 | 1995-12-05 | Intel Corporation | Method of managing defects in flash disk memories |
| US5400286A (en) * | 1993-08-17 | 1995-03-21 | Catalyst Semiconductor Corp. | Self-recovering erase scheme to enhance flash memory endurance |
| KR970005644B1 (ko) * | 1994-09-03 | 1997-04-18 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치의 멀티블럭 소거 및 검증장치 및 그 방법 |
| KR0145224B1 (ko) * | 1995-05-27 | 1998-08-17 | 김광호 | 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로 |
| JPH10144086A (ja) | 1996-11-14 | 1998-05-29 | Sharp Corp | 不揮発性半導体記憶装置 |
| US5867430A (en) * | 1996-12-20 | 1999-02-02 | Advanced Micro Devices Inc | Bank architecture for a non-volatile memory enabling simultaneous reading and writing |
| US5949716A (en) | 1997-04-16 | 1999-09-07 | Invox Technology | Look-ahead erase for sequential data storage |
| JPH1064286A (ja) * | 1997-06-30 | 1998-03-06 | Nkk Corp | 不揮発性半導体メモリ装置 |
| JP3570879B2 (ja) | 1997-07-09 | 2004-09-29 | 富士通株式会社 | 不揮発性半導体記憶装置 |
| US6088264A (en) * | 1998-01-05 | 2000-07-11 | Intel Corporation | Flash memory partitioning for read-while-write operation |
| JP2000315392A (ja) * | 1999-04-30 | 2000-11-14 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
| US6377502B1 (en) * | 1999-05-10 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device that enables simultaneous read and write/erase operation |
| US6091633A (en) * | 1999-08-09 | 2000-07-18 | Sandisk Corporation | Memory array architecture utilizing global bit lines shared by multiple cells |
| US6434049B1 (en) * | 2000-12-29 | 2002-08-13 | Intel Corporation | Sample and hold voltage reference source |
-
2001
- 2001-09-17 US US09/956,201 patent/US6741502B1/en not_active Expired - Lifetime
-
2002
- 2002-09-17 DE DE60226523T patent/DE60226523D1/de not_active Expired - Lifetime
- 2002-09-17 EP EP06075534A patent/EP1701355B1/en not_active Expired - Lifetime
- 2002-09-17 AT AT02770529T patent/ATE331289T1/de not_active IP Right Cessation
- 2002-09-17 AT AT06075534T patent/ATE394778T1/de not_active IP Right Cessation
- 2002-09-17 AU AU2002335765A patent/AU2002335765A1/en not_active Abandoned
- 2002-09-17 CN CNB028181662A patent/CN100383894C/zh not_active Expired - Fee Related
- 2002-09-17 ES ES02770529T patent/ES2266571T3/es not_active Expired - Lifetime
- 2002-09-17 TW TW091121228A patent/TW567497B/zh not_active IP Right Cessation
- 2002-09-17 DE DE60212661T patent/DE60212661T2/de not_active Expired - Lifetime
- 2002-09-17 WO PCT/US2002/029554 patent/WO2003025937A2/en active IP Right Grant
- 2002-09-17 JP JP2003529469A patent/JP4451657B2/ja not_active Expired - Fee Related
- 2002-09-17 KR KR1020047003924A patent/KR100921962B1/ko not_active IP Right Cessation
- 2002-09-17 EP EP02770529A patent/EP1428222B1/en not_active Expired - Lifetime
-
2003
- 2003-10-01 US US10/677,349 patent/US6845045B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1428222A2 (en) | 2004-06-16 |
| JP2005504403A (ja) | 2005-02-10 |
| DE60212661T2 (de) | 2007-03-08 |
| WO2003025937A3 (en) | 2003-11-27 |
| ATE331289T1 (de) | 2006-07-15 |
| DE60226523D1 (de) | 2008-06-19 |
| EP1701355A2 (en) | 2006-09-13 |
| US6741502B1 (en) | 2004-05-25 |
| EP1701355A3 (en) | 2007-02-14 |
| US6845045B1 (en) | 2005-01-18 |
| CN100383894C (zh) | 2008-04-23 |
| KR20040045445A (ko) | 2004-06-01 |
| KR100921962B1 (ko) | 2009-10-15 |
| EP1428222B1 (en) | 2006-06-21 |
| CN1555560A (zh) | 2004-12-15 |
| DE60212661D1 (de) | 2006-08-03 |
| AU2002335765A1 (en) | 2003-04-01 |
| ATE394778T1 (de) | 2008-05-15 |
| EP1701355B1 (en) | 2008-05-07 |
| JP4451657B2 (ja) | 2010-04-14 |
| TW567497B (en) | 2003-12-21 |
| WO2003025937A2 (en) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2266571T3 (es) | Funcionamiento de fondo para celdas de memoria. | |
| US7978533B2 (en) | NAND flash memory with a programming voltage held dynamically in a NAND chain channel region | |
| JP4124635B2 (ja) | 半導体記憶装置及びメモリセルアレイの消去方法 | |
| US6240032B1 (en) | Non-volatile semiconductor memory allowing user to enter various refresh commands | |
| CN100505083C (zh) | 存储器程序控制电路 | |
| JPH0935488A (ja) | 不揮発性記憶装置 | |
| KR102658527B1 (ko) | 반도체 기억 장치 및 그 기재 방법 | |
| US4524431A (en) | High-speed nonvolatile memory array | |
| US6259625B1 (en) | Method and apparatus for reducing high current chip erase in flash memories | |
| EP0903749B1 (en) | Nonvolatile semiconductor memory device | |
| US20120320684A1 (en) | Method for discharging a voltage from a capacitance in a memory device | |
| JP2006012398A (ja) | 不揮発性セルの低電力プログラミング | |
| JP3908432B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
| JPH01276500A (ja) | 半導体記憶装置 | |
| JPS63303447A (ja) | 半導体集積回路装置 | |
| JP3258945B2 (ja) | 不揮発性半導体メモリ装置 | |
| KR100805654B1 (ko) | 메모리의 래치된 프로그래밍 및 방법 | |
| KR100199358B1 (ko) | 멀티플 소거형 메모리 | |
| JP2002230987A (ja) | 不揮発性メモリアレイ、マイクロコンピュータおよびマイクロコンピュータのプログラム書き換え方法 | |
| JP3639415B2 (ja) | 不揮発性半導体メモリ装置 | |
| JPH05182483A (ja) | 不揮発性半導体記憶装置 | |
| JP3108391B2 (ja) | 不揮発性半導体メモリ装置 |