TW567497B - Background operation for memory cells - Google Patents

Description

567497 A7 B7 __ 五、發明説明（1 ) 發明背景 本發明有關非揮發性可拭除可程式規劃記憶體，並且具 體而言，本發明有關用於拭除、程式規劃、或讀取這些類 型的記憶體的技術。 記憶體和儲存為致能資訊時代成長的主要技術領域之一 。隨著該網際網路、網際網路網址World Wide Web (WWW) 、無限電話、個人數位助理、數位照相機、數位攝影機、 數位音樂播放器、電腦、網路等的迅速成長，持續需要更 好的記憶體和儲存技術。一特別類型的記憶體為非揮發性 記憶體。即使切斷電源，一非揮發性記憶體也能保持其記 憶或已儲存狀態。某些種類的非揮發性可拭除可程式規劃 記憶體包括快閃記憶體（Flash)，電子式可拭除可程式規劃 唯讀記憶體（EEPROM)，可拭除可程式規劃唯讀記憶體 (EPROM)、磁阻隨機存取記憶體（MRAM)、鐵電記憶體 (FRAM)、鐵電、和磁性記憶體。某些非揮發性儲存產品，包括 CompactFlash(CF)卡、多媒體卡（MMC)、快閃週邊元件卡 (Flash PC card)(例如，ΑΤΑ快閃卡）、SmartMedia卡、和記憶 棒。 一廣泛被使用的半導體記憶體儲存單元類型為浮點閘極 記憶體單元。某些種類的浮點閘極記憶體單元包括快閃記 憶體（Flash)、電子式可拭除可程式規劃唯讀記憶體 (EEPROM)、和可拭除可程式規畫J唯讀1己憶體（EPROM) 〇該 記憶體單元可被建構成或程式規劃為一較偏好的架構狀態 。特別是電荷被放置在一快閃記憶體單元的浮點閘極，或 -4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 567497

、發明説明（ 是從一快閃記憶體單元 ,^ 予點閘極中移除，以使該記憶齅 且可能有一個以上的P浐4： i 並 術語而a，^規劃狀態。或者’視該技術和 '疋’可能是-已程式規劃狀態和一個以 狀…使用一快閃記憶體單元代表至少二個二進位狀離 、、、個0 4個1。一快閃兒憶體單元可儲存二個以上的二 進位狀態’例如一個〇〇、〇1 一 μ 、 0或1 1，此早凡可儲存多重 、怨’並可為視為一多態記憶體單元。該單元可具有—個 以上的已程式規劃狀態。雖然該狀態的實際編碼可能會變 動，但右-狀態為已拭除狀態（〇〇)，則該已程式規劃狀煞 將會是01、10和11。 〜 儘管非揮發性記憶體很成功，仍持續需要改良該技術。 偏好改良這些記憶體的密度、速度、耐久性和信賴性，並 減少電力消耗。 如所看到的’需要改良非揮發性記憶體的操作^特別是 ’經由該非揮發性記憶體單元之背景操作，將能加速操作 並降低電力消耗。 、 發明摘要 本發明提供一種技術，透過將一，操作電壓，而非，連續電 壓，動態地供應至該記憶體單元的閘極上，而拭除、程式規 d或視取非揮發性記憶體單元。此技術能降低操作期間 的電力消耗。動態操作(例如動態拭除、動態程式、動態讀 取）也允許任何操作（例如讀取、程式、或拭除）在已選擇記 憶體單元被啟動的同時發生。與連續操作相較，動態操作 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X 297^53------- 567497 A7 --—------------- B7 五、發明説明（3 ) *------ 能改良一積體電路的操作速度。此技術也可視為背景操作 (:〗：背景拭除、背景程式規劃、或背景讀取）。在一具體 實、，]中係使用一電荷幫浦將該閘極充電至一操作電壓 ^ π作％壓可為一拭除電壓、程式電壓、或讀取電壓。 ,’：後不連接3 #浦，並且將該閘極動態地維持在該電壓。 將定^檢查並依情況重新整理該閘極的操作電壓。在不連 接^ %荷# 4且该挺作電壓係動態地維持在閘極的同時， 執行〃“作，忒操作較可能是在其它記憶體單元上執行 在一具體實施例中，本發明為一操作—積體電路（具有 非«性記憶體單元）之方法，包括開啟—電荷幫浦以產生 拭除笔壓。將一個以上的拭除閘極供應該拭除電壓，該閘 極係包括於要被拭除的非揮發性記憶體單元内。可不連接 4私荷$浦，或是於離線後將其關閉。在不連接該電荷幫 浦的同時，該拭除閘極被允許動態地維持該拭除電壓。使 用咸動悲拭除電壓將所選定的非揮發性記憶體單元拭除。 可足期連接該電荷幫浦以重新整理該拭除閘極上的拭除 電壓。不連接該電荷幫浦的同時，允許將非揮發性記憶體 單元（並非要被拭除的该非揮發性記憶體單元）程式規劃 。不連接該電荷幫浦時，可讀取該非揮發性記憶體單元（並 非’要被拭除’的該非揮發性記憶體單元）。 可能會檢查所選定的非揮發性記憶體單元，以了解是否 他們已被拭除。若所選定的非揮發性記憶體單元尚未被拭 除，則連接該電荷幫浦以重新整理該拭除閘極上的拭除電 -6- 本紙張尺度適用巾國S家標準(CNS) A4規格(2l〇x 297公爱) 567497

發明説明 壓。可重覆該操作。 在另一具體貫施例中，本發明為一種操作一積體電路之 万法’包括拭除、程式規劃、或讀取所選擇的記憶體單元 ’以定期將一操作電壓直接供應至該閘極的方式，動態地 將所選取記憶體單元的閘極充電。當該操作電壓並未被直 接供應至該閘極時，是可以在記憶體單元（並非該所選定的 "己憶體單元）上操作。若所選定的記憶體單元已被拭除、被 &式規劃、或被讀取時，將該所選定記憶體單元的閘極放 電至接地。若該所選定的記憶體單元已被拭除，則一浮點 閑極電晶體的ντ (門限電壓）值一致變成正值或負值。 在另一具體實施例中，本發明為一積體電路，包括一以 仃列方式排列的記憶體單元陣列。有一些轉換電晶體，每 個皆連接至該記憶體單元陣列中的一列。有一些幫浦， 每一個皆連接至該轉換電晶體中之一。一幫浦透過一，個別 轉換電晶體’’將記憶體單元一列中的數個閘極動態地充電 至一操作電壓，並且該操作電壓係以關閉該，個別轉換電晶 體’的方式’動態地維持在該閘極。 旦考慮以下詳細說明和附圖之後，本發明之其它目標 、特色、和優點將變得很明顯，其中在所有圖式内均相同 的參考稱呼代表相同的特色。 圖式簡單說明 圖1圖示一用於操作該記憶體單元的記憶體單元和電路 的陣列。 圖2圖示動態拭除記憶體單元的流程圖。 本紙張尺度適财國时標準7CNS) A4規格(210X 297公----- 567497 五、發明説明（5 圖3圖示在記憶體單元上動態操作的流程圖。 圖4圖τπ — NOR (非或）快閃記憶體單元的圖。 圖5圖示某些NAND(非及）快閃記憶體單元的圖。 發明詳細說明 、積體電路提供非揮發性儲存，包括非揮發性可拭除可程 式規劃1己憶體單元。積體電路(具有非揮發性記憶體單元) 有許多種，包括記憶體、微控制$、微處理器和可程式邏 輯。非揮發性記憶體積體電路可結合其它非揮發性記憶㈣ :體電路’而形成較大的記憶體。該非揮發性記憶體積體 電路也可結合其它積體電路或元件，例如控制@、微處理 器、隨機存取記憶體（RAM)、或輸出/輸入裝置，以形成一 非揮發性記憶體系統。一快閃電子式可拭除可程式規劃唯 讀記憶體（EEPROM)系統之範例在美國專利第5,6〇2,987號中 已加以說明，並與所有在此應甩中所引述的參考文獻一起 以引用的方式併入本文。在美國專利第5,〇95,344，5,27〇,979 ’ 5,380,672 ’ 6,222,762，和6,230,233號中均有對非揮發性單 疋和儲存的進一步討論，在此以引用的方式併入本文。 非揮發性儲存或記憶體單元的某些種類包括快閃記憶體 (Flash)，廷子式可拔除可程式規劃唯讀記憶體（EEpR〇M)， 和可拭除可程式規劃唯讀記憶體（EpR〇M)。本發明也可應 用至其它種類的記憶體，例如相位_電荷記憶體、非揮發性 隨機存取記憶體（NRAM)、鐵電記憶體（FRAM)、磁性、鐵 電等。記憶體單元通常以行列陣列的方式排列於積體電路 内。圖1圖示一快閃記憶體單元陣列1〇5。為簡化該圖，並 裝 訂 線 -8- 567497 五、發明説明（ 未顯示該記憶體單元的 互連、、.田卽。通常有許多不同種類和 架構的記憶體單元。却愔触时一 记fe體早7C 105為一多位元單元，在美 國專利第5,712,180號φ古否二·，4 、， 、 中有更砰細的說明，在此以引用的方 式併入本文。此記情㈣單 、 ^ θ旦早兀具有一選擇或選擇閘極線16〇、 一右控間極或拭除間访彳7 、、 ^ 枉111、和一左控閘極或拭除閘極113 。該一右控閉極為—右浮點閘極電晶體（tfgr)115的控制電極 • “左ϋ極、.泉為—左浮點閘極電晶體卿叫⑴的控制 電極。該左右控制閘線皆連接至-拭除閘極線159。該選擇 閘極線係連接至一選擇兩曰触，丁 堤释包日日體（TSEL)119的閘極。一解碼器 166連接至孩選擇閘極線。{吏用該解碼器，可從，列，致能或 V止泫選擇閘極線和一列的對應選擇閘極。 對每一個記憶體i1 Λ ^ 疋105而3 ,有二洋點閘極電晶體或單 元115和117可儲存-推户次处 、、„ - 伃—進位貝枓。這些洋點閘極電晶體的每 -個可儲存-單-位元或多位元資料。儲存多位元資料時 、，每一，浮點閘極單元也可視為一多層或多位元單元，因 為可將單元桎式規劃成具有二個以上的VT (門限電壓）位準 。例如’ 4 一個）手點問極電晶體中’每個單元可儲存二位 元、四位元、或甚至更多數目的位元。 透迻將適田的兒壓供應在汲極或源極線123和、控制 閘摔、泉113和111、及選擇線i60，可選擇性地建構浮點閘極 電晶體。例如，透過使用一電晶體128，可選擇性地將汲極 或源極線123接地。 本發明將敘述關於圖丨所示之該特定記憶體單元結構， 其中每個單元皆有二浮點閘極電晶體。然&，本發明也可 567497 A7 -----__— B7 五、發明説明（7 ) ~ -- 應用至其ΈΓ記憶體單元結構。例如，本發明可用於每個單 元皆有一單一浮點閘極電晶體的記憶體單元。在另一具體 實施例中，每一個單元内則可能有一單一浮點閘極電晶體 和一單一選擇電晶體。本發明可應用至以NOR (非或）或 NAND (非及）裝置所構成之記憶體單元。圖4圖示一 n〇r (非或）單元之範例，而圖5則圖示一 NAND(非及）單元之範 例。 在一具體實施例中，本發明提供一能動態地將一電壓供 應至該記憶體單元的一部份，並允許其它記憶體單元上仍 有另一操作的技術。藉由供應一動態電壓至某些記憶體單 元’此技術可讓一動態操作能在該所選定的記憶體單元上 發生。此動態操作可為，例如，一動態拭除、動態程式規 劃、或動態讀取。 特別是在該記憶體單元上有一種操作，是讓所選擇的浮 點閘極電晶體處在已拭除狀態。此討論集中在動態格輪， 但當然本發明亦可類比地供應至任何其它動態操作（包括動 態程式規劃和動態讀取）。，拭除，代表將每一個該所選定的 浮點閘極裝置建構成具有一例如低於Q伏特的VT (門限電壓 )。被拭除時，即使放1伏特在其閘極上，該浮點閘極電晶 體也會導電。 拭除該所選定記憶體單元的技術涉及將該拭除閘極線159 連接至一拭除電壓，該線係連接至該記憶體單元的拭除閘 極。該拭除電壓通常為高電壓，約声15伏特以上。該拭除 電壓可從約15伏特到約22伏特。可使用一同一晶片上的（on_ -10- 本紙張尺度適财關家鮮(CNS) A4規格(21GX撕公爱) — 567497 A7 B7 五、發明説明（ chip)高壓幫浦，或電荷幫浦，來產生該拭除電壓。在其它 具體實施例中’也可從一不在同一晶片上的(‘chip)來源 將該拭除電壓供應至該積體電路之一接腳。 持續以拭除電壓驅動該記憶體單元要被拭除的拭除閘極 ’直到m憶體單元被拭除為止。該記憶體單元被拭除， 當該浮點閘極裝置的ντ (門限電壓）被設定成約為〇伏特或 以下。通常是一次拭除相當大量的記憶體單元。例如，在 -固態磁片中，此一快閃卡，可在一組單元(被視為一磁區 )執行拭除。一次拭除記憶體陣列或單元的一列或一行。或 疋可同時大批拭除该積體電路的所有記憶體單元。 裝 在-具體實施例中，該記憶體單^在能被放在_已程式 規劃狀態之前，已被起始至一已拭除狀態。持續驅動該選 擇問極以拭除記憶體單元的技術有其缺點。該拭除操作通 :1生在數百徒秒甚或百萬秒内。讀取(或感測”亥記憶體 早凡的狀怨通常要花數微秒。將該記憶體單元程式規劃通 常要花數十微秒。並且，聞鉍今# 開啟β拭除幫浦或電荷幫浦要花 線 掉約1到5微秒的時間。 以持續驅動該拭除閘極太七 万式拭除時，會開啟該拭除幫浦 ’且-般會消耗電力；⑱常使用一高壓時鐘振盪器來驅動 琢拭除幫浦的電容器，此振湯器 。俯風务也會消耗電力。拭除模式 期間内，一積體電路的電 、 7私力岣耗通常為數十毫安。該拭除 週期為從開始將該拭降雷厭^ 拭除私壓供應至該拭除閘極直到該浮點 間極裝置被拭除為止的整個期間(例如，數百微秒）。在該 拭除操作期間，沒有並令& p ’、々操作會在該整個拭除週期發生 567497 五 、發明説明（9 。在孩拭除模式期間未執 a 扑& 其匕操作的原因之一為：在該 拭除換式期間並不偏好進— 甘此赤 步曰加電力消耗。另一原因為 以路’例如該程式規劃電路，無法同時執行或完成雙 菸卜μ連、’拭除電壓驅動拭除時，會有信賴性的問題 \ Ί區拭除模式中，所有區域均在相同（亦即，最 :的）包壓下拭除，而該最難被拭除的區也要在此電壓下拭 -甘因而a車乂快被拭除者將遭受到不必要的電壓。這將導 致某些c憶體單元被過度拭除(亦即，被拭除時的η (門限 電壓）低於所需要的ντ (門限電壓υ的情況，而在這些浮點 閘極上加上額外的應力。此情況可能會導致該遭受過度應 力的浮點閘極裝置壽命縮短。因而，為了避免過度拭除了 只能有某些類型的多區拭除。在整個拭除操作期間“亥拭 ㈣童和拭除幫浦是開啟的，因而消耗電流。若在斷電的 情況下，該區域狀態（例如，是否已完全拭除一區域）仍維 持不確定，要視該斷電發生的時間而定。當該記憶體晶片 處於拭除模式，一般是不可能有其它種類的操作。 所提出的拭除記憶體單元的技術，是將該拭除電壓動態 供t至a所選疋，己憶體單元的控制閘極（也被視為拭除問極 )。該技術可視為動態拭除、閂鎖拭除、或背景拭除。圖2 圖示該動態拭除技術的流程圖。其它動態操作（例如，動態 程式規劃、動態讀取）的流程圖將很類似。特別是，動能拭 除涉及以開啟該電荷幫浦（方塊204)的方式拭除記憶體^元 。例如，圖1中，可將一被選擇的拭除幫浦151 (也可視為 -12- 本紙張尺度適财國时標準(CNS) Μ規格(21QX 297公爱） 五、發明説明（10 拭除和解碼電路)開啟或連接並被供應至該 元。利用解碼電路，可選擇性地將該拭除電壓 選定拭除線。雖夫顯千兮妒^供愿至及被 …… 器電路的細節，但均可採用 邏輯問極。 W “路可包括通過電晶體和 轉臭包157，位於孩拭除寶浦和記憶體單元之間， 可為該解碼或解碼前電路的_部份，並且本身可連接至一 拭除*廣帛啟包晶體157，以將該拭除幫浦的拭除電壓連 接至該拭除問極。4了將-高電壓從該拭除f浦經由轉換 電晶體傳送至該具有拭除問極的拭除㈣電晶體的間極 需位在菽高電壓位準(亦即，拭除電壓)加上該轉換電晶體 的VT (門限電壓）。 將該拭除閘極充電至拭除電壓(方塊208)。閘極被充電 (方塊212)之後，關閉該拭除幫浦和電晶體157。由於該拭 除線159上有寄生f容（也被稱為字線）連接該拭除（選擇）電 晶體，該拭除電壓將維持在該拭除閘極(方塊216)。視電容 f而足，此容量通常相當大（在該毫奈法拉㈣〇f訂峋範圍 内），在線159上的電荷將逐漸地衰減，主要是由於電荷移 轉至該浮點閘極的關係。在線159被充電期間，該記憶體單 7L將被該動態拭除電壓以動態方式拭除。不連接或關閉該 拭除幫浦的同時，可執行其它操作（方塊22〇)。例如，可程 式規劃或感測和讀取其它記憶體單元。 該記憶體單元的動態操作可能有一期間，該期間要視同 一晶片上的（on-chip)邏輯、不在同一晶片上的（〇ff-chip)邏輯 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公爱)------------------ 567497

、同一晶片上的（on-Chip)計時器、不在同一晶片上的（〇作 ch!p)計時器、或其它電路而定。例如，過了 —段時間，將 松旦及Z f豆單元是否已被拭除（方塊224)。可使用該感測 裝 放大器電路或其它同-晶片上的（Qn_ehip)智慧來執行此檢查 。或者，可由一外部電路（例如一控制器積體電路）來檢查 該記憶體單元。若該記憶體單元未被拭除，則再發生該動 態拭除操作（方塊204、208、212、216、22〇和224)。該拭除 電壓可被重新整理至該完全拭除電壓位準（方塊216)。該拭 除電壓將逐漸以與每個拭除閘極的小電流相等的量放電， 此電量由將電子從該浮點閘極移除的拭除操作所消耗。持 續該動態拭除操作，直到該所選定記憶體單元已被拭除（方 塊228)為止。現在已可寫入(或程式規劃)該已拭除記憶體 口 cr 一 早兀。 線 透過使用一動態操作模式，可解決上述有關持續拭除電 壓驅動的問題。由於本質上該拭除線具有一電容（至少部份 為寄生電| )，該拭除閘極首先可主動地被帶至所偏好的電 壓，該電壓可為數位至類比轉換器（DAC)所控制。然後， 關閉驅動它的轉換閘極（電晶體157)。電荷仍陷在該拭除線 上，直到稍後該移轉閘極再度被開啟，在該點，該拭除閘 極被重新整理亦或主動地放電至接地。 、 有許多方式可將該拭除線主動地放電至接地。該電路可 為f浦和解碼電路151的一部份。圖1BI示一具體實施例之 範例。一放電電晶體163被連接於該拭.除線和接地之間。嗦 放電電晶體可被連接在電晶體157的任一側，不論是在1封 -14- &張尺度適财_家標準(CNS) A4規格(摩挪公爱） 五、發明説明（12

在：拭除閘極側。圖，電晶體 U體⑽㈣側1啟 連接至S 憶體h後將該拭除線放電。Μ’以便在拭除該記 透過使用動態拭除，任何组人 被問鎖成實質上係同時拭除:心特二型 電壓r可將拭除閘極充電至不同的拭除 個以上的該拭除閘極閃鎖在拭除操 ：： 執行任何的其它操作(例如 ：：片本身可 ，可從_伙、，u 冩入、或拭除）。例如 發生找：:;v線同時發生動態拭除。然而，動態 ，二! 隔segme_仍保持隔離。此外，可在 :，余..泉上依任何偏好的型式執行動態拭除。例如，可拭 除交錯列。在大部份拭除操作期間中，該拭 Γ 拭除幫浦可為非主動的，以節省電流。若發生斷 ::會影響該被陷住的電荷，故只會發生-_較: 此外:如上所述’與其它操作相較(例如讀取或寫入操 :)，爾操作所花的時間相當長。—使用背景特色的積 "電路將操作得較快。換句話說’同樣時間，血一且有遠 、:拭除的積體電路相較，具有背景拭除的積體電路；做更 作。例如’-讀取操作要大约2微秒’-拭除操； ::要大約刚微秒以上，而一程式操作可能要約ι〇微秒。 作比拭除操作快約5。倍以上。因而，在該動態拭 ’ 同時’可能發生50次或更多次的讀取操作。嘴程 式操作比拭除操作快約1〇倍以上。因此，在該動態拭二 567497 五 發明説明 A7 B7 作的同時’可能發生！ 〇次以上的程式操作。 由於F〇wler-N〇議eim隨穿至該浮點間極或介面六 的關係，該拭除問極上的實際電壓會隨時間衰減，重^ 將電壓帶回至所要的㈣，或是可使用一過㈣ 值來曰代。一過驅動值比該一般值高約〇5伏特。 要實現動態拭除操作之電路大部份與料連 除操作的電路相同。因而沒有晶粒大小的懲罰。此^卜，若 為了某些原因(較可能是由於過程變動)而造成操 ： 果不如人意，W以連續或靜止方式拭除電壓的正：： ^用罐積體電路上。由於過程或其它變動的關係而 k成動悲操作未起作用的積體電路仍可被包裝和販佳。 圖3圖示本發明之一替代具體實施例，其中該動態或背 景操作不要是該拭除操作。#先，開啟要產生一所: 操作電壓的電路（方塊303)。該電路可 9 而 日ΕΪ巧上的（〇n_ chlp)或不在同一晶片上的(〇ff_chlp)。此電路可為，例如， -電荷幫〉甫、高壓開關、或一基本的邏輯閘才亟，以輸出一 邏輯高或邏輯低。 其次，該操作電壓連接至_個以上的非揮發性記憶體單 元的一個以上的節點（方塊3〇7)。該連接可為，例如，透過 一移轉或通過電晶體或邏輯閘極。該記憶體單元的節點^ 為該汲極、源極、閘極、拭除閘極、隧道節點、或任何其 它數目的節點。該節點被充電至該操作電壓，並且此電壓 被動態地以電容（包括寄生電容）維持在該處。將該操作電 壓從該記憶體單元分離（方塊3 11)。 -16 - 567497 A7 B7

該動態操作發生至該記憶體單元（方塊314)。該動態操作 可被拭除、被程式規劃、或被讀取。該動態操作發生時， 其它記憶體單元（並非動態地持續操作）可能正持續操作（方 塊318)。例如，以動態方式將某些記憶體單元程式規劃時 ’其它記憶體單元可能正被讀取。或{，交錯程式規劃、 拭除、或讀取可能在稍微不同的起始時間内發生在正在動 態操作的記憶體單元的二部份上。只要該組合不會擾亂或 干擾該動態操作，可發生任何不同操作的組合。 檢查該動態操作是否完成（方塊321)。若為是，則操作終 止（方塊325)並且仍可在該記憶體單元上發生其它操作，僅 有動態地操作持續。若不是，則該動態操作將再度發生（方 塊307 ’ 311，314，318 ,和321)直到完成為止。用於偵測該 動態操作完成之電路可為同一晶片上的（〇n_chip)，不在同 曰曰片上的（off-chip)的電路，並使用感測放大器或計時器 電路。 圖4圖示一用於一 N〇R(非或）架構的非揮發性記憶體單元。 圖5圖示在一 NAND(非及）架構内的非揮發性記憶體單元； 在圖4和5，該非揮發性記憶體單元為浮點閘極裝置例如 快閃記憶體（Flash)，電子式可拭除可程式規劃唯讀記憶體 (EEPR0M)，或可拭除可程式規劃唯讀記憶體（EPR〇M)。 為說明和敘述而呈現本發明之說明。並不意圖毫無遺漏 的或將本發明限制在所說明的精確形式；同時按照上述教 義，將可能有許多改良和變化。選擇和說明該具體實施例 ’以便能更詳細解釋本發明之原理及其實際應用。此說明 -17- 本紙張尺度適用中國國家標準(CNS) A4^見格(21〇χ 297公釐）-一 -- 567497 A7 B7 五、發明説明（15 ) 將使其他熟諳此藝者更能以各種具體實施例和具有適於特 殊使用的各種改良來利用和實行本發明。以下之申請專利 範圍定義本發明範疇。 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝 玎

Claims (1)

1. 567497

   1 .種用万;‘作—具有非揮發性記憶體單元積體 法，包括： 乃 開啟％何幫浦，以產生一拭除電壓； 二個或—個以上非揮發性記憶體單元的拭除問極充 拭除兒壓，其中該等非揮發性記憶體係被選 經過拭除處理； 關閉該電荷幫浦； 在關閉这電荷幫浦的同時，允許該拭除間極動態維持 該拭除電壓，及 使用3動怨拭除電壓來拭除該等選定的非揮發性記憶 體單元。 α 2·如申請專利範圍第丨項之方法，進一步包括·· 足期開啟該電荷幫浦，以重新整理在該拭除閘極的拭 除電壓。 3 ·如申請專利範圍第1項之方法，進一步包括： 在關閉該電荷幫浦的同時，允許程式規劃非揮發性記 憶體單元，除被選定要拭除的該等非揮發性記憶體單元 以夕卜。 4 ·如申請專利範圍第2項之方法，進一步包括： 在關閉該電荷幫浦的同時，允許讀取非揮發性記憶體 單元，除被選定要拭除的該等非揮發性記憶體單元以外。 5 .如申請專利範圍第1項之方法，其中每個非揮發性記憶 體單元皆包括二個浮點閘極電晶體和一具有一拭除閘極 -19- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 67 5

   白勺選擇電晶體。 6.如申請專利範圍第丨項之方法，其中該拭除電壓的電壓 範圍從約為15伏特到22伏特之間__。 7 ·如申請專利範圍第1項之方法，進一步包括： 檢查該等選定非揮發性記憶體單元是否已被拭除；及 如果該等選定非揮發性記憶體單元尚未被拭除，則開 啟該電荷幫浦以重新整理該拭除閘極上的拭除電壓。 δ.如申請專利範圍第1項之方法，進一步包括： 關閉電荷幫浦的同時，允許該積體電路内的其它操作 ’除了對被選定要拭除之該等非揮發性記憶體單元的操 作外。 9 .如申請專利範圍第7項之方法，進一步包括： 在拭除該等選定非揮發性記憶體單元後，從該拭除間 極放電該拭除電壓。 10·—種操作一積體電路之方法，包括： 拭除被選定的記憶體單元，其方式為定期將一拭除電 壓直接供應至該拭除閘極，以動態充電該等選定記憶體 單元的拭除閘極； 未將該拭除電壓直接供應至該拭除閘極時，允許操作 記憶體單元，除該等選定記憶體單元以外；及 當拭除該等選定記憶體單元時，將該所選定記憶體單 元的拭除閘極放電至一低於該拭除電壓的電壓位準。 11 ·如申請專利範圍第10項之方法，其中於一浮點閘極電晶 -20- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 567497 A B c D 體的ντ(門限電壓）值變成約 )m夂成约為6伙特或以上時，拭除該 等選定記憶體單元。 12·如申請專利範圍第10項之方法，.其中藉由動態充電該等 記憶體單元的所有拭除閘極，可選擇拭除該積體電路内 的所有記憶體單元。 13.如申請專利範圍第η項夕女、、土 甘士 — 固罘u負又万法，其中母一個記憶體單元 包括一浮點閘極電晶體。 Η.如申請專利範圍第"項之方法，其中每一個記憶體單元 包括一多位元浮點閘極電晶體。 15. —積體電路，包括： 一记憶體單元陣列，其以行列方式排列； 複數個轉換電晶體，每個轉換電晶體皆耦合至記憶體 單元陣列中的一列；及 複數個拭除幫浦，每個拭除幫浦皆耦合至該等轉換電 曰日m中之一’其中一拭除幫浦經由一各自轉換電晶體將 列冗憶體單元的拭除閘極動態充電至一拭除電壓，並 且藉由關閉該各自轉換電晶體，而使該拭除電壓動態地 維持在該拭除閘極。 16·如申請專利範圍第15項之積體電路，其中每一個記憶體 單元包括·· 一第一浮點閘極電晶體，其具有一第一控制閘極； 一第二浮點閘極電晶體，其具有一第二控制閘極；及 一選擇電晶體，其被耦合於該第一和第二浮點閘極電 -21 - 本纸張尺度適用ϋ雜準(CNS) A4_21GX297公釐） 567497

   、申清專利範圍 晶體之間，其中該選擇電晶體具有一拭除閘極。 17. —種操作一具有非揮發性記憶體之積體電路的方法，該 非揮發性記憶體的記憶體單元上具有一已控制閘極動作 ’包括： 開啟一電路，以產生一操作電壓； 將一個或一個以上非揮發性記憶體單元的閘極充電至 該操作電壓，其中該等非揮發性記憶體係被選定要經過 拭除處理； 若不需要，則不連接該電路； 關閉該電路的同時，使該未被連接的閘極能動態維持 電壓；及 使用該動態電壓操作該等選定非揮發性記憶體單元。 18·如申請專利範圍第17項之方法，進一步包括·· 若遠電路已被關閉則定期開啟，並重新連接至該先前 已選定但未主動放電的閘極。 19·如申請專利範圍第17項之方法，進一步包括： 該電荷幫浦尚未被連接至先前已選定的拭除閘極的同 時’允許程式規劃非揮發性記憶體單元，除被選定要拭 除的該等非揮發性記憶體單元以外。 20.如申請專利範圍第17項之方法，進一步包括： 該電荷幫浦尚未被連接至先前已選定的拭除閘極的同 時’允許讀取非揮發性記憶體單元，除被選定要拭除的 該等非揮發性記憶體單元以外。 -22- 567497 A8 B8

   21·如申請專利範圍第17項之方法，進一步包括： 評估是否已完成該特定操作；及 &如果该特疋操作在已選擇的非揮發性記憶體單元未被 儿成’則連接該電荷幫浦，以重新整理在該閘極上的操 作電壓。 22.—種積體電路操作方法，包括： 八將-操作電壓連接至非揮發性記憶體單元的_第一部 卽點充電至該 將非揮發性記憶體單元該第一部份的 操作電壓； 切斷該操作電壓與該記憶體單元第一部份之節黑 允許該非揮發性記憶體單元第一部份 P站， 該操作電壓； “’、動態維持 以動態方式在操作揮發性記憶體單元的該第 23.如申請專利範圍第22項之方法，進一步包括· 部份的同時 二部份。 動悲操作非揮發性記憶體單元的該第 也允許操作非揮發性記憶體單元的一第 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）