CN1555560A - 存储单元的后台操作 - Google Patents
存储单元的后台操作 Download PDFInfo
- Publication number
- CN1555560A CN1555560A CNA028181662A CN02818166A CN1555560A CN 1555560 A CN1555560 A CN 1555560A CN A028181662 A CNA028181662 A CN A028181662A CN 02818166 A CN02818166 A CN 02818166A CN 1555560 A CN1555560 A CN 1555560A
- Authority
- CN
- China
- Prior art keywords
- memory cells
- volatile memory
- storage unit
- erase
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000007667 floating Methods 0.000 claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 14
- 238000007600 charging Methods 0.000 claims 1
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002045 lasting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035807 sensation Effects 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Micro-Organisms Or Cultivation Processes Thereof (AREA)
- Television Systems (AREA)
Abstract
一种对存储单元(105)执行操作(例如，擦除、编程或读取)的方法是对存储单元的栅(111、113)动态地加操作电压，而不是加持续的操作电压。这会降低操作期间的功耗。在操作所选的存储单元的同时，动态的操作或诸如后台擦除等后台操作也允许出现其它的操作，例如，读取、编程或擦除。与持续的操作相比，使用动态的操作提高了集成电路的操作速度。在后台操作的一个实施例中，使用电荷泵将擦除栅充电至擦除电压(204、208)。然后将泵关闭(212)，该擦除栅动态地保持在该擦除电压(216)。周期性的检测该擦除栅，如果必要责将其刷新，直至完全擦除该存储单元(224)。在关闭了电荷泵且该擦除栅动态地保持在该擦除电压时，可以对其它的存储单元执行其它的操作(220)。
Description
技术领域
本发明涉及一种非易失性的可擦除的可编程存储器，具体的说，是涉及一种对这些类型的存储器进行擦除、编程、读取的方法。
背景技术
记忆和存储是促进信息时代发展的一个关键技术内容。随着国际互联网，环球网(WWW)，无绳电话，个人数字化助理，数码照相机，数码摄像机，数码音乐播放器，计算机，网络等技术的飞速发展，不断地需要更好的记忆和存储技术。一种特殊类型的存储器是非易失性存储器。非易失性存储器即使在掉电的情况下也能够保持记忆和存储的状态。某些类型的非易失性可擦除可编程存储器包括闪存，EEPROM，EPROM，MRAM，FRAM，铁电及磁存储器。一些非易失性存储产品包括小型闪存(CF)卡，多媒体卡(MMC)，闪存PC卡(例如，ATA闪存卡)，智能媒体卡，以及记忆棒。
一种广泛使用的半导体存储单元是浮栅存储单元。一些浮栅存储单元包括闪存，EEPROM以及EPROM。存储单元被设定或编程成为一预定配置状态。具体而言，通过将电荷充入闪存存储单元的浮栅或从中除去电荷来将该存储器设定为二种或更多的存储状态。一种状态是擦除状态并具有一种或多种编程状态。或者根据该技术和术语，也可以有一种编程状态和一种或多种擦除状态。可用一闪存的存储单元表示至少两种二进制状态，0或1。一闪存存储单元可以存储多于两种二进制状态，例如00，01，10，或11；该单元能够存储多种状态，可被称为多状态存储单元。该单元可以具有一种以上的编程状态。如果一种状态是擦除状态(00)，那么编程状态将是01，10，以及11，尽管实际状态的编码有所不同。
尽管这种非易失性存储器已经很成功，但是这项技术还是需要不断改进。人们期望提高这些存储器的密度，速度，稳定性，可靠性。同时希望降低功耗。
如此可见，需要改善非易失性存储器的操作。特别是允许该非易失性存储单元的后台操作，这将加快操作速度并且能够降低功耗。
发明内容
本发明提供一种方法，通过对存储单元的栅动态地施加操作电压而不是连续电压，实现对非易失性存储单元的擦除，编程或读取。这会降低操作期间的功耗。当所选的存储单元被激活时，诸如动态擦除、动态编程、动态读取等动态操作也允许出现任何操作，例如读取、编程或擦除。与连续操作相比，动态操作提高了集成电路的操作速度。这种技术也可被称作后台技术，例如，后台擦除、后台编程或后台读取。在一个实施例中，使用电荷泵将栅充电至一操作电压。该操作电压可以是擦除电压、编程电压或读取电压。然后断开电荷泵，该栅动态的保持该电压。将周期性的检查栅上的电压，必要时进行刷新。当断开了与泵的连接且栅上动态地保持了该操作电压时，可以执行可能对其它存储单元的操作。
在一个实施例中，本发明是一种操作非易失性存储单元的集成电路的方法，包括开启电荷泵生成一擦除电压。该擦除电压对所要擦除的存储单元的一个或多个擦除栅进行充电。然后断开电荷泵。在断开连接之后，也可以关闭该电荷泵。当断开与电荷泵的连接之后，该擦除栅可动态地保持擦除电压。使用该动态的擦除电压擦除所选的非易失性存储单元。
可周期性的连接电荷泵来刷新擦除栅上的擦除电压。当断开电荷泵时，除了要被擦除的非易失性存储单元之外，可以对其它的非易失性存储单元进行编程。当断开电荷泵时，除了要被擦除的非易失性存储单元之外，可以读取其它的非易失性存储单元。
检测所选的非易失性存储单元看是否被擦除。如果所选的非易失性存储单元没有被擦除，则连接电荷泵来刷新该擦除栅上的擦除电压。可重复该操作。
在另一个实施例中，本发明提供一种操作集成电路的方法，通过周期性的直接的为栅提供操作电压来对所选的存储单元的栅动态地充电，对所选存储单元执行擦除、编程和读取操作。当操作电压没有直接加在栅上时，除了所选的存储单元之外，可以操作其它的存储单元。当认为所选的存储单元已经被擦除、编程或读取之后，所选存储单元的栅对地放电。当所选的存储单元被擦除时，浮栅晶体管的VT一律变为正的或负的。
在另一个实施例中，本发明提供一种集成电路，其包括以行列方式排列的存储单元阵列。有多个传输门晶体管，每个都连接到一排存储单元阵列上。有多个泵，每个都连接到一个传输门晶体管上。泵通过各自的传输门将一排存储单元的栅动态地充电至操作电压，并通过关闭各自的传输门晶体管使栅动态地保持该操作电压。
通过下面详细的说明及附图，本发明其它的目的、特点和优点将变得更加清楚，附图中相同的参考标记表示相同的特征部。
附图说明
图1给出了存储单元阵列和操作存储单元的电路；
图2给出了动态地擦除存储单元的流程图；
图3给出了动态地操作存储单元的流程图；
图4给出了一个或非门闪存单元；
图5给出了一些与非门闪存单元。
具体实施方式
提供非易失性存储的集成电路包括非易失性可擦除可编程存储单元。许多具有非易失性存储单元的集成电路包括存储器、微控制器、微处理器以及可编程逻辑。非易失性存储器集成电路可与其它的非易失性存储器集成电路组合形成更大的存储器。非易失性存储器集成电路也可与其它的集成电路或诸如，控制器、微处理器、随机存取存储器(RAM)或I/O元件等部件组合形成非易失性存储器系统。在美国专利5,602,987中论述了一个闪存EEPROM系统的例子，本申请中将其公开的全部内容一并引作参考。在美国专利5,095,344、5,270,979、5,380,672、6,222,762和6,230,233中关于非易失性单元和贮存的其它论述在此也一并引作参考。
一些类型的非易失性的贮存器或存储器单元是闪存、EEPROM和EPROM。本发明也适用于其它类型的存储器，例如，相变存储器、NRAM、FRAM、磁性铁电体以及许多其它类型的存储器。在集成电路中存储单元通常排列成行和列的阵列。图1给出了一排闪存存储单元105。为了简化图示，图中没有给出存储单元互连的细节。有多种不同类型和配置的存储单元。存储单元105是一个多位单元，在美国专利5,712,180中有详细的说明，在此一并引作参考。该存储单元有一个选择连线或选择栅连线160，一个右控制栅或擦除栅111和一个左控制栅或擦除栅113。该右控制栅是右浮栅晶体管(TFGR)115的控制电极，该左控制栅连线是左浮栅晶体管(TFGL)117的控制电极。右控制栅和左控制栅都连在擦除栅连线159上。选择栅连线连在选择晶体管(TSEL)119的栅上。解码器166连在该选择栅连线上。使用解码器可以启用或禁用某一行的该选择栅连线和相应的选择栅。
对于每个存储单元105，有两个用于保存二进制数据的浮栅晶体管或单元115和117。每个浮栅晶体管可保存一位或多位数据。当保存多位数据时，因为可编程使该单元具有多于两种的VT(开启电压)位准，所以每个浮栅单元可被称作多级或多位单元。例如，每个浮栅晶体管可以每单元保存两位、每单元保存四位或每单元保存更多位。
通过对漏极或源极连线123和125、控制栅连线113和111以及选择连线160设置适当的电压，可有选择的配置浮栅晶体管。例如，使用晶体管128将漏极或源极连线123有选择的接地。
本发明将说明图1所示的具体的存储单元结构，其每单元具有两个浮栅晶体管。然而，本发明也可用于其它的存储单元结构。例如，本发明可用于每个单元具有单个浮栅晶体管的存储单元。在另一个实施例中，每个单元具有单个浮栅晶体管和单个选择晶体管。本发明可用于或非门或与非门排列构成的存储单元。图4给出了或非门单元的例子，而图5给出了与非门单元的例子。
在一个实施例中，本发明提供一种方法，对存储单元的一部分动态地加电压，同时允许对其它的存储单元执行其它的操作。通过对一些存储单元施加动态电压，可允许对所选存储单元执行动态操作。例如，动态操作可以是动态擦除、动态编程或动态读取。
特别地，对存储单元的一个操作是使所选的浮栅晶体管进入擦除状态。在此只论述动态擦除，但应该理解本发明可类似的执行其它的动态操作，包括动态编程和动态读取。擦除是指为每个所选的浮栅器件配置一个VT(开启电压)，例如，0伏以下。当被擦除时，即使在该浮栅晶体管的栅上加1伏电压它也不导电。
擦除所选的存储单元的一种方法包括将擦除栅连线159连接至擦除电压，该连线159连接在存储单元的擦除栅上。典型的擦除电压是高电压，大约是15伏。该擦除电压可以是大约15伏至大约22伏。使用也被称作电荷泵的片上高压泵，可生成该擦除电压。在另一个实施例中，该擦除电压也可以从片外电源连接至该集成电路的一个管脚。
擦除电压持续地驱动将要擦除的存储单元的擦除栅，一直到擦除该存储单元。当浮栅器件的VTs被设置为约0伏或更低时，该存储单元被擦除。典型地，在一次擦除大量的存储单元。例如，在诸如闪存卡等固态盘中，可对称为扇区的一组单元执行擦除。一次可以擦除一排或一列的存储阵列或存储单元。或者在同一次批量地擦除该集成电路的所有的存储单元。
在一个实施例中，存储单元在进入编程状态之前先被初始化为擦除状态。通过持续地驱动选择栅来擦除存储单元的方法存在缺陷。典型的擦除操作发生在几百微秒或甚至是毫秒。典型的读(或感觉)存储单元的状态要用几微秒。典型的对存储单元编程要用几十微秒。此外，开启擦除泵或电荷泵需要用1至5微秒。
当通过持续地驱动擦除栅来擦除时，擦除泵被开启且通常要消耗功率：使用高压时钟振荡器驱动擦除泵的电容器，振荡器要消耗功率。在擦除模式下典型的集成电路的功耗是几十毫安培。擦除周期是从对擦除栅施加擦除电压开始直到擦除浮栅器件为止的全部时间周期(例如，几百微秒)。在擦除操作期间，整个擦除周期内没有其它的操作。在擦除模式下不执行其它操作的一个原因是不希望在擦除模式期间再增加功耗。另一个原因是某些电路例如，编程电路不能执行或完成双任务。
此外，当通过持续的擦除电压来擦除时存在可靠性问题。当在多扇区擦除模式下，在相同(即最高的)电压下擦除所有扇区，该电压为擦除最难擦除扇区所需电压，因此对较快的一些施加了不必要的压力。这会导致一些存储单元被过擦除(即，被擦除至低于必要的VT)的情况，会给这些浮栅增加额外的压力。这会降低过压浮栅器件的使用寿命。因此，为了避免过擦除，只有多扇区的某些帧面是可擦除的。在整个擦除操作期间擦除时钟和擦除泵都是开启的，有电流流过。在加电失败的情况下，扇区的状态(例如，扇区是否完全擦除)是不确定的，取决于冲突发生的时间。当存储器芯片处于擦除模式时，通常不可能执行其它类型的操作。
一种已经提出的方法是动态地将擦除电压施加给所选存储单元的控制栅(也称作擦除栅)。该方法被称为动态擦除、锁存擦除或后台擦除。图2给出了该动态擦除方法的流程图。其它动态操作(例如，动态编程、动态读取)的流程图也是类似的。特别地是动态擦除通过开启电荷泵(框204)来擦除存储单元。例如，图1中所选的擦除泵151(也可称作擦除和解码电路)被开启或连接并被用于所选的存储单元。使用解码电路可以有选择的将擦除电压用于所选的擦除连线。没有给出解码器电路的细节，但可以使用任何典型的解码器电路。解码器电路可以包括通路晶体管和逻辑门。
在擦除泵与存储单元之间的传输门晶体管157可以是解码器或预解码电路的一部分，并且其本身可连在擦除泵上。开启晶体管157以将擦除泵的擦除电压连在擦除栅上。为了使该擦除泵的高压通过传输门晶体管到达擦除栅的擦除连线上，该晶体管的栅需要在高压(即，擦除电压)电位上加上一个传输门晶体管的VT。
该擦除栅被充电至该擦除电压(框208)。在栅被充电之后关闭擦除泵(框212)和晶体管157。因为在连接擦除(选择)晶体管的擦除线159(也可称为字线)上有寄生电容，所以在该擦除栅上保持了该擦除电压(框216)。根据电容的值，该值通常相当的大(在皮法范围内)，连线159上的电荷逐渐衰减，主要是由于电荷转移至浮栅所致。在连线159充电期间，该存储单元将被动态擦除电压动态地擦除。当断开或关闭擦除泵时，可执行其它的操作(框220)。例如，其它的存储单元可被编程或感觉和读取。
存储单元的动态操作可以有一持续时间，这取决于片上逻辑、片外逻辑、片上定时器、片外定时器或其它的电路。例如，一段时间以后将检查存储单元，看是否已擦除(框224)。可使用灵敏放大器电路或其它的片上信息执行该检查。或者使用外部电路检查存储单元，例如一控制器集成电路。如果没有擦除，则再次执行动态擦除操作(框204、208、212、216、220和224)。刷新擦除电压使其达到全部的擦除电压电位(框216)。擦除电压被每个擦除栅的等效小电流逐渐放电，主要是由去除浮栅的电子的擦除操作所消耗。继续动态擦除操作直到擦除所选的存储单元(框228)。可以对已擦除的存储单元执行写操作(或编程)。
通过使用动态操作模式，可以解决上述的持续擦除电压驱动所带来的问题。因为擦除连线固有的电容(至少部分是寄生电容)，所以可率先将擦除栅引至一期望的电压，该电压可由数字模拟转换器(DAC)控制。然后关闭正在驱动的传输门(晶体管157)。擦除连线上保持所收集的电荷直到稍后再次开启传输门时，此时擦除栅或者被刷新或者对地放电。
有许多方式可使擦除连线积极的对地放电。该电路可以是泵和解码器电路151的一部分。图1给出了一个实施方式的例子。在擦除连线与地之间连接一个放电晶体管163。该放电晶体管可以连在晶体管157的一侧，或泵的一侧或擦除栅的一侧。图1中晶体管163连在晶体管157靠泵的一侧。在擦除存储单元之后，开启该放电晶体管使擦除连线放电。
通过使用动态擦除，能够将擦除栅的任何组合和模式锁存在实际上的同时擦除。根据它们特殊的需要，可将擦除栅充电至不同的擦除电压位准，这有助于避免过压。在将擦除栅的一个或多个锁存为擦除操作之后，芯片本身能执行任何其它的操作(例如，读取、写入或擦除)。例如，可同时在两个或多个擦除连线上发生动态擦除。然而，发生动态擦除的特殊部分应当隔离。此外，可按任何需要方式在擦除连线上执行动态擦除。例如，可以擦除存储单元的交错行。在大部分的擦除操作周期内，擦除时钟和擦除泵是稳定的，节省电流。如果出现加电失败，不影响已收集的电荷，只是擦除时间将相对较长。
此外，如上所述，与诸如读取或写入操作等其它操作相比，擦除操作要花费相对较长的时间。使用后台特点的集成电路将操作的更快。换言之，在同样的时间内，使用后台擦除的集成电路与使用持续擦除的集成电路相比，可以执行更多的操作。举例而言，读操作大约需要2微秒，擦除操作大约需要100多微秒，编程操作大约需要10微秒。读操作比擦除操作快50倍或更多倍。因此，在与动态擦除操作相同的时间内，可以执行50次或更多次读操作。编程操作比擦除操作快10倍或更多倍。因此，在与动态擦除操作相同的时间内，可以执行10次或更多次编程操作。
由于浮栅的Fowler-Nordheim隧道效应或结漏电，擦除栅上的实际电压随时间衰减，刷新操作能使其回到预定电位或回到能用于替换的过驱动值。过驱动值可以比正常的值高约0.5伏。
实现动态擦除操作的电路与用于持续或静态擦除操作的电路是相同的。因此，不增加管芯尺寸。此外，如果出于某种原因，可能是由工艺改变引起的，使这种操作模式不能令人满意时，使用持续或静态擦除电压的正常擦除仍可用于这些集成电路。由于工艺或其它的改变使动态操作没有官能的集成电路仍可以被封装或出售。
图3给出了一个本发明的可选择的实施例，其中动态操作或后台操作不是特指擦除操作。首先，开启用于生成所需操作电压的电路(框303)。该电路可在片上或片外。该电路可以是，例如，电荷泵、高压开关或用于输出逻辑高或逻辑低的基本逻辑门等。
接下来，将该操作电压连至一个或多个非易失性存储单元的一个或多个节点(框307)。例如，可以通过传输门或通路晶体管或逻辑门来连接。该存储单元的节点可以是漏极、源极、栅极、擦除栅、隧道节点或任何其它单个节点或多个节点。将该节点充电至操作电压，并利用包括寄生电容在内的电容动态地保持该电压。断开操作电压与存储单元的连接(框311)。
在该存储单元上执行动态操作(框314)。该动态操作可以是擦除、编程或读取。在该动态操作发生的同时，可对其它的存储单元(未被动态操作)执行操作(框318)。例如，在一些存储单元正在动态地编程时，可以读取其它的存储单元。或在启动时间稍微不同时，可执行交叉编程、擦除或读取，其中动态操作发生在存储单元的两个部分上。可以执行不同操作的任何组合，只要该组合不与动态操作发生干扰或冲突即可。
检测动态操作是否完成(框321)。如果是，则该操作完成(框325)且可在刚执行动态操作的存储单元上执行其它的操作。否则再次执行动态操作(框307、311、314、318和321)直至完成。用于检测动态操作完成的电路可以在片上、片外和使用灵敏放大器或计时器电路。
图4给出了一个由或非门构成的非易失性存储单元。
图5给出了一些由与非门构成的非易失性存储单元。
在图4和5中，非易失性存储单元是浮栅器件，例如、闪存、EEPROM或EPROM。
出于举例和说明的目的给出了本发明上述的描述。并不倾向于完全彻底的或将本发明局限于上述的精确的形式，按照上述的指导可能实现许多的修改和变化。为了最好的说明本发明的原理及其实际应用，而选择并说明这些实施例。本说明可以使本领域技术人员以不同的实施方式以及适用于特殊用途的各种修改来更好的利用和实践本发明。本发明的范围由下面的权利要求限定。
Claims (23)
1、一种操作具有非易失性存储单元的集成电路的方法，其包括：
开启一电荷泵来生成一擦除电压；
将所要擦除的非易失性存储单元的一个或多个擦除栅充电至该擦除电压；
关闭该电荷泵；
当关闭电荷泵时，允许该擦除栅动态地保持该擦除电压；以及
使用该动态的擦除电压擦除所选的非易失性存储单元。
2、如权利要求1所述的方法，还包括：
周期性的开启该电荷泵来刷新擦除栅上的擦除电压。
3、如权利要求1所述的方法，还包括：
当关闭该电荷泵时，除了要被擦除的非易失性存储单元之外，可以对其它的非易失性存储单元进行编程。
4、如权利要求2所述的方法，还包括：
当关闭该电荷泵时，除了要被擦除的非易失性存储单元之外，可以读取其它的非易失性存储单元。
5、如权利要求1所述的方法，其中每个非易失性存储单元包括两个浮栅晶体管和一个具有擦除栅的选择晶体管。
6、权利要求1所述的方法，其中该擦除电压范围为大约15伏至大约22伏。
7、如权利要求1所述的方法，还包括：
检测所选的非易失性存储单元是否被擦除；以及
如果所选的非易失性存储单元没有被擦除，则开启该电荷泵来刷新该擦除栅上的擦除电压。
8、如权利要求1所述的方法，还包括：
当关闭该电荷泵时，除了对要被擦除的非易失性存储单元执行操作之外，可以在该集成电路内执行其它的操作。
9、如权利要求7所述的方法，还包括：
在擦除了所选的非易失性存储单元之后，将擦除栅的擦除电压放电。
10、一种操作集成电路的方法，其包括：
通过周期性地直接的为擦除栅施加一擦除电压来对所选的存储单元的擦除栅动态地充电，擦除所选的存储单元；
当没有直接在该擦除栅上加擦除电压时，除了所选的存储单元之外，可以操作其它的存储单元；以及
当已经擦除了所选的存储单元时，将所选存储单元的擦除栅放电至低于该擦除电压的一个电压电位。
11、如权利要求10所述的方法，其中当浮栅晶体管的VT变为大约6伏或高于6伏时，所选的存储单元被擦除。
12、如权利要求10所述的方法，其中通过动态的为存储单元的所有擦除栅充电，可选择擦除该集成电路的所有的存储单元。
13、如权利要求11所述的方法，其中每个存储单元都包括一个浮栅晶体管。
14、如权利要求11所述的方法，其中每个存储单元都包括一个多位浮栅晶体管。
15、一种集成电路，其包括：
以行列方式排列的存储单元阵列；
多个传输门晶体管，每个都连接到一排存储单元阵列上；以及
多个擦除泵，每个都连接到一个传输门晶体管上，其中擦除泵通过各自的传输门将一排存储单元的擦除栅动态地充电至一擦除电压，并通过关闭各自的传输门晶体管使该擦除栅动态地保持该擦除电压。
16、如权利要求15所述的集成电路，其中每个存储单元包括：
一个具有第一控制栅的第一浮栅晶体管；
一个具有第二控制栅的第二浮栅晶体管；以及
一个选择晶体管，连接在该第一和第二浮栅晶体管之间，其中该选择晶体管有一个擦除栅。
17、一种操作具有非易失性存储器的集成电路的方法，其中该存储器具有一个作用于存储单元的受控栅，该方法包括：
开启一电路来生成一操作电压；
将所要操作的非易失性存储单元的一个或多个栅充电至该操作电压；
如果不需要则断开该电路；
当断开电路时，该断开连接的栅可动态地保持该电压；以及
使用该动态的电压操作所选的非易失性存储单元。
18、如权利要求17所述的方法，还包括：
如果关闭了该电路则周期性的开启该电路，并再次将其连接至先前选择的栅上，该栅没有积极的放电。
19、如权利要求17所述的方法，还包括：
当该电荷泵没有连接到先前所选的擦除栅上时，除了要被擦除的非易失性存储单元之外，可以对其它的非易失性存储单元进行编程。
20、如权利要求17所述的方法，还包括：
当该电荷泵没有连接到先前所选的擦除栅上时，除了要被擦除的非易失性存储单元之外，可以读取其它的非易失性存储单元。
21、如权利要求17所述的方法，还包括：
核定是否完成该特定的操作；以及
如果没有完成对所选的非易失性存储单元的特定操作，连接电荷泵以刷新栅上的操作电压。
22、一种操作集成电路的方法，其包括：
将一操作电压连接至非易失性存储单元的第一部分；
将该非易失性存储单元的第一部分的一个节点充电至该操作电压；
断开该操作电压与该存储单元的第一部分的该节点的连接；
允许该非易失性存储单元的第一部分的该节点动态地保持该操作电压；
动态地操作该非易失性存储单元的第一部分。
23、如权利要求22所述的方法，还包括：
当对非易失性存储单元的第一部分动态地执行操作时，允许对非易失性存储单元的第二部分执行操作。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/956,201 US6741502B1 (en) | 2001-09-17 | 2001-09-17 | Background operation for memory cells |
| US09/956,201 | 2001-09-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1555560A true CN1555560A (zh) | 2004-12-15 |
| CN100383894C CN100383894C (zh) | 2008-04-23 |
Family
ID=25497898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028181662A Expired - Fee Related CN100383894C (zh) | 2001-09-17 | 2002-09-17 | 集成电路及操作集成电路的方法 |
Country Status (11)
| Country | Link |
|---|---|
| US (2) | US6741502B1 (zh) |
| EP (2) | EP1428222B1 (zh) |
| JP (1) | JP4451657B2 (zh) |
| KR (1) | KR100921962B1 (zh) |
| CN (1) | CN100383894C (zh) |
| AT (2) | ATE394778T1 (zh) |
| AU (1) | AU2002335765A1 (zh) |
| DE (2) | DE60226523D1 (zh) |
| ES (1) | ES2266571T3 (zh) |
| TW (1) | TW567497B (zh) |
| WO (1) | WO2003025937A2 (zh) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7177197B2 (en) | 2001-09-17 | 2007-02-13 | Sandisk Corporation | Latched programming of memory and method |
| TW555100U (en) * | 2002-11-27 | 2003-09-21 | Power Quotient Int Co Ltd | High speed of data transfer of solid state disk on module |
| US7092288B2 (en) * | 2004-02-04 | 2006-08-15 | Atmel Corporation | Non-volatile memory array with simultaneous write and erase feature |
| US7590918B2 (en) * | 2004-09-10 | 2009-09-15 | Ovonyx, Inc. | Using a phase change memory as a high volume memory |
| US20060215447A1 (en) * | 2005-03-24 | 2006-09-28 | Beedar Technology Inc. | Asynchronous Memory Array Read/Write Control Circuit |
| US7366021B2 (en) * | 2005-05-04 | 2008-04-29 | Micron Technology, Inc. | Method and apparatus for sensing flash memory using delta sigma modulation |
| US7342833B2 (en) * | 2005-08-23 | 2008-03-11 | Freescale Semiconductor, Inc. | Nonvolatile memory cell programming |
| KR100735009B1 (ko) | 2005-08-30 | 2007-07-03 | 삼성전자주식회사 | 소거 시간을 줄일 수 있는 플래시 메모리 장치 |
| JP2007281481A (ja) * | 2006-04-10 | 2007-10-25 | Samsung Electronics Co Ltd | 不揮発性メモリを有する半導体素子及びその形成方法 |
| KR100719382B1 (ko) * | 2006-04-10 | 2007-05-18 | 삼성전자주식회사 | 세 개의 트랜지스터들이 두 개의 셀을 구성하는 비휘발성메모리 소자 |
| US7616506B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
| US7616505B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
| US8068367B2 (en) * | 2007-06-15 | 2011-11-29 | Micron Technology, Inc. | Reference current sources |
| US7817073B2 (en) | 2007-06-15 | 2010-10-19 | Micron Technology, Inc. | Integrators for delta-sigma modulators |
| US7733262B2 (en) * | 2007-06-15 | 2010-06-08 | Micron Technology, Inc. | Quantizing circuits with variable reference signals |
| US7538702B2 (en) | 2007-06-15 | 2009-05-26 | Micron Technology, Inc. | Quantizing circuits with variable parameters |
| US7768868B2 (en) * | 2007-06-15 | 2010-08-03 | Micron Technology, Inc. | Digital filters for semiconductor devices |
| US7969783B2 (en) * | 2007-06-15 | 2011-06-28 | Micron Technology, Inc. | Memory with correlated resistance |
| US7839703B2 (en) | 2007-06-15 | 2010-11-23 | Micron Technology, Inc. | Subtraction circuits and digital-to-analog converters for semiconductor devices |
| US9135962B2 (en) | 2007-06-15 | 2015-09-15 | Micron Technology, Inc. | Comparators for delta-sigma modulators |
| US8117520B2 (en) | 2007-06-15 | 2012-02-14 | Micron Technology, Inc. | Error detection for multi-bit memory |
| US7818638B2 (en) * | 2007-06-15 | 2010-10-19 | Micron Technology, Inc. | Systems and devices including memory with built-in self test and methods of making and using the same |
| US7830729B2 (en) * | 2007-06-15 | 2010-11-09 | Micron Technology, Inc. | Digital filters with memory |
| US7667632B2 (en) * | 2007-06-15 | 2010-02-23 | Micron Technology, Inc. | Quantizing circuits for semiconductor devices |
| US7864609B2 (en) * | 2008-06-30 | 2011-01-04 | Micron Technology, Inc. | Methods for determining resistance of phase change memory elements |
| KR101395152B1 (ko) * | 2008-07-18 | 2014-05-15 | 삼성전자주식회사 | 비휘발성 메모리 셀, 비휘발성 메모리 장치 및 상기비휘발성 메모리 장치의 프로그래밍 방법 |
| KR101448915B1 (ko) * | 2008-10-17 | 2014-10-14 | 삼성전자주식회사 | 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치 |
| US7876618B2 (en) * | 2009-03-23 | 2011-01-25 | Sandisk Corporation | Non-volatile memory with reduced leakage current for unselected blocks and method for operating same |
| US8638602B1 (en) * | 2010-09-10 | 2014-01-28 | Western Digital Technologies, Inc. | Background selection of voltage reference values for performing memory read operations |
| US8819328B2 (en) | 2010-12-30 | 2014-08-26 | Sandisk Technologies Inc. | Controller and method for performing background operations |
| US8503237B1 (en) | 2011-05-18 | 2013-08-06 | Western Digital Technologies, Inc. | System and method for data recovery in a solid state storage device |
| US9766972B2 (en) | 2014-08-07 | 2017-09-19 | Pure Storage, Inc. | Masking defective bits in a storage array |
| US9558069B2 (en) | 2014-08-07 | 2017-01-31 | Pure Storage, Inc. | Failure mapping in a storage array |
| US9747158B1 (en) * | 2017-01-13 | 2017-08-29 | Pure Storage, Inc. | Intelligent refresh of 3D NAND |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268870A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
| US5095344A (en) | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
| EP0935255A2 (en) | 1989-04-13 | 1999-08-11 | SanDisk Corporation | Flash EEPROM system |
| US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
| US5343063A (en) | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
| US5270979A (en) | 1991-03-15 | 1993-12-14 | Sundisk Corporation | Method for optimum erasing of EEPROM |
| US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
| US5712180A (en) * | 1992-01-14 | 1998-01-27 | Sundisk Corporation | EEPROM with split gate source side injection |
| US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
| JPH05326982A (ja) * | 1992-05-15 | 1993-12-10 | Nec Corp | 不揮発性ｍｏｓ型半導体記憶装置及びデータの書換方法 |
| US5473753A (en) | 1992-10-30 | 1995-12-05 | Intel Corporation | Method of managing defects in flash disk memories |
| US5400286A (en) * | 1993-08-17 | 1995-03-21 | Catalyst Semiconductor Corp. | Self-recovering erase scheme to enhance flash memory endurance |
| KR970005644B1 (ko) * | 1994-09-03 | 1997-04-18 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치의 멀티블럭 소거 및 검증장치 및 그 방법 |
| KR0145224B1 (ko) * | 1995-05-27 | 1998-08-17 | 김광호 | 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로 |
| JPH10144086A (ja) | 1996-11-14 | 1998-05-29 | Sharp Corp | 不揮発性半導体記憶装置 |
| US5867430A (en) * | 1996-12-20 | 1999-02-02 | Advanced Micro Devices Inc | Bank architecture for a non-volatile memory enabling simultaneous reading and writing |
| US5949716A (en) | 1997-04-16 | 1999-09-07 | Invox Technology | Look-ahead erase for sequential data storage |
| JPH1064286A (ja) * | 1997-06-30 | 1998-03-06 | Nkk Corp | 不揮発性半導体メモリ装置 |
| JP3570879B2 (ja) | 1997-07-09 | 2004-09-29 | 富士通株式会社 | 不揮発性半導体記憶装置 |
| US6088264A (en) * | 1998-01-05 | 2000-07-11 | Intel Corporation | Flash memory partitioning for read-while-write operation |
| JP2000315392A (ja) * | 1999-04-30 | 2000-11-14 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
| US6377502B1 (en) * | 1999-05-10 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device that enables simultaneous read and write/erase operation |
| US6091633A (en) * | 1999-08-09 | 2000-07-18 | Sandisk Corporation | Memory array architecture utilizing global bit lines shared by multiple cells |
| US6434049B1 (en) * | 2000-12-29 | 2002-08-13 | Intel Corporation | Sample and hold voltage reference source |
-
2001
- 2001-09-17 US US09/956,201 patent/US6741502B1/en not_active Expired - Lifetime
-
2002
- 2002-09-17 KR KR1020047003924A patent/KR100921962B1/ko not_active IP Right Cessation
- 2002-09-17 ES ES02770529T patent/ES2266571T3/es not_active Expired - Lifetime
- 2002-09-17 TW TW091121228A patent/TW567497B/zh not_active IP Right Cessation
- 2002-09-17 AU AU2002335765A patent/AU2002335765A1/en not_active Abandoned
- 2002-09-17 AT AT06075534T patent/ATE394778T1/de not_active IP Right Cessation
- 2002-09-17 DE DE60226523T patent/DE60226523D1/de not_active Expired - Lifetime
- 2002-09-17 JP JP2003529469A patent/JP4451657B2/ja not_active Expired - Fee Related
- 2002-09-17 DE DE60212661T patent/DE60212661T2/de not_active Expired - Lifetime
- 2002-09-17 EP EP02770529A patent/EP1428222B1/en not_active Expired - Lifetime
- 2002-09-17 EP EP06075534A patent/EP1701355B1/en not_active Expired - Lifetime
- 2002-09-17 WO PCT/US2002/029554 patent/WO2003025937A2/en active IP Right Grant
- 2002-09-17 CN CNB028181662A patent/CN100383894C/zh not_active Expired - Fee Related
- 2002-09-17 AT AT02770529T patent/ATE331289T1/de not_active IP Right Cessation
-
2003
- 2003-10-01 US US10/677,349 patent/US6845045B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW567497B (en) | 2003-12-21 |
| EP1428222B1 (en) | 2006-06-21 |
| DE60212661D1 (de) | 2006-08-03 |
| US6741502B1 (en) | 2004-05-25 |
| EP1701355B1 (en) | 2008-05-07 |
| WO2003025937A3 (en) | 2003-11-27 |
| EP1701355A3 (en) | 2007-02-14 |
| CN100383894C (zh) | 2008-04-23 |
| KR100921962B1 (ko) | 2009-10-15 |
| KR20040045445A (ko) | 2004-06-01 |
| WO2003025937A2 (en) | 2003-03-27 |
| DE60212661T2 (de) | 2007-03-08 |
| JP2005504403A (ja) | 2005-02-10 |
| DE60226523D1 (de) | 2008-06-19 |
| AU2002335765A1 (en) | 2003-04-01 |
| ES2266571T3 (es) | 2007-03-01 |
| EP1428222A2 (en) | 2004-06-16 |
| ATE331289T1 (de) | 2006-07-15 |
| EP1701355A2 (en) | 2006-09-13 |
| ATE394778T1 (de) | 2008-05-15 |
| US6845045B1 (en) | 2005-01-18 |
| JP4451657B2 (ja) | 2010-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100383894C (zh) | 集成电路及操作集成电路的方法 | |
| JP5280679B2 (ja) | メモリのラッチプログラミングおよびその方法 | |
| JP4047375B2 (ja) | フラッシュｅｅｐｒｏｍメモリの逐次プログラミング | |
| KR100332001B1 (ko) | 반도체불휘발성기억장치 | |
| CN102341865B (zh) | Nand闪存装置的编程方法 | |
| KR100322470B1 (ko) | 고밀도 노어형 플래시 메모리 장치 및 그것의 프로그램 방법 | |
| CN103797540A (zh) | 采用被分解为多遍的阶梯波形的编程算法 | |
| CN101388239A (zh) | 半导体存储器设备 | |
| US20110128787A1 (en) | Ripple programming of memory cells in a nonvolatile memory | |
| US6134149A (en) | Method and apparatus for reducing high current during chip erase in flash memories | |
| JP2001057089A (ja) | フラッシュ互換ｅｅｐｒｏｍ | |
| CN1194716A (zh) | 电可编程存储器、编程方法以及读方法 | |
| JP2012164400A (ja) | 半導体記憶装置及びその高電圧制御方法 | |
| CN1468437A (zh) | 为低vcc读取提升位线电压的方法及装置 | |
| JP3392438B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100805654B1 (ko) | 메모리의 래치된 프로그래밍 및 방법 | |
| Park et al. | A 35x10 Charge-Trap Synaptic Memory for 57xMatrix Recognition | |
| KR950006212B1 (ko) | 불휘발성 반도체기억장치 및 그의 데이타 소거방법 | |
| KR0150789B1 (ko) | 불휘발성 반도체 기억장치 | |
| KR0170292B1 (ko) | 불휘발성 반도체 메모리 장치의 데이타 처리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SANDISK TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: SANDISK CORP. Effective date: 20120322 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120322 Address after: American Texas Patentee after: Sandisk Corp. Address before: california Patentee before: Sandisk Corp. |
|
| C56 | Change in the name or address of the patentee |
Owner name: SANDISK TECHNOLOGY CO., LTD. Free format text: FORMER NAME: SANDISK TECHNOLOGIES, INC. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: American Texas Patentee after: Sandisk Corp. Address before: American Texas Patentee before: Sandisk Corp. |
|
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: American Texas Patentee after: DELPHI INT OPERATIONS LUX SRL Address before: American Texas Patentee before: Sandisk Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080423 Termination date: 20190917 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |