JP2005504403A - メモリセルのためのバックグラウンド処理 - Google Patents

メモリセルのためのバックグラウンド処理 Download PDF

Info

Publication number
JP2005504403A
JP2005504403A JP2003529469A JP2003529469A JP2005504403A JP 2005504403 A JP2005504403 A JP 2005504403A JP 2003529469 A JP2003529469 A JP 2003529469A JP 2003529469 A JP2003529469 A JP 2003529469A JP 2005504403 A JP2005504403 A JP 2005504403A
Authority
JP
Japan
Prior art keywords
erase
memory cell
gate
voltage
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003529469A
Other languages
English (en)
Other versions
JP4451657B2 (ja
Inventor
セルニア,ラウル−エイドリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of JP2005504403A publication Critical patent/JP2005504403A/ja
Application granted granted Critical
Publication of JP4451657B2 publication Critical patent/JP4451657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2216/00Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18Flash erasure of all the cells in an array, sector or block simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Micro-Organisms Or Cultivation Processes Thereof (AREA)
  • Television Systems (AREA)

Abstract

メモリセル(105)で処理(消去、プログラミングまたは読み出しなど)を実行する技術として、連続する動作電圧の代わりに、メモリセルのゲート(111,113)に対して動的に動作電圧を印加する技術がある。これによって、処理中の消費電力が減少する。バックグラウンド消去のような動的処理やバックグラウンド処理によって、選択したメモリセルが処理されている間、読み出し、プログラミング、消去のような別の処理の実行が可能となる。これによって、連続的処理と比較して、動的処理を用いる集積回路の処理速度の向上が図られる。バックグラウンド消去を行うための一実施形態では、電荷ポンプ(204、208)を用いて消去電圧まで消去ゲートが荷電される。次いで、ポンプのスイッチがオフにされ(212)、消去ゲートは動的に消去電圧(216)の状態のままとなる。消去ゲートにおける消去電圧は、メモリセルが完全に消去されるまで必要に応じて周期的にチェックされ、リフレッシュされる(224)。電荷ポンプがオフで、消去電圧が消去ゲートで動的に保持されている間、おそらく別のメモリセルでの別の処理の実行も可能となる(220)。

Description

【技術分野】
【0001】
本発明は、不揮発性の消去可能でプログラム可能なメモリに関し、より詳細には、これらのタイプのメモリの消去、プログラミングまたは読み出しを行う技術に関する。
【背景技術】
【0002】
メモリおよび記憶装置は、情報化時代において成長可能である重要な技術分野の1つである。インターネット、ワールドワイドウェブ(WWW)、無線電話、個人用情報機器、デジタルカメラ、デジタルカムコーダ、デジタルミュージックプレイヤ、コンピュータ、ネットワークなどでの急激な成長に伴って、さらに優れたメモリおよび記憶装置技術に対する要望が継続的に存在する。特別なタイプのメモリとして不揮発性メモリがある。不揮発性メモリでは、パワーが切れたときでもそのメモリ状態すなわち記憶状態が保持される。いくつかのタイプの不揮発性の消去可能でプログラム可能なメモリには、フラッシュ、EEPROM、EPROM、MRAM、FRAM、強誘電体メモリおよび磁気メモリが含まれる。いくつかの不揮発性記憶装置の製品には、コンパクトフラッシュ(CF)カード、マルチメディアカード(MMC)、フラッシュPCカード(ATAフラッシュカードなど)、スマートメディアカードおよびメモリスティックが含まれる。
【0003】
広く利用されているメモリ記憶セルとして、フローティングゲートメモリセルがある。いくつかのタイプのフローティングゲートメモリセルには、フラッシュ、EEPROMおよびEPROMが含まれる。これらのメモリセルは所望の構成状態になるように構成やプログラミングが行われる。特に、フラッシュメモリセルのフローティングゲートに電荷をかけたり、このゲートから電荷を除去したりして、メモリは2以上の記憶状態に変えられる。1つの状態として消去状態があり、1以上のプログラム状態を生むことができる。或いは、技術と専門用語に依るが、1つのプログラム状態と1以上の消去状態を生むことができる。フラッシュメモリセルを用いて、少なくとも2つの2進状態(0または1)を表すことが可能である。フラッシュメモリセルは、00,01,10,11のような3以上の2進状態の記憶を行うことが可能である。このセルは多状態の記憶を行うことが可能であり、多状態メモリセルと呼ばれることもある。上記セルは2以上のプログラム状態を持つこともできる。1つの状態が消去状態(00)であれば、プログラム状態は01,10,11となる。但し、これらの状態の実際の符号化は変動することができる。
【0004】
不揮発性メモリの成功にもかかわらず、技術の向上の必要性は存在し続けている。これらのメモリの記録密度、速度、耐久性および信頼性の向上を図ることが望まれている。消費電力の減少も望まれている。
【0005】
上記から理解できるように、不揮発性メモリの処理の向上を求める要望がある。詳細には、不揮発性メモリセルのバックグラウンド処理を可能にすることにより、処理のスピードアップが図られ、消費電力が減少する。
【特許文献1】
米国特許第5,602,987号
【特許文献2】
米国特許第5,095,344号
【特許文献3】
米国特許第5,270,979号
【特許文献4】
米国特許第5,380,672号
【特許文献5】
米国特許第6,222,762号
【特許文献6】
米国特許第6,230,233号
【特許文献7】
米国特許第5,712,180号
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は、連続する電圧の代わりに、メモリセルのゲートに動作電圧を動的に印加することにより、不揮発性メモリセルの消去、プログラミングまたは読み出しを行う技術を提供するものである。これによって処理中の消費電力が減少する。選択したメモリセルが起動している間、動的消去、動的プログラミング、動的読み出しのような動的処理を行うことにより、読み出しや、プログラミングや、消去のようないずれの処理も可能となる。連続的処理と比較して、動的処理による集積回路の処理速度の向上が図られる。この技術をバックグラウンド処理と呼ぶこともあるが、このバックグラウンド処理には、バックグラウンド消去、バックグラウンドプログラミング、バックグラウンド読み出しなどがある。ある実施形態では、ゲートは電荷ポンプを用いて動作電圧レベルに荷電される。この動作電圧は、消去電圧、プログラム電圧もしくは読み出し電圧であってもよい。次いで、ポンプが切断され、ゲートは動的にその電圧状態のままとなる。ゲートにおける動作電圧が、必要に応じて周期的にチェックされ、リフレッシュされる。電荷ポンプが切断され、動作電圧がゲートで動的に保持されている間、おそらく別のメモリセルに対する別の処理の実行も可能となる。
【課題を解決するための手段】
【0007】
一実施形態では、本発明は、不揮発性メモリセルを備えた集積回路の作動方法であり、消去電圧を発生する電荷ポンプのスイッチをオンにするステップが含まれる。消去用として選択した不揮発性メモリセルからなる1以上の消去ゲートが消去電圧を用いて荷電される。電荷ポンプが切断される。電荷ポンプは、切断後スイッチをオフにすることができる。電荷ポンプの切断中、消去ゲートは消去電圧を動的に保持することが可能である。この動的消去電圧を用いて、選択した不揮発性メモリセルの消去が行われる。
【0008】
電荷ポンプを周期的に接続して、消去ゲートの消去電圧をリフレッシュし、消去ゲートで消去電圧のリフレッシュを行うことができる。電荷ポンプの切断中、消去用として選択した不揮発性メモリセル以外の不揮発性メモリセルのプログラミングを行うことが可能である。電荷ポンプの切断中、消去用として選択した不揮発性メモリセル以外の不揮発性メモリセルの読み出しを行うことが可能である。
【0009】
選択した不揮発性メモリセルが消去されているかどうかを調べるために、これら選択した不揮発性メモリセルのチェックを行うことができる。選択した不揮発性メモリセルが消去されていなければ、電荷ポンプが接続されて、消去ゲートで消去電圧がリフレッシュされる。この処理を反復することができる。
【0010】
別の実施形態では、本発明は、集積回路の作動方法であり、ゲートに対して周期的に動作電圧を直接印加することにより、選択したメモリセルのゲートを動的に荷電して、選択したメモリセルの消去や、プログラミングや、読み出しを行う処理が含まれる。動作電圧がゲートに直接印加されていない場合、選択したメモリセル以外のメモリセルに対する処理が可能である。選択したメモリセルが、消去され、プログラムされ、読み出されたと考えられる場合、選択したメモリセルのゲートは接地へ放電される。選択したメモリセルが消去された場合、フローティングゲートトランジスタのVTは一律に正または負となる。
【0011】
別の実施形態では、本発明は、行と列とで構成されるメモリセルアレイを含む集積回路である。複数の転送トランジスタが設けられ、個々の転送トランジスタはメモリセルアレイの行と接続される。複数のポンプが設けられ、個々の複数のポンプは転送トランジスタのうちの1つと接続される。ポンプは、それぞれの転送トランジスタを介してメモリセル行のゲートを動作電圧まで動的に荷電し、この動作電圧は、それぞれの転送トランジスタのスイッチをオフにすることによりゲートで動的に保持される。
【0012】
以下の詳細な説明と添付図面について考察するとき、本発明のその他の目的、特徴および利点は明らかとなる。添付図面において、同じ参照符号は図を通じてずっと同じ特徴を表すものとする。
【発明を実施するための最良の形態】
【0013】
不揮発性記憶を設けた集積回路には、消去可能でプログラム可能な不揮発性メモリセルが含まれる。不揮発性メモリセルを備えた多くのタイプの集積回路には、メモリ、マイクロコントローラ、マイクロプロセッサおよびプログラム可能な論理素子が含まれる。不揮発性メモリ集積回路は、別の不揮発性メモリ集積回路と組み合わされ、さらに大きなメモリを形成することができる。また、不揮発性メモリ集積回路は、コントローラ、マイクロプロセッサ、ランダムアクセスメモリ(RAM)あるいはI/O装置のような別の集積回路や構成要素と組み合わされ、不揮発性メモリシステムを形成することもできる。フラッシュEEPROMシステムの一例については、米国特許第5,602,987号(特許文献1)に解説がある。この特許はその全体が本願において参照により援用されている。不揮発性セルと記憶装置についてのさらなる解説は、参照により援用されている米国特許第5,095,344号(特許文献2)、第5,270,979号(特許文献3)、第5,380,672号(特許文献4)、第6,222,762号(特許文献5)、および、第6,230,233号(特許文献6)に記載がある。
【0014】
いくつかのタイプの不揮発性記憶セルすなわちメモリセルとしてフラッシュ、EEPROMおよびEPROMがある。本発明は、相変化型メモリ、NRAM、FRAM、磁性強誘電体メモリおよびその他の多くのメモリなどの別のタイプのメモリにも適用される。これらのメモリセルは一般に行と列とからなるアレイの形で集積回路内に設けられる。図1は、フラッシュメモリセルアレイ105を示す。図を簡略化するためにメモリセルの相互接続の詳細は示されていない。多くの異なるタイプのメモリセルと構成とが存在する。メモリセル105は、米国特許第5,712,180号(特許文献7)にさらに詳細に記載されているマルチビットセルである。この特許は、その全体が参照により援用されている。このメモリセルは、選択ラインすなわち選択ゲートライン160と、右側の制御ゲートすなわち消去ゲート111と、左側の制御ゲートすなわち消去ゲート113とを備えている。右側の制御ゲートは右側のフローティングゲートトランジスタ(TFGR)115の制御電極であり、左側の制御ゲートラインは左側のフローティングゲートトランジスタ(TFGL)117の制御電極である。右側および左側の制御ゲートは消去ゲートライン159と接続される。選択ゲートラインは選択トランジスタ(TSEL)119のゲートと接続される。デコーダ166は選択ゲートラインと接続される。行の選択ゲートラインおよび対応する選択ゲートは、デコーダを用いて行毎に作動可能にしたり、使用禁止にしたりすることができる。
【0015】
個々のメモリセル105に対して、2進データを記憶するための2つのフローティングゲートトランジスタすなわちセル115と117とがある。これらのフローティングゲートトランジスタの各々は、単一ビットデータやマルチビットデータを記憶することができる。マルチビットデータを記憶するとき、個々のフローティングゲートセルはマルチレベルセルまたはマルチビットセルと呼ぶこともできる。というのは、このセルは3以上のVT(しきい値電圧)レベルを持つようにプログラムすることもできるからである。例えば、個々のフローティングゲートトランジスタは、セル当たり2ビット、セル当たり4ビットあるいはセル当たりさらに多くのビット数を記憶することができる。
【0016】
ドレインラインまたはソースライン123と125と、制御ゲートライン113と111と、選択ライン160とに対して適切な電圧をかけることにより、フローティングゲートトランジスタは選択的に構成される。例えば、ドレインラインまたはソースライン123はトランジスタ128を用いて選択的に接地することもできる。
【0017】
セル当たり2つのフローティングゲートトランジスタが設けられた図1に示す特定のメモリセル構造を参照しながら本発明について説明する。しかし、本発明は別のメモリセル構造に対しても適用可能である。例えば、本発明は、セル当たり単一のフローティングゲートトランジスタが設けられているメモリセルに対しても適用可能である。別の実施形態では、個々のセルに単一のフローティングゲートトランジスタと単一の選択トランジスタとを設けることもできる。本発明は、NOR構成またはNAND構成で編成されたメモリセルに対して適用可能である。図4はNORセルの一例を示し、一方、図5はNANDセルの一例を示す。
【0018】
ある実施形態では、本発明は、メモリセルの一部に動的に電圧を印加し、別のメモリセルに対して別の処理の実行が可能な技術を提供するものである。いくつかのメモリセルに対して動的に電圧を印加することにより、選択したメモリセルで動的処理を行うことが可能となる。この動的処理は、例えば、動的消去、動的プログラミングまたは動的読み出しであってもよい。
【0019】
特に、メモリセルに対する1つの処理として、選択したフローティングゲートトランジスタを消去状態にする処理がある。本解説は動的消去に焦点を合わせるものではあるが、動的プログラミングと動的読み出しを含む他の任意の動的処理にも本発明が類推的に適用されることは理解できよう。消去とは、選択したフローティングゲート素子の各々を例えば0ボルト未満のVT(しきい値電圧)を持つように構成するステップを意味するものである。消去が行われると、そのゲートに1ボルトがかけられたときでさえ、フローティングゲートトランジスタは電流を導通する。
【0020】
選択したメモリセルを消去する1つの技術には、メモリセルの消去ゲートと接続された消去ゲートライン159を消去電圧と接続する技術が含まれる。消去電圧は一般に高電圧であり、数ボルト以上となることもある。消去電圧は約15ボルト〜約22ボルトになる場合もある。電荷ポンプとして知られているオンチップの高電圧ポンプを用いて消去電圧を発生させることができる。別の実施形態では、オフチップソースから集積回路のピンへ消去電圧を供給することができる。
【0021】
消去の対象となるメモリセルからなる消去ゲートは、メモリセルが消去されるまで消去電圧を用いて連続駆動される。フローティングゲート素子のVTが約0ボルト以下にセットされると、メモリセルは消去される。一般に、比較的多数のメモリセルが一度に消去される。例えば、フラッシュカードのような固体ディスクでは、セクタと呼ばれる1グループのセルに対して消去を行うことができる。メモリアレイやメモリセルは一度に1行または1列の消去を行うことができる。あるいは、集積回路のすべてのメモリセルを同時にバルク消去することも可能である。
【0022】
一実施形態では、メモリセルをプログラム状態にすることが可能となる前に、メモリセルは消去状態へ初期化される。選択ゲートの連続駆動によるメモリセルの消去技術にはいくつかの欠点がある。数百マイクロセカンドまたはミリセカンドでも一般に上記消去処理は行われる。メモリセル状態の読み出し(または感知)には一般にマイクロセカンドの時間がかかる。メモリセルのプログラミングには一般に数十マイクロセカンドの時間がかかる。さらに、消去ポンプや電荷ポンプのスイッチをオンにするには、1マイクロセカンド〜5マイクロセカンドの範囲の若干の時間がかかる。
【0023】
消去ゲートの連続駆動により消去を行うとき、消去ポンプのスイッチがオンにされ、一般に電力が消費される。電力を消費する高電圧クロック発振器を用いて消去ポンプのキヤパシタが駆動される。消去モード中の集積回路の消費電力は一般に数十ミリアンペアである。消去サイクルは、消去ゲートに対する消去電圧の印加開始から、フローティングゲート素子が消去されるまでの時間全体(100マイクロセカンドなど)である。消去処理中、消去サイクル時間全体の間他の処理は行われない。消去モード中に別の処理が行われない理由の1つとして、消去モード中消費電力をそれ以上に上げない方が望ましいということが挙げられる。別の理由として、プログラミング回路構成などのような或る種の回路はデュアルタスクの実行や達成が不可能であることが挙げられる。
【0024】
さらに、消去電圧の連続駆動により消去を行う際、信頼性に問題が生じる可能性がある。マルチセクタ消去モードの場合、すべてのセクタは、セクタの消去に最も難しいセクタによって要求されるかもしれない同じ(すなわち最大)電圧で消去が行われるため、より高速なセクタに対して不必要なストレスがかかることになる。このため、いくつかのメモリセルが過剰消去される(すなわち、必要なVTレベルよりも低いVTレベルで消去される)状況へ導かれることが考えられ、このためこれらのフローティングゲートに対して余分のストレスがかかることになる。これに起因して、過剰ストレスを受けたフローティングゲート素子の耐用期間の短縮が生じる可能性が考えられる。したがって、過剰消去を防止するために、或る種のパターンのマルチセクタ消去のみを利用できるようにしてもよい。消去処理全体が行われている間、消去クロックと消去ポンプとがオンになり、それによって電流が消費されることになる。電力不足の場合、クラッシュの発生時に対応して、セクタ状態(セクタが完全に消去されているかどうかなど)は不確定なままとなる。一般に、メモリチップが消去モードにある場合、他のタイプの処理は不可能となる。
【0025】
メモリセルを消去する提案された技術として、選択したメモリセルの制御ゲート(消去ゲートと呼ぶこともある)に対して消去電圧の動的印加が行われる。この技術は動的消去、ラッチ消去あるいはバックグラウンド消去と呼ばれることもある。図2は、動的消去技術のフローチャートを示す。別の動的処理を行うためのフローチャート(動的プログラミング、動的読み出しなど)も同様のフローチャートとなる。特に、動的消去には電荷ポンプのスイッチをオンにすることによるメモリセルの消去が含まれる(ボックス204)。例えば、図1で、選択した消去ポンプ151(消去/復号化回路構成と呼ぶこともある)のスイッチをオンにしたり、接続を行って、選択したメモリセルへの印加を行うことができる。復号化回路構成を用いて、選択した消去ラインに対して消去電圧の選択的印加を行ってもよい。デコーダ回路構成の詳細は図示されていないが、どの代表的なデコーダ回路構成でも利用可能である。デコーダ回路構成にパストランジスタと論理ゲートとを設けることもできる。
【0026】
消去ポンプとメモリセル間の転送トランジスタ157は、復号化回路構成または予備復号化(predecode)回路構成の一部であってもよい。また、転送トランジスタ157自体を消去ポンプと接続してもよい。消去ポンプの消去電圧を消去ゲートと接続するためにトランジスタ157のスイッチがオンにされる。消去ポンプから転送トランジスタを介して消去ゲートを備えた消去ラインへ高電圧を通すために、トランジスタのゲートは、高電圧レベル(すなわち消去)電圧と転送トランジスタのVTにある必要がある。
【0027】
上記消去ゲートは消去電圧まで荷電される(ボックス208)。消去ポンプはゲートの荷電後スイッチがオフにされ(ボックス212)、トランジスタ157のスイッチがオフにされる。消去(選択)トランジスタを接続する消去ライン159(ワードラインと呼ぶこともある)に寄生容量が存在するため、消去電圧は消去ゲートに保持される(ボックス216)。一般に、(ピコファラドの範囲の)かなり大きな静電容量の量に応じて、主としてフローティングゲートへの電荷移動に起因して、ライン159に対する電荷は非常に徐々に減衰する。ライン159が荷電されている時間中、メモリセルは動的消去電圧により動的に消去が行われる。消去ポンプが切断すなわちオフにされている間、別の処理を行うことができる(ボックス220)。例えば、別のメモリセルをプログラムしたり、感知したり、読み出したりすることも可能である。
【0028】
メモリセルの動的処理は、オンチップ論理回路構成、オフチップ論理回路構成、オンチップタイマ、オフチップタイマあるいはその他の回路構成に相応する継続時間を設けることも可能である。例えば、若干の時間後、メモリセルが消去されたかどうかのチェックが行われる(ボックス224)。このチェックは、センスアンプ回路構成やその他のオンチップ知能回路(intelligence)を用いて行ってもよい。これとは別に、コントローラ集積回路のような外部回路によりメモリセルのチェックを行ってもよい。消去が行われなかった場合、動的消去処理が再び行われる(ボックス204,208,212,216,220,224)。最大消去電圧レベルまで消去電圧をリフレッシュしてもよい(ボックス216)。この消去電圧は、フローティングゲートから電子を除去する消去処理によって消費される消去ゲート当たりの少量の電流に等しい分だけ徐々に放電される。この動的消去処理は、選択したメモリセルが消去されるまで続く(ボックス228)。消去されたメモリセルに対して書き込み(すなわち、プログラム)を行うことができる。
【0029】
動的処理モードを用いることにより、連続する消去電圧駆動に関して説明した上記問題は解決される。消去ラインが、固有のものして静電容量(この静電容量の少なくとも一部は寄生容量である)を持っているため、最初アクティブに消去ゲートを所望の電圧にすることができる。この電圧はデジタルアナログ・コンバータ(DAC)により制御することができる。次いで、上記消去ラインを駆動する転送ゲート(トランジスタ157)のスイッチがオフにされる。その後、荷電は、転送ゲートのスイッチが再びオンにされるときまで、消去ラインでトラップされた状態のままとなり、この時点で、消去ゲートをリフレッシュするか、アクティブに接地へ放電するかのいずれかの処理が行われる。
【0030】
消去ラインをアクティブに接地へ放電する多くの方法がある。回路構成はポンプと復号化回路構成151の一部であってもよい。図1は、1つの実施形態例を示す。消去ラインと接地との間で放電トランジスタ163が接続される。放電トランジスタは、トランジスタ157の側部、ポンプの側部、または、消去ゲートの側部のいずれかの側部に接続してもよい。図1では、トランジスタ163はトランジスタ157のポンプの側部と接続されている。この放電トランジスタのスイッチはオンにされ、メモリセルが消去された後、消去ラインの放電が行われる。
【0031】
動的消去を用いることにより、消去ゲートのいずれの組み合わせやパターンもラッチされて、ほとんど同時に消去を行うことが可能となる。消去ゲートは、その特別の必要に応じて異なる消去電圧レベルまで荷電することができ、これによって過大な応力負荷が防止される。1以上の消去ゲートを消去処理の中へラッチした後、チップ自身は他の任意の処理(読み出し、書き込み、消去など)を実行することが可能となる。例えば、2以上の消去ラインから同時に動的消去を行うことができる。しかし、消去が動的に行われる特別のセグメントは絶縁状態のままにしておいたほうがよい。さらに、任意の所望のパターンで消去ラインに対する動的消去を行うことができる。例えば、1つおきのメモリセル行を消去することが可能である。消去クロックと消去ポンプは、消去処理時間のほとんどの間非アクティブとすることが可能であり、電流が節減される。電力不足が生じた場合、トラップされた荷電が影響を受けることはなく、消去に比較的長い時間がかかるにすぎない。
【0032】
さらに、上述したように、上記消去処理には、読み出し処理や書き込み処理などの別の処理と比べて比較的長い時間がかかる。バックグラウンド機能を利用する集積回路の方が高速に作動する。言い換えれば、連続する消去機能を備えた集積回路と比べると、バックグラウンド消去機能を備えた集積回路の方が同量の時間でより多くの処理が可能となる。一例として、読み出し処理には約2マイクロセカンドかかることがあり、消去処理は約100マイクロセカンド以上かかることがあり、プログラミング処理には約10マイクロセカンドかかることがある。読み出し処理は消去処理よりも約50倍以上高速である。したがって、動的消去処理と同じ時間で50倍以上の読み出し処理を行うことが可能となる。プログラミング処理は消去処理よりも約10倍以上高速である。したがって、動的消去処理と同じ時間で10倍以上のプログラミング処理を行うことが可能となる。
【0033】
消去ゲートにかかる実際の電圧は、フローティングゲートへのファウラー・ノルドハイム (Fowler-Nordheim)トンネルや接合部での漏洩に起因して時間と共に減衰するため、リフレッシュ処理により実際の電圧を所望のレベルへ戻すことができる。あるいはオーバードライブ値を代わりに用いることができる。オーバードライブ値は正常値よりも約0.5ボルト高くすることができる。
【0034】
動的消去処理を実行する回路構成は、連続消去処理すなわち静的消去処理に使用する回路構成と全く同じ回路構成である。したがって、ダイサイズペナルティは存在しない。さらに、何らかの理由のために、おそらく処理上の変更に起因して、この処理モードが満足のゆくものではないことが判明した場合でも、連続消去電圧すなわち静的消去電圧を用いる通常の消去処理をそのまま当該集積回路に対して用いることも可能である。処理や別の変更例に起因して動的処理が機能的に行われない集積回路をパッケージ化し、販売することも可能である。
【0035】
図3は、動的処理やバックグラウンド処理が消去処理専用のものではない本発明の別の実施形態を示す。まず、所要の動作電圧を発生する回路構成のスイッチがオンにされる(ボックス303)。この回路構成はオンチップまたはオフチップのいずれであってもよい。この回路は、例えば、電荷ポンプ、高電圧スイッチ、論理ハイや論理ローを出力する基本論理ゲートであってもよい。
【0036】
次に、動作電圧は1以上の不揮発性メモリセルの1以上のノードと接続される(ボックス307)。この接続は、例えば、転送トランジスタやパストランジスタまたは論理ゲートによる接続であってもよい。上記メモリセルのノードは、ドレイン、ソース、ゲート、消去ゲート、トンネルノードまたは他の任意の単複のノードであってもよい。ノードは動作電圧まで荷電され、この電圧は、寄生容量を含む静電容量によって動的に保持される。動作電圧は上記メモリセルから切断される(ボックス311)。
【0037】
上記メモリセルに対して動的処理が行われる(ボックス314)。この動的処理は消去、プログラミングまたは読み出し処理であってもよい。動的処理が行われている間、(動的に処理されていない)別のメモリセルの処理を行うことも可能である(ボックス318)。例えば、いくつかのメモリセルが動的にプログラムされている間、別のメモリセルの読み出しを行うことも可能である。あるいは、メモリセルの2つの部分で動的処理が行われている場合、わずかに異なる開始時刻に、インタリーブされたプログラミングや、消去や、読み出し処理を行うことも可能である。組み合わせが動的処理を妨害したり干渉したりすることがない限り、異なる処理の任意の組み合わせを行うことができる。
【0038】
処理が完了したかどうかのチェックが動的処理に対して行われる(ボックス321)。完了した場合には、処理は終了し(ボックス325)、動的に処理したばかりのメモリセルで別の処理を行うことができる。完了していない場合には、完了するまで動的処理が再び実行される(ボックス307,311,314,318,321)。動的処理の完了を検出するのに用いられる回路構成はオンチップ、オフチップであってもよく、またセンスアンプやタイマ回路を使用してもよい。
【0039】
図4は、NOR構成用の不揮発性メモリセルを示す。
【0040】
図5は、NAND構成での不揮発性メモリセルを示す。
【0041】
図4と図5では、不揮発性メモリセルは、フラッシュ、EEPROM、EPROMなどのフローティングゲート素子である。
【0042】
以上、例示と説明を目的として本発明について説明した。上記記載は、本発明が網羅的なものであることや、記載した正確な形態に対して本発明を限定することを意図するものではなく、上記の教示に照らして多くの改変と変形を行うことが可能である。上記実施形態は、本発明の原理とその実際的適用を最もよく説明するために選択し、記載したものである。上記説明によって、他の当業者が、種々の実施形態で、また、特定の用途に適するような様々な改変例を用いて本発明を最もよく利用し、実施することが可能となる。本発明の範囲は上記請求の範囲により定義される。
【図面の簡単な説明】
【0043】
【図1】メモリセルアレイとメモリセルを作動させる回路構成とを示す。
【図2】メモリセルを動的に消去するためのフローチャートを示す。
【図3】メモリセルでの動的処理を行うためのフローチャートを示す。
【図4】NORフラッシュセルの結線図を示す。
【図5】いくつかのNANDフラッシュセルの結線図を示す。

Claims (23)

  1. 不揮発性メモリセルを備えた集積回路を作動する方法において、
    電荷ポンプのスイッチをオンにして消去電圧を発生させるようにするステップと、
    消去用として選択した不揮発性メモリセルからなる1以上の消去ゲートを前記消去電圧まで荷電するステップと、
    前記電荷ポンプのスイッチをオフにするステップと、
    前記電荷ポンプがオフになっている間、前記消去ゲートが前記消去電圧を動的に保持することを可能にするステップと、
    前記動的消去電圧を用いて、前記選択した不揮発性メモリセルを消去するステップと、
    を有することを特徴とする方法。
  2. 周期的に前記電荷ポンプのスイッチをオンにして、前記消去ゲートで前記消去電圧をリフレッシュするようにするステップをさらに有することを特徴とする請求項1記載の方法。
  3. 前記電荷ポンプがオフになっている間、消去用として選択した前記不揮発性メモリセル以外の不揮発性メモリセルのプログラミングを可能にするステップをさらに有することを特徴とする請求項1記載の方法。
  4. 前記電荷ポンプがオフになっている間、消去用として選択した前記不揮発性メモリセル以外の不揮発性メモリセルの読み出しを可能にするステップをさらに有することを特徴とする請求項2記載の方法。
  5. 個々の不揮発性メモリセルが、2つのフローティングゲートトランジスタと、消去ゲートを備えた1つの選択トランジスタとを有することを特徴とする請求項1記載の方法。
  6. 前記消去電圧が、約15ボルト〜約22ボルトの範囲の電圧であることを特徴とする請求項1記載の方法。
  7. 前記選択した不揮発性メモリセルが消去されたかどうかをチェックするステップと、
    前記選択した不揮発性メモリセルが消去されていなければ、前記電荷ポンプのスイッチをオンにして、前記消去ゲートで前記消去電圧をリフレッシュするようにするステップと、
    をさらに有することを特徴とする請求項1記載の方法。
  8. 前記電荷ポンプがオフになっている間、消去用として選択した前記不揮発性メモリセルで処理する以外の前記集積回路内での別の処理を可能にするステップをさらに有することを特徴とする請求項1記載の方法。
  9. 前記選択した不揮発性メモリセルが消去された後、前記消去ゲートから前記消去電圧を放電するステップをさらに有することを特徴とする請求項7記載の方法。
  10. 集積回路を作動する方法において、
    選択したメモリセルからなる消去ゲートに対して消去電圧を周期的に直接印加することにより前記消去ゲートに対して動的荷電を行うことによって、前記選択したメモリセルの消去を行うステップと、
    前記消去ゲートに対して前記消去電圧を直接印加しなかったとき、前記選択したメモリセル以外のメモリセルに対する処理を可能にするステップと、
    前記選択したメモリセルが消去されたとき、前記消去電圧未満の電圧レベルまで前記選択したメモリセルの消去ゲートを放電するステップと、
    を有することを特徴とする方法。
  11. フローティングゲートトランジスタのしきい値電圧(VT)が約6ボルト以上になったとき、前記選択したメモリセルを消去することを特徴とする請求項10記載の方法。
  12. 前記メモリセルのすべての消去ゲートを動的に荷電することにより、前記集積回路のすべてのメモリセルを消去用として選択できることを特徴とする請求項10記載の方法。
  13. 個々のメモリセルが、フローティングゲートトランジスタを有することを特徴とする請求項11記載の方法。
  14. 個々のメモリセルが、マルチビットフローティングゲートトランジスタを有することを特徴とする請求項11記載の方法。
  15. 集積回路において、
    行と列とで構成されるメモリセルアレイと、
    前記メモリセルアレイの行と個々に結合された複数の転送トランジスタと、
    前記転送トランジスタのうちの1つと個々に結合された複数の消去ポンプとを有し、消去ポンプがそれぞれの転送トランジスタを介してメモリセル行の消去ゲートを消去電圧まで動的に荷電し、前記それぞれの転送トランジスタのスイッチをオフにすることにより前記消去電圧が前記消去ゲートで動的に保持されることを特徴とする集積回路。
  16. 個々のメモリセルが、
    第1の制御ゲートを備えた第1のフローティングゲートトランジスタと、
    第2の制御ゲートを備えた第2のフローティングゲートトランジスタと、
    前記第1と第2のフローティングゲートトランジスタとの間で結合された選択トランジスタとを有し、前記選択トランジスタが消去ゲートを備えることを特徴とする請求項15記載の集積回路。
  17. メモリセルで機能する制御ゲートを持つ不揮発性メモリを備えた集積回路を作動する方法において、
    動作電圧を発生させるために回路のスイッチをオンにするステップと、
    処理用として選択した不揮発性メモリセルからなる1以上のゲートを前記動作電圧まで荷電するステップと、
    前記回路が不要の場合、これを切断するステップと、
    前記回路がオフになっている間、前記切断したゲートが動的に前記電圧を保持することを可能にするステップと、
    前記動的電圧を用いて、前記選択した不揮発性メモリセルを作動するステップと、
    を有することを特徴とする方法。
  18. 前記回路のスイッチがオフにされた場合、周期的に前記回路のスイッチをオンにし、アクティブに放電されていない前回選択したゲートと再接続するステップをさらに有することを特徴とする請求項17記載の方法。
  19. 電荷ポンプが前回選択した消去ゲートと接続されていない間、消去用として選択した不揮発性メモリセル以外の不揮発性メモリセルのプログラミングを可能にするステップをさらに有することを特徴とする請求項17記載の方法。
  20. 電荷ポンプが前回選択した消去ゲートと接続されていない間、消去用として選択した不揮発性メモリセル以外の不揮発性メモリセルの読み出しを可能にするステップをさらに有することを特徴とする請求項17記載の方法。
  21. 指定した処理が達成されたかどうかを査定するステップと、
    指定した処理が選択した不揮発性メモリセルで達成されていなかった場合、電荷ポンプを接続して、ゲート上で動作電圧をリフレッシュするようにするステップと、
    をさらに有することを特徴とする請求項17記載の方法。
  22. 集積回路を作動する方法において、
    動作電圧を第1の不揮発性メモリセル部と接続するステップと、
    前記第1の不揮発性メモリセル部のノードを前記動作電圧まで荷電するステップと、
    前記第1のメモリセル部の前記ノードから前記動作電圧を切断するステップと、
    前記第1の不揮発性メモリセル部の前記ノードが前記動作電圧を動的に保持することを可能にするステップと、
    前記第1の不揮発性メモリセル部で動的に作動を行うステップと、
    を有することを特徴とする方法。
  23. 前記第1の不揮発性メモリセル部が動的に作動している間、第2の不揮発性メモリセル部で処理を可能にするステップをさらに有することを特徴とする請求項22記載の方法。
JP2003529469A 2001-09-17 2002-09-17 メモリセルのためのバックグラウンド処理 Expired - Fee Related JP4451657B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/956,201 US6741502B1 (en) 2001-09-17 2001-09-17 Background operation for memory cells
PCT/US2002/029554 WO2003025937A2 (en) 2001-09-17 2002-09-17 Background operation for memory cells

Publications (2)

Publication Number Publication Date
JP2005504403A true JP2005504403A (ja) 2005-02-10
JP4451657B2 JP4451657B2 (ja) 2010-04-14

Family

ID=25497898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003529469A Expired - Fee Related JP4451657B2 (ja) 2001-09-17 2002-09-17 メモリセルのためのバックグラウンド処理

Country Status (11)

Country Link
US (2) US6741502B1 (ja)
EP (2) EP1428222B1 (ja)
JP (1) JP4451657B2 (ja)
KR (1) KR100921962B1 (ja)
CN (1) CN100383894C (ja)
AT (2) ATE394778T1 (ja)
AU (1) AU2002335765A1 (ja)
DE (2) DE60226523D1 (ja)
ES (1) ES2266571T3 (ja)
TW (1) TW567497B (ja)
WO (1) WO2003025937A2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177197B2 (en) 2001-09-17 2007-02-13 Sandisk Corporation Latched programming of memory and method
TW555100U (en) * 2002-11-27 2003-09-21 Power Quotient Int Co Ltd High speed of data transfer of solid state disk on module
US7092288B2 (en) * 2004-02-04 2006-08-15 Atmel Corporation Non-volatile memory array with simultaneous write and erase feature
US7590918B2 (en) * 2004-09-10 2009-09-15 Ovonyx, Inc. Using a phase change memory as a high volume memory
US20060215447A1 (en) * 2005-03-24 2006-09-28 Beedar Technology Inc. Asynchronous Memory Array Read/Write Control Circuit
US7366021B2 (en) * 2005-05-04 2008-04-29 Micron Technology, Inc. Method and apparatus for sensing flash memory using delta sigma modulation
US7342833B2 (en) * 2005-08-23 2008-03-11 Freescale Semiconductor, Inc. Nonvolatile memory cell programming
KR100735009B1 (ko) 2005-08-30 2007-07-03 삼성전자주식회사 소거 시간을 줄일 수 있는 플래시 메모리 장치
JP2007281481A (ja) * 2006-04-10 2007-10-25 Samsung Electronics Co Ltd 不揮発性メモリを有する半導体素子及びその形成方法
KR100719382B1 (ko) * 2006-04-10 2007-05-18 삼성전자주식회사 세 개의 트랜지스터들이 두 개의 셀을 구성하는 비휘발성메모리 소자
US7616506B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US7616505B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US8068367B2 (en) * 2007-06-15 2011-11-29 Micron Technology, Inc. Reference current sources
US7817073B2 (en) 2007-06-15 2010-10-19 Micron Technology, Inc. Integrators for delta-sigma modulators
US7733262B2 (en) * 2007-06-15 2010-06-08 Micron Technology, Inc. Quantizing circuits with variable reference signals
US7538702B2 (en) 2007-06-15 2009-05-26 Micron Technology, Inc. Quantizing circuits with variable parameters
US7768868B2 (en) * 2007-06-15 2010-08-03 Micron Technology, Inc. Digital filters for semiconductor devices
US7969783B2 (en) * 2007-06-15 2011-06-28 Micron Technology, Inc. Memory with correlated resistance
US7839703B2 (en) 2007-06-15 2010-11-23 Micron Technology, Inc. Subtraction circuits and digital-to-analog converters for semiconductor devices
US9135962B2 (en) 2007-06-15 2015-09-15 Micron Technology, Inc. Comparators for delta-sigma modulators
US8117520B2 (en) 2007-06-15 2012-02-14 Micron Technology, Inc. Error detection for multi-bit memory
US7818638B2 (en) * 2007-06-15 2010-10-19 Micron Technology, Inc. Systems and devices including memory with built-in self test and methods of making and using the same
US7830729B2 (en) * 2007-06-15 2010-11-09 Micron Technology, Inc. Digital filters with memory
US7667632B2 (en) * 2007-06-15 2010-02-23 Micron Technology, Inc. Quantizing circuits for semiconductor devices
US7864609B2 (en) * 2008-06-30 2011-01-04 Micron Technology, Inc. Methods for determining resistance of phase change memory elements
KR101395152B1 (ko) * 2008-07-18 2014-05-15 삼성전자주식회사 비휘발성 메모리 셀, 비휘발성 메모리 장치 및 상기비휘발성 메모리 장치의 프로그래밍 방법
KR101448915B1 (ko) * 2008-10-17 2014-10-14 삼성전자주식회사 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치
US7876618B2 (en) * 2009-03-23 2011-01-25 Sandisk Corporation Non-volatile memory with reduced leakage current for unselected blocks and method for operating same
US8638602B1 (en) * 2010-09-10 2014-01-28 Western Digital Technologies, Inc. Background selection of voltage reference values for performing memory read operations
US8819328B2 (en) 2010-12-30 2014-08-26 Sandisk Technologies Inc. Controller and method for performing background operations
US8503237B1 (en) 2011-05-18 2013-08-06 Western Digital Technologies, Inc. System and method for data recovery in a solid state storage device
US9766972B2 (en) 2014-08-07 2017-09-19 Pure Storage, Inc. Masking defective bits in a storage array
US9558069B2 (en) 2014-08-07 2017-01-31 Pure Storage, Inc. Failure mapping in a storage array
US9747158B1 (en) * 2017-01-13 2017-08-29 Pure Storage, Inc. Intelligent refresh of 3D NAND

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268870A (en) 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5095344A (en) 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
EP0935255A2 (en) 1989-04-13 1999-08-11 SanDisk Corporation Flash EEPROM system
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5343063A (en) 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US5270979A (en) 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US5712180A (en) * 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
JPH05326982A (ja) * 1992-05-15 1993-12-10 Nec Corp 不揮発性mos型半導体記憶装置及びデータの書換方法
US5473753A (en) 1992-10-30 1995-12-05 Intel Corporation Method of managing defects in flash disk memories
US5400286A (en) * 1993-08-17 1995-03-21 Catalyst Semiconductor Corp. Self-recovering erase scheme to enhance flash memory endurance
KR970005644B1 (ko) * 1994-09-03 1997-04-18 삼성전자 주식회사 불휘발성 반도체 메모리장치의 멀티블럭 소거 및 검증장치 및 그 방법
KR0145224B1 (ko) * 1995-05-27 1998-08-17 김광호 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로
JPH10144086A (ja) 1996-11-14 1998-05-29 Sharp Corp 不揮発性半導体記憶装置
US5867430A (en) * 1996-12-20 1999-02-02 Advanced Micro Devices Inc Bank architecture for a non-volatile memory enabling simultaneous reading and writing
US5949716A (en) 1997-04-16 1999-09-07 Invox Technology Look-ahead erase for sequential data storage
JPH1064286A (ja) * 1997-06-30 1998-03-06 Nkk Corp 不揮発性半導体メモリ装置
JP3570879B2 (ja) 1997-07-09 2004-09-29 富士通株式会社 不揮発性半導体記憶装置
US6088264A (en) * 1998-01-05 2000-07-11 Intel Corporation Flash memory partitioning for read-while-write operation
JP2000315392A (ja) * 1999-04-30 2000-11-14 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US6377502B1 (en) * 1999-05-10 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device that enables simultaneous read and write/erase operation
US6091633A (en) * 1999-08-09 2000-07-18 Sandisk Corporation Memory array architecture utilizing global bit lines shared by multiple cells
US6434049B1 (en) * 2000-12-29 2002-08-13 Intel Corporation Sample and hold voltage reference source

Also Published As

Publication number Publication date
TW567497B (en) 2003-12-21
EP1428222B1 (en) 2006-06-21
DE60212661D1 (de) 2006-08-03
US6741502B1 (en) 2004-05-25
EP1701355B1 (en) 2008-05-07
WO2003025937A3 (en) 2003-11-27
EP1701355A3 (en) 2007-02-14
CN100383894C (zh) 2008-04-23
CN1555560A (zh) 2004-12-15
KR100921962B1 (ko) 2009-10-15
KR20040045445A (ko) 2004-06-01
WO2003025937A2 (en) 2003-03-27
DE60212661T2 (de) 2007-03-08
DE60226523D1 (de) 2008-06-19
AU2002335765A1 (en) 2003-04-01
ES2266571T3 (es) 2007-03-01
EP1428222A2 (en) 2004-06-16
ATE331289T1 (de) 2006-07-15
EP1701355A2 (en) 2006-09-13
ATE394778T1 (de) 2008-05-15
US6845045B1 (en) 2005-01-18
JP4451657B2 (ja) 2010-04-14

Similar Documents

Publication Publication Date Title
JP4451657B2 (ja) メモリセルのためのバックグラウンド処理
JP5280679B2 (ja) メモリのラッチプログラミングおよびその方法
US6888773B2 (en) Semiconductor memory device and erase method for memory array
KR100332001B1 (ko) 반도체불휘발성기억장치
JP3784163B2 (ja) 不揮発性半導体メモリ装置
US7283402B2 (en) Methods and systems for high write performance in multi-bit flash memory devices
KR100322470B1 (ko) 고밀도 노어형 플래시 메모리 장치 및 그것의 프로그램 방법
US7489557B2 (en) Methods for reducing write time in nonvolatile memory devices and related devices
US6643184B2 (en) Method of erasing a flash memory
JP5264047B2 (ja) 半導体メモリ装置の制御情報をプログラムするための方法と装置
US20110128787A1 (en) Ripple programming of memory cells in a nonvolatile memory
US6134149A (en) Method and apparatus for reducing high current during chip erase in flash memories
US6256702B1 (en) Nonvolatile memory device with extended storage and high reliability through writing the same data into two memory cells
KR100805654B1 (ko) 메모리의 래치된 프로그래밍 및 방법
JP2000124429A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080805

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090826

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100128

R150 Certificate of patent or registration of utility model

Ref document number: 4451657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees