JP2002230987A - 不揮発性メモリアレイ、マイクロコンピュータおよびマイクロコンピュータのプログラム書き換え方法 - Google Patents

Abstract

(57)【要約】 【課題】 メモリアレイにおいて、ローダプログラム等
を格納したマスクＲＯＭに工夫を与えることにより、チ
ップ面積の削減を図った不揮発性メモリアレイを提供す
る。 【解決手段】 １ビットに対するフローティングゲート
型トランジスタ数をコンタクト数により任意に構成する
ことによって、あらかじめ不揮発性領域内に固定データ
を格納することができ、ローダプログラム等を格納した
マスクＲＯＭに兼用することができてチップ面積を削減
した不揮発性メモリアレイを実現することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、書き換え可能なア
レイ上に固定データを重畳した電気的に書き換え可能な
フラッシュメモリなどの不揮発性メモリアレイ、およ
び、そのような不揮発性メモリアレイを搭載したマイク
ロコンピュータ、ならびに、そのようなマイクロコンピ
ュータのプログラム書き換え方法に関するものである。

【０００２】

【従来の技術】近年、半導体機器の開発期間の短縮やプ
ログラムのオンサイトでの書き換えの要望により、電気
的に書き換え可能な不揮発性メモリを機器に搭載するこ
とが多くなってきた。不揮発性メモリアレイは従来のマ
スクＲＯＭを置き換えるメモリアレイであり、機器に組
み込むことにより電源を切った状態でもデータを保持す
ることができる。近年、フラッシュメモリなどの不揮発
メモリでは、書き換え回数が百万回、データの保持寿命
が１０年程度のアレイが実用化されるようになってき
た。

【０００３】フラッシュメモリなどの不揮発性メモリア
レイはメモリセルにフローティングゲート型トランジス
タを用いている。これらのメモリの記憶動作は、高電界
によるトンネル効果やホットエレクトロンを用いて薄い
トンネル酸化膜を介して絶縁されたフローティングゲー
トに電子を意図的に出し入れし、トランジスタの閾値電
圧を制御することで行われる。フローティングゲートに
電子が蓄積されるとトランジスタの閾値電圧は上昇す
る。つまり、プログラムされたデータはフローティング
ゲート型トランジスタの閾値電圧として記憶される。そ
して、プログラムされたデータはメモリセルのアナログ
電流として読み出され、センスアンプでリファレンス電
流と比較されてデジタル化されてメモリアレイから読み
出される。

【０００４】フラッシュメモリはその応用として組み込
み型マイコンチップなどに搭載され、機器に実装した状
態でフラッシュメモリのデータを書き換える用途（オン
ボード書き換えと呼ぶ）が一つの主流になっている。

【０００５】組み込み型マイコンのオンボード書き換え
では、機器に実装した状態でプログラムコードを書き換
える必要があり、書き換え用のアルゴリズムが記述され
たローダプログラムをマイコンチップ上のメモリアレイ
にあらかじめ書き込んでおく。ローダプログラムを起動
することによりフラッシュメモリにデータを書き込む。
ローダプログラムが書き込まれた領域のことをローダ領
域と呼んでいる。

【０００６】組み込み型マイコンチップの開発スタイル
は、従来、マスクＲＯＭにプログラムを搭載した場合は
プログラム修正に多額のコストと期間が必要であった
が、フラッシュメモリを搭載することによりプログラム
の書き換えが機器に実装したまま何度でも可能となるた
めに、開発効率を大幅に向上することができる。

【０００７】

【発明が解決しようとする課題】組み込み型マイコンチ
ップにおいては、オンボード書き換えを行うためには、
内蔵メモリ上にローダプログラムを格納する領域が必要
となる。ただでさえ容量が少ない内蔵メモリにおいてロ
ーダプログラム格納のための領域を確保しなければなら
ないことは課題である。すなわち、ローダプログラムを
格納する領域は不揮発性メモリの一部の領域あるいはマ
スクＲＯＭに格納されるため、余分なＲＯＭや不揮発性
メモリの領域が必要となる。

【０００８】本発明は上記の問題点に対し、メモリアレ
イを、ローダプログラム等を格納したマスクＲＯＭとし
ても用いることができてチップ面積を削減することので
きる不揮発性メモリアレイを提供することを目的とす
る。

【０００９】

【課題を解決するための手段】不揮発性メモリアレイに
ついての本発明は、次のような手段を講じることによ
り、上記の課題を解決する。メモリアレイの構成単位で
あるメモリセルが、前記メモリセル内で並列接続された
複数のフローティングゲート型トランジスタで構成され
ている。前記メモリセル内での前記フローティングゲー
ト型トランジスタの並列接続数の設定に基づいて、マス
ク化されたデータをプログラムしてある。ここにおい
て、前記メモリセル内での複数のフローティングゲート
型トランジスタは、ゲートどうしおよびソースどうしが
それぞれ互いに並列接続されている。そして、前記複数
のフローティングゲート型トランジスタのドレインのそ
れぞれについて、ビット線への接続コンタクトの有無
（個数）に基づいてログラムが行われている。

【００１０】本発明の上記の構成によると、フローティ
ングゲート型トランジスタを低閾値電圧側に設定するこ
とにより、メモリセル読み出し時に並列接続数（接続コ
ンタクト数）に応じた電流をビット線より読み出し、読
み出し電流を閾値処理することによりデジタル値に変換
することができるので、不揮発メモリにマスクＲＯＭの
機能を併せ持たせることが可能となる。つまり、メモリ
アレイを、ローダプログラム等を格納したマスクＲＯＭ
として利用することができ、チップ面積の削減を可能と
する。

【００１１】また、本発明のマイクロコンピュータは、
上記の不揮発性メモリアレイをデータメモリおよびプロ
グラムメモリとして搭載した構成となっている。

【００１２】さらに、本発明のマイクロコンピュータの
プログラム書き換え方法は、上記のマイクロコンピュー
タにおいて、次のようなステップを有している。すなわ
ち、前記不揮発性メモリアレイの全メモリセルを低閾値
電圧側に制御する初期化ステップと、前記初期化ステッ
プの後に前記不揮発性メモリアレイのローダプログラム
データを読み出す読み出しステップと、前記ローダプロ
グラムを命令ＲＡＭ領域に転送する転送ステップと、前
記マイクロコンピュータで前記命令ＲＡＭ領域に格納さ
れたローダプログラムを実行することにより前記不揮発
性メモリに所望のデータをプログラムするプログラムス
テップとを含んでいる。そして、前記の初期化ステッ
プ、読み出しステップ、転送ステップおよびプログラム
ステップを順に実行することにより、不揮発性メモリ領
域に書き換えを行う。これにより、あらかじめ不揮発性
メモリ領域にローダプログラムを格納するための不揮発
性メモリ領域を設けることなく、ローダプログラムの書
き換えを行うことが可能となる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。

【００１４】（実施の形態１）図１は本発明の実施の形
態１における不揮発性メモリアレイの構成を示す等価回
路図、図２（ａ）は不揮発性メモリアレイに対応するレ
イアウト図、図２（ｂ）はその断面図である。

【００１５】図１、図２（ａ），（ｂ）において、符号
の１０は不揮発性メモリアレイ、１１はメモリセル、１
２はフローティングゲート型トランジスタ、１３はドレ
イン、１４はビット線、１５はビット線コンタクト、１
６はソース線、１７はワード線、１８はフローティング
ゲート、１９は基板である。

【００１６】不揮発性メモリアレイ１０はメモリセル１
１のアレイとして構成されている。メモリセル１１は２
個のフローティングゲート型トランジスタ１２を備えて
おり、この２個のフローティングゲート型トランジスタ
１２において、ドレイン１３とビット線１４とをビット
線コンタクト１５を介して接続するトランジスタの個数
を１つとするか、２つとするかによって、データのビッ
トとしている。

【００１７】すなわち、例えば、１つのメモリセル１１
でビット線コンタクト１５がドレイン１３とビット線１
４とで接続されているトランジスタ１２の数が２つの場
合には、そのメモリセル１１のデータを例えば“０”と
し、１つの場合にはデータを“１”とする。もっとも、
逆に、前者を“１”とし、後者を“０”としてもよい。

【００１８】ソース線１６は、いくつかのメモリセル１
１で構成されるブロックで共通になっている。メモリセ
ル１１は、ワード線１７を共通のゲート電極とした２個
のフローティングゲート型トランジスタ１２のゲートと
共通になっている。

【００１９】このような構成により、各メモリセル１１
において、ビット線コンタクト１５の有無によるフロー
ティングゲート型トランジスタ１２の並列接続数が１個
であるか２個であるかをもって、マスクＲＯＭのように
あらかじめプログラムしている。

【００２０】以下、不揮発性メモリアレイ１０を通常の
不揮発性メモリアレイに使う方法（通常読み出しモード
と呼ぶ）および各セルのビット線コンタクト１５の数を
読み出す方法（背景読み出しモードと呼ぶ）について図
３を用いて説明する。

【００２１】図３は各プログラム状態におけるメモリセ
ルアレイの読み出し電流分布を示す。読み出し電流分布
の中心値が低電流側の場合、閾値Ｖthが高い側にあるこ
とに相当している。

【００２２】通常読み出しモードにおける読み出し動作
においては、論理値の判定レベルであるセンスアンプ判
定レベルを通常読み出しモード判定レベルＬｖ１として
読み出す。通常読み出しモード判定レベルＬｖ１以上の
読み出し電流は“１”と論理判定され、通常読み出しモ
ード判定レベルＬｖ１未満の読み出し電流は“０”と論
理判定される。

【００２３】通常読み出しモードにおいては、書き込み
動作（閾値Ｖthが高い側に制御）および消去動作（閾値
Ｖthが低い側に制御）について、図３に示すように、ビ
ット線コンタクトの数が１個のメモリセルの場合は、読
み出し電流分布Ａ’の状態を書き込み動作に対応させ、
読み出し電流分布Ｂの状態を消去動作に対応させてい
る。

【００２４】また、ビット線コンタクトの数が２個のメ
モリセルの場合は、読み出し電流分布Ａの状態を書き込
み動作に対応させ、読み出し電流分布Ｃの状態を消去動
作に対応させている。

【００２５】通常読み出しモードにおいては、センスア
ンプ判定レベルとして通常読み出しモード判定レベルＬ
ｖ１を設定することにより、メモリセル内のフローティ
ングゲート型トランジスタの個数が１つであるか２つで
あるか否かに関わらず、データを読み出すことができ
る。このようにメモリセル内の実効性のあるフローティ
ングゲート型トランジスタの個数が異なっても、通常の
フラッシュメモリとして書き込み、消去、読み出しを実
現することができる。

【００２６】次に、固定データとしてのローダプログラ
ムを読み出す背景読み出しモードでは、フローティング
ゲート型トランジスタの個数を検出してデータを判断す
る。このモードでは、読み出す前にフローティングゲー
ト型トランジスタの電子の注入量が同じになるように消
去し、フローティングゲート型トランジスタの閾値を全
て低閾値状態にする（背景読み出し前消去）。背景読み
出しモードにおいては、ビット線コンタクトの数が１個
のメモリセルの状態が読み出し電流分布Ｂに対応し、ビ
ット線コンタクトが２個のメモリセルの状態が読み出し
電流分布Ｃに対応している。そして、センスアンプ判定
レベルを背景読み出しモードレベルＬｖ２とすることに
より、ローダプログラムのデータの読み出しを行う。

【００２７】ビット線コンタクト数が１のメモリセルと
ビット線コンタクト数が２のメモリセルのそれぞれにつ
いて個別に説明すると、次のようになる。

【００２８】ビット線コンタクト数が１のメモリセルに
おいては、その通常読み出しモードでの読み出し動作に
おいて、通常読み出しモード判定レベルＬｖ１未満のと
きは“０”と論理判定され、通常読み出しモード判定レ
ベルＬｖ１以上のときは“１”と論理判定される。ま
た、その通常読み出しモードでの書き込み・消去動作に
おいて、読み出し電流分布がＡ’のときは書き込み動作
を行い、読み出し電流分布がＢのときは消去動作を行
う。そして、ビット線コンタクト数が１のメモリセルで
は、その背景読み出しモードの読み出し動作において、
その読み出し電流分布がＢであることから、ビット線コ
ンタクト数が１であるとのデータを読み出す。

【００２９】一方、ビット線コンタクト数２のメモリセ
ルにおいては、その通常読み出しモードでの読み出し動
作において、ビット線コンタクト数が１の場合と同様
に、通常読み出しモード判定レベルＬｖ１未満のときは
“０”と論理判定され、通常読み出しモード判定レベル
Ｌｖ１以上のときは“１”と論理判定される。また、そ
の通常読み出しモードでの書き込み・消去動作におい
て、読み出し電流分布がＡのときは書き込み動作を行
い、読み出し電流分布がＣのときは消去動作を行う。そ
して、ビット線コンタクト数が１のメモリセルでは、そ
の背景読み出しモードの読み出し動作において、その読
み出し電流分布がＣであることから、ビット線コンタク
ト数が２であるとのデータを読み出す。

【００３０】上述した構成により同一のメモリセルに固
定データと、自由にプログラムできるデータとを重畳さ
せて持たせることができる。

【００３１】（実施の形態２）次に、本発明の実施の形
態２における不揮発性メモリアレイを搭載したマイクロ
コンピュータ、およびそのマイクロコンピュータのプロ
グラム書き換え方法について、図４、図５、図６を用い
て説明する。

【００３２】図４は不揮発性メモリアレイを搭載したマ
イクロコンピュータの概略の構成を示すブロック図であ
る。図４において、符号の２０はマイクロコンピュー
タ、２１は中央演算処理装置であるＣＰＵ、２２はワー
キングメモリとしてのＲＡＭ、２３はプログラムメモリ
としての不揮発性メモリアレイ（フラッシュメモリ）、
２４は外部入力端子に対するインターフェイスである。
フラッシュメモリ２３として、上述の実施の形態１で説
明した不揮発性メモリアレイのものを用いている。

【００３３】図５は上述の不揮発性メモリアレイを搭載
したマイクロコンピュータのプログラム書き換え方法の
フローチャートを示す図である。以下、図５のフローチ
ャートの各ステップについて図４のマイクロコンピュー
タのブロック図、図６のメモリセルアレイ状態図を交え
て説明する。

【００３４】（初期化ステップＳ１）書き換えの初期化
ステップとして、まずあらかじめフラッシュメモリ（不
揮発性メモリアレイ）２３のメモリ領域に固定データと
して格納されているローダプログラムを読み出すため
に、メモリセルアレイの背景読み出し前消去を全範囲に
対して行う。図４において、消去は、ライターからの信
号Ｓａにより、インターフェイス２４を通して、メモリ
セルアレイ２３におけるデータを消去する。このときに
は、全てのメモリセルを同じ条件（パルス幅、パルス回
数、電圧条件等）で消去する。この初期化ステップにお
いては、不揮発性メモリアレイ２３の全メモリセルを低
閾値電圧側に制御することによって、背景読み出し前消
去を行う。

【００３５】上記ステップＳ１におけるメモリセルアレ
イ２３の状態を図６に示すと、初めにメモリセルは書き
換え前のユーザプログラムが書き込まれた状態（ａ）に
ある。次に、図の（ｂ），（ｃ）のように背景読み出し
前消去により、あらかじめ背景にローダプログラムが格
納された領域を消去することにより、ローダプログラム
２５が浮き出てくるような形にする。

【００３６】なお、消去範囲をローダプログラム２５が
格納されている領域に対してのみ選択的に限定すること
により、アレイ全体の消去を行う場合に比べて消去時間
の短縮および消費電力の低減を図ることができる。

【００３７】（読み出しステップＳ２）図５のように、
前記初期化ステップＳ１を行った後に、メモリセルの背
景読み出しモードにより、あらかじめ格納しておいたロ
ーダプログラム２５を読み出す。 （転送ステップＳ３）前記の読み出したローダプログラ
ム２５をマイクロコンピュータ２０内のＲＡＭ２２に転
送する。すなわち、プログラム書き換えのためのワーキ
ングメモリにローダプログラム２５を格納する。

【００３８】（プログラムステップＳ４）前記読み出し
ステップＳ２を行った後に不揮発性メモリ領域のデータ
を書き換える際には、ライターからインターフェイス２
４を通してデータを入力し、その入力されたデータを、
前述の転送によってＲＡＭ２２に格納されたローダプロ
グラム２５を実行することにより書き換える。この際、
図６の（ｄ），（ｅ）のように背景にローダプログラム
２５が格納された領域にも、そのローダプログラムを格
納したまま、通常のフラッシュメモリ２３のメモリ領域
としてデータを書き込むことができる。このようにし
て、新規ユーザプログラムの書き換えが全て完了した
後、終了となる。

【００３９】前述のとおり、従来にあっては、不揮発性
メモリ領域にローダプログラムの格納領域を確保しなけ
ればならず、そのために、自由にプログラムを搭載する
ことのできるファームウエア領域が狭くなっていた。こ
れに対して、本実施の形態によれば、以上のような書き
換え方式により、マイコンに内蔵されたフラッシュメモ
リ２３のオンボード書き換え方式を実現するに際して、
本発明による不揮発性メモリアレイをマイコンに搭載す
ることで、ファームウエア領域を広くすることができ
る。そして、それだけにとどまらず、ローダ領域とファ
ームウエア領域とを全く区別する必要がなくなり、内蔵
メモリアレイを有効に活用することができる。

【００４０】

【発明の効果】メモリセル内のフローティングゲート型
トランジスタの並列接続数をあらかじめ決定した構成を
取ることにより、不揮発性メモリアレイにローダプログ
ラム等の固定データを格納するとともに、同領域を通常
のメモリ領域として用いることができる。これにより、
不揮発性メモリ領域の一部をローダプログラムの専用領
域として利用していた従来技術に比べ、メモリアレイの
全空間ないし所望の空間をファームウエア領域として最
大限に活用することができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１における不揮発性メモ
リアレイの構成を示す等価回路図

【図２】 本発明の実施の形態１における不揮発性メモ
リアレイの等価回路図に対応するレイアウト図およびそ
の断面図

【図３】 本発明の実施の形態１における不揮発性メモ
リアレイにおいて各プログラム状態でのメモリセルアレ
イの読み出し電流分布の説明図

【図４】 本発明の実施の形態２における不揮発性メモ
リアレイを搭載したマイクロコンピュータの概略の構成
を示すブロック図

【図５】 本発明の実施の形態２おける不揮発性メモリ
アレイを搭載したマイクロコンピュータのプログラム書
き換え方法のフローチャート

【図６】 本発明の本発明の実施の形態２おける不揮発
性メモリアレイを搭載したマイクロコンピュータのプロ
グラム書き換え方法におけるメモリセルアレイの状態図

【符号の説明】

１０…不揮発性メモリアレイ １１…メモリセル １２…フローティングゲート型トランジスタ １３…ドレイン １４…ビット線 １５…ビット線コンタクト １６…ソース線 １７…ワード線 １８…フローティングゲート ２０…マイクロコンピュータ ２１…ＣＰＵ ２２…ＲＡＭ ２３…不揮発性メモリアレイ（フラッシュメモリ） ２４…インターフェイス ２５…ローダプログラム

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/115 Ｇ１１Ｃ 17/00 ６１１Ｚ 27/10 ４６１ ６１２Ｚ 29/788 ６１３ 29/792 Ｈ０１Ｌ 27/10 ４３４ 29/78 ３７１ (72)発明者 立川 尚久 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 春山 星秀 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B025 AA01 AB01 AC01 AD04 AD05 AD08 AE00 5B062 AA01 CC01 JJ10 5F001 AA01 AB08 AH10 5F083 EP02 EP23 GA09 LA12 LA16 LA20 ZA13 5F101 BA01 BB05 BG10

Claims (4)

【特許請求の範囲】
1. 【請求項１】 メモリアレイの構成単位であるメモリセ
   ルが前記メモリセル内で並列接続された複数のフローテ
   ィングゲート型トランジスタで構成され、前記メモリセ
   ル内での前記フローティングゲート型トランジスタの並
   列接続数の設定に基づいてマスク化されたデータをプロ
   グラムしてあることを特徴とする不揮発性メモリアレ
   イ。
2. 【請求項２】 前記メモリセル内での複数のフローティ
   ングゲート型トランジスタは、ゲートどうしおよびソー
   スどうしがそれぞれ互いに並列接続されており、前記複
   数のフローティングゲート型トランジスタのドレインの
   それぞれについてビット線への接続コンタクトの有無に
   基づいてプログラムが行われていることを特徴とする請
   求項１に記載の不揮発性メモリアレイ。
3. 【請求項３】 請求項１または請求項２に記載の不揮発
   性メモリアレイをデータメモリおよびプログラムメモリ
   として搭載してあることを特徴とするマイクロコンピュ
   ータ。
4. 【請求項４】 請求項３に記載のマイクロコンピュータ
   において、前記不揮発性メモリアレイの全メモリセルを
   低閾値電圧側に制御する初期化ステップと、前記初期化
   ステップの後に前記不揮発性メモリアレイのローダプロ
   グラムデータを読み出す読み出しステップと、前記ロー
   ダプログラムを命令ＲＡＭ領域に転送する転送ステップ
   と、前記マイクロコンピュータで前記命令ＲＡＭ領域に
   格納されたローダプログラムを実行することにより前記
   不揮発性メモリに所望のデータをプログラムするプログ
   ラムステップとを含むことを特徴とするマイクロコンピ
   ュータのプログラム書き換え方法。