JPS63145531A - マイクロプロセッサ - Google Patents

マイクロプロセッサ

Info

Publication number
JPS63145531A
JPS63145531A JP62293061A JP29306187A JPS63145531A JP S63145531 A JPS63145531 A JP S63145531A JP 62293061 A JP62293061 A JP 62293061A JP 29306187 A JP29306187 A JP 29306187A JP S63145531 A JPS63145531 A JP S63145531A
Authority
JP
Japan
Prior art keywords
volatile memory
memory
writable non
information
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62293061A
Other languages
English (en)
Other versions
JPH0227687B2 (ja
Inventor
ミツシエル・ウゴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SA
Original Assignee
Bull SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SA filed Critical Bull SA
Publication of JPS63145531A publication Critical patent/JPS63145531A/ja
Publication of JPH0227687B2 publication Critical patent/JPH0227687B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は自動ブ［」グラミングによって提起される問
題に対し容易な解決を与える新規な構成のマイクロプロ
セッサに関する。
自動プログラミングとは１つのプログラムが他のプログ
ラムを修正もしくは変更する全ての可能な方法を意味す
る。例えば成るプログラムＰ１が、Ｐｌ−（ｆｌ、ｆ２
．・・・・・・ｆｉ・・・・・・、ｆｊ）のように、関
数ｆｔの組であるとすると、ｆｌがサブプログラム「ｊ
を修正もしくは変更できるサブプログラムである場合に
自動プログラミングが達成される。
このようにしてプログラムＰ１はｐ２−　（ｆｌ。
ｆ２．・・・・・・ｆｉ・・・・・・、「ｊ）のような
プログラムＰ２に変換される。この特性を段階的に拡張
してプログラム仝体を劇画されたジョブであるが、初期
の関数によって定義されるジョブとは完全に異なったジ
ョブを実行するように変更１“ることが可能である。こ
のようにしてプログラムＰ１はそれ自身の過去の履歴の
関数として時間的に展開もしくは発展する。
自動プログラミングはプログラム自体が行なう全ての可
能な変更を萌以って予測もしくは予知する必要があると
ころから極めて櫓雑な問題を提起する。もっとも多くの
用途においては、事象もしくはイベントの関数としての
プログラムにおける可能な変更は完全に予測し得るもの
である。
大きなプロセッサを用いている大規模データ処理組織に
おいては、自動プログラミングを可能にするためには元
のプログラムの時間的展開と歩調を合わせて拡大するこ
とができる記憶スペースもしくはメモリ空間の使用が可
能でなければならないであろう。マイク目ブロセッナの
成る種の用途において、メモリの大きざが小さい場合に
は、元のプログラムが展開される場合に初期のメモリ空
間もしくは記憶場所より大きなメモリ空間をとらないよ
うにすることが望ましい。これを達成す６１つの方法と
しての元のブ［１グラムの特定のアドレスにおける命令
またはデータの内容に変更を行なうことが考えられる。
このような変更としては例えば元のプ【］グラムにおけ
る特定の命令の演算コードのためのゾーンの内容を変え
ることが挙げられる。例えばアドレス１０Ａに加粋演算
コードを含む命令を右している元のプログラムＰ１の当
該演算コードを、元のプログラムの大きさを変更するこ
となく、演算コードに変更することができよう。同様に
して事象の関数として新しい値を許容するために、即値
オペランドを変更することができよう。なおこの点と関
連して成るいは命令のオペランド・フィールドはその内
容がアドレスではなく、データ項目に関する場合には即
値オペランドを格納しているものであることを想起され
たい。
この演詐数もしくはオペランドは即値命令内に設（）る
ことがぐさるし、あるいはまたプログラムの「永久」入
力データの１部としても良い。結局のところ、プログラ
ムによって行なわれるアクションは即値オペランドに対
してなされる変更もしくは修正に依存して異なってくる
。
自動プログラミング方法は、紙幣や硬貨のような現金の
使用を不用とするようなシステム、ファイルに保持され
た情報の完全性および秘密性が確保されねばならないシ
ステム、外部１像によってプログラムが混乱されないよ
うにする必要があるデータ処理システム等において、プ
ログラマブルなデバイス、特にコンピュータや小型であ
るが複雑な３１粋機またはアクセスの認可や制御が必要
とされるシステムで特殊な機能の実行を可能にするため
に、極めて床几な用途を有している。特に銀行業務に用
いられる場合には、成る口座に関して行なわれる取引を
連続的に記臆し、記憶された口座のデータに対する不正
なアクセスを禁止する自動保護を与え、許可されていな
い使用者には利用できないデータ項目とコードとを比較
することによって上記データが格納されているメモリ・
デバイスへのアクセスを制御し、そして使用期間中に生
じたイベントの履歴の関数としてメモリ・デバイスの動
作のし方をその外部環境に関連して変更する必要がある
。この発明による装置は小型のプログラム可能なコンピ
ュータに記録されるプログラムを記憶させることについ
ての困１！ｌ　／’Ｅ問題に対して１つの解決策を与え
るものである。実際問題として、ユーザによってプログ
ラムすることのできる小型の３１　ｉ：＋　ｎは既に知
られているものであるけれども、この種の計尊機にとっ
ての重大な欠点は、電源がないときには、記録されたプ
ログラムを保持することができないということである。
このことのために、この種のｇ１算機は、（の使用され
るときに、記憶されているｆ−タの読出しが可能とされ
る磁気りｊ−ドまたはヒユーズ（ｆｕｓｅｄ）メモリの
ような記録媒体に結合させることが必要となるしのぐあ
る。現在の技術的状態においては、この秤のメ；［りは
１．「読出専用メモリ」の略称であるＲＯＭ、および１
゛相補型金属酸化物半導体」の略称である電力消費の低
いｃｖｏｓメモリとして知られている。このような記録
媒体はかさばっておって実用的でなく、しかも比較的高
価である。
本発明による装置はこのような問題をも解決するもので
ある。小型Ｓｌ算機の基本的な機能（演算機能および通
常の計ｒ１機能）に関するプログラムの部分は永久的に
記録され、他方プログラムの第２の部分はユーザによっ
て小型計算機のキーボードからインプットされる機能の
自動プログラミングを処理するようにされる。最後にメ
モリの第３の部分には、ユーザの必要に応じて当該ユー
ザが入力し、また、時間の経過とともに展開される諸種
のプログラムが格納されている。
上に述べた用途例についての説明から、これに対応する
メモリ装置は非常に小さな物理的寸法を有すると共に、
永久的に記録されるデータを保持するためのメモリ・デ
バイスを備える必負がある゛ということができる。ＬＳ
Ｉ（大規模集積回路の略称）の技術によって製作されて
いる現在のマイクロブＯｔ７ツサは上記のような用途で
必要とされる小型であるという第１の基準を充たすこと
はできる。しかしながらモノリシック構造は算術および
論理機能を実行できる制御デバイスや針幹デバイスだけ
を有するものであって、メモリ・デバイスは備えていな
い、従って、一般にはメモリ・デバイスはマイクロプロ
セッサに対し外部接続されるよう適応された他のモノリ
シック構造から形成されている。このようなマイクロプ
ロセッサの実際例としては、バリ　７５０１５のルクー
ルベ街３１３所在のシペックス社（ＳＹＢＥＸ）により
発行されているロツドネーザックス（Ｒｏｄｎａｙ　Ｚ
　ａｋｓ　）およびビニール・ル・ボー（ｐ　１ｅｒｒ
ｅ　Ｌ　ｅ　３ｅｕｘ　）著のｒ　ｌ、、　ｅｓ　　Ｍ
　１ｃｒｏｐｒｏｃａｓｓｅｕｒｓ、　Ｔ　ｅｃｈｎｉ
ｑｕｃｓｔＯｔ　Ａｐｐｌｉｃａｔｉｏｎｓ　Ｊに記載
のものがある。従って慣用の手段が用いられる場合には
、自動的にプログラムされるメモリ・デバイスを得るた
めに、演算論理装置の構造が形成されている１つの半導
体チップと、メモリ・デバイスが形成されている他の半
導体チップとを少くとも使用する必要がある。そしてこ
れ等２つのチップは接続手段によって結合される訳であ
るが、この接続手段の寸法は２つのチップの寸法と比較
してかなり大きなもので、決して無視し得る程の寸法で
はなく、従ってこれ等両チップを接続して用いるとすれ
ば、上に述べたような小型という要件が満たされなくな
る。
現在一般に用いられている慣用のメモリは１つまたは２
つ以上のプログラムならびにデータを受けるように企図
されている。これ等プログラムおよびデータへのアクセ
スはメモリ内の命令またはデータ項目を探索するのに用
いられるアドレス・レジスタおよび該アドレス・レジス
タによって指示されるアドレスでメモリから読み出され
る命令またはデータ項目を装入される出力レジスタを用
いて行なわれている。前に述べたような用途においては
、メモリ・デバイスから電圧を取り去った場合でも記録
された情報を保持できることが重要である。また既に記
憶されている情報（命令およびデータ）を変更する必要
性があるために、必然的に不揮発性の書込み可能なメモ
リの使用に頼らざるを得ない。実際上ＲＯＭ型の永久的
な書込み不可能で消去不可能なメモリに記録されたプロ
グラムはこのメモリ自体の性質から変更することは不可
能である。他方ＰＲＯＭ型（ブＯグラマプルな跣出しＱ
Ｉ用メモリの略称）の書き込み可能なメモリは上に述べ
たような種々な用途に容易に適用できる。と言うのはこ
のメモリは不揮発性であって、しかもその内容を任意に
変更できる。からである。
なおＰＲＯＭメモリはユーザによつ−て直接プログラム
することができるＲＯＭメモリである点に注意されたい
。メモリ内の各セルにはフユーズが設けられておって、
プログラミングはメモリ内のフユーズを吹き飛ばすこと
により実行される。ＭＯＳ（金属酸化物半導体の略称）
によって製作されるＥＰＲＯＭ型のプログラム変更可能
なメモリも使用することができる。しかしながらＰＲＯ
Ｍおよび［ＥＰＲＯＭメモリには上に述べたような用途
に関して２種類の限界がある。
上に述べたような２つの型のメモリと慣用のマイクロブ
［１セツサとを組み合せるためには、マイクロプロセッ
サ外部からだけしか得られない書込み電圧をメモリの１
つに供給する時にマイクロプロセッサのあらゆる部分を
無人力状態にする必要があり、従ってこの場合にはこの
期間中プログラムを実行することはできない。更にまた
メモリをマイクロプロセッサにより自動的にプログラム
リ。
ることが不可能となる。と言うのは該メモリをアドレシ
ングする働きをなす通常の計数器が、内容を変更すべき
該メモリ内のアドレスＡｉ、およびアドレスＡ；に位置
するするメモリ・ゾーンに一連の書込み動作を行なうた
めに同一メモリ内の他のアドレスＡｊに対して同時に用
いることができないからである。よってこの発明の目的
は、所与の状況に面して種々な先行状態に基ずいて構築
することにより、機能の展開もしくは発展を可能にして
、それにより持久的な自動プログラミングを可能にする
新規なモノシリツク構造のマイクロプロセッサを提供す
ることにある。
本発明によるマイクロプロセッサはワード（語）ベース
で電気的に書き込むことができる永久メモリ手段と、該
メモリ手段に同時に二重アクレスを可能にし、かつマイ
クロプロセッサの通常動作に干渉しない書込み電圧分布
手段を備えている手段と、メモリ手段にデータをｍき込
んだり、メモリ手段からデータを読み取ったりするため
の手段を備えている。
次に添付図面を参照して単なる例として示した本発明の
具体例に関し詳細に説明する。これから本発明の深い理
解が得られよう。
第１図を参照するに、本発明のマイクロブロヒッ＋Ｊ−
（７）ＰＲＯＭまたはＥＰＲＯＭ）ｌモＩＪ１０１　は
ＬｚジスタＡ１１０２およびＡ２１０３によりアドレシ
ングされる。メモリ１０１は特定の容重を有する必要は
なく、例えば１バイトが８ビツトの大きさであるとした
場合に、４にバイトの容重のものを使用することが可能
である。この具体例において、レジスタＡ１およびＡ２
は少なくとも１２ビツトを保持できる必要がある。なお
ここで、術語「ビット」とは２進法のディジットを言う
ものであって、データ処理装置もしくはデータ・プロセ
ッサにおける２通「１」またはｒＯＪディジットまたは
このようなディジットを用いた任意の数値表現を現わり
のに用いられるものである。レジスタ△１１０２はメモ
リ１０１にお番ノるアドレスの一時的記憶用しジスタと
しても、あるいはまた通常の計数器としても用いられ得
る。後者の場合には該レジスタＡ１はメモリ１０１内の
アドレスを増大させる目的で用いられる。レジスタＡ２
１０３もまたアドレス・レジスタとしても用いられ、常
に修正すべき内容のアドレスを格納している。レジスタ
Ａ１およびＡ２の機能にはもちろん互換性がある。レジ
スタＲ１１０５およびＲ２１０６は企図せる用途を基に
して定められるメモリ１０１のワード（關）の大ぎさに
依存するビット長、例えば４，８．１６ビツト等とする
ことができるデータ・レジスタである。
レジスタＲ１１０５およびＲ２１０６にはそれぞれアド
レス・レジスタΔ１１０２およびＡ２１０３が関連して
工旧ｙられている。レジスタΔ１によってアドレシング
され、メモリ１０１から読み出される情報またはデータ
項目はメモリ１０１からレジスタＲ１１０５に転送され
、そして同様にしてレジスタＲ１１０５に格納されてい
る内容を有する書込み情報もしくはデータ項目はレジス
タＡ１１０２により指定されるメモリ内のアドレスに書
き込まれる。同じようなツー・ウェイの関係がレジスタ
Ａ２およびＲ２ｒＭに存在する。第１図において、レジ
スタＡ１の出力端２はｆｆｌ線Ａ１によってメモリ１０
１の入力端１に接続され、他方レジスタＡ２の出力端２
は母線△２によりメモリ１０１の入力端２に接続されて
いる。メモリ１０１から読み取られたり、あるいは該メ
モリ１０１に書き込まれるデータはメモリ１０１の入出
力端子３をレジスタＲ１１０５の入出力端子１に接続す
る母１！ＤＩか、あるいはまたメモリ１０１の入出力端
子４をレジスタＲ２１０６の入出力端子１に接続するｍ
８Ｄ２に沿って伝送され。
２つのレジスタＲ１およびＲ２の入出力端子２はレジス
タＡ１およびＡ２双方の入力＠１に結合された母線りに
接続されている。処理制ｔ［Ｉ装置１０４は母線りにお
けるデータ交換の同期およびメモリ１０１のアドレシン
グ（アドレス指定）を司どり、その出力２および３はそ
れぞれレジスタＡＩ。
Ａ２およびＲ１、Ｒ２からのデータの読取りおよび該レ
ジスタへのデータの書込みを制御する。４つのレジスタ
の各々の各人力３は処理制御装置１０４によって別々に
作用される。入力端１を介し、処理ａ＋ＩＩ御装置１０
４はマイクロプロセッサを外部装置に接続１゛るγ−タ
入出力母線と交信する。その入出力端子４はＩ″ｉ１線
りと交信して、上に述べた４つのレジスタのうらの任意
のレジスタにデータまたは情報を転送したり、あるいは
２つのレジスタＲ１およびＲ２のいずれからもデータを
受信することができる。データがメモリ１０１に古き込
まれつつある時には、マイクロプロセッサの外部の装置
によってプログラミング電圧■ｐが供給される。
マイクロプロセッサが動作する仕方は次のとおりである
。処理用プログラムはメモリ１０１に格納されている。
このプログラム内の修正すべきデータ項目または命令は
１対のレジスタＡ１およびＲ１によって処理されつつあ
るプログラムの制御下でレジスタＲ２に送られる。そし
て関連のアドレスはレジスタＡ２に送られる。そしてｌ
！ｌ連のアドレスはレジスタＡ２に供給される。そこで
プログラムは分岐して、レジスタＡ１に見つけられた適
切なアドレスでの書込みシーケンスに進みそしｒｉ足ず
べき条件下で書込みが行なわれたことのチェックを行な
う。ＦＲＯＭおよびＥＰＲＯＭ型のメモリへの書込みに
は成る程度の時間を要するので、全書込みサイクル中メ
モリの入力部に古き込まれるデータ項目およびアドレス
を安定な状態で保持しておく必要がある。従って上に述
べた４つのレジスタは少くとも全書込みサイクル中、記
憶場所に格納しているデータを保持できることが必要と
される。そしてこれは上２レジスタが接続されている母
線に一時的に現われる情報を保持するＳきをなすラップ
回路を用いて達成することができる。一般に母線に供給
されるデータは直ちに変更されるからである。
第２図は第１図に示したマイクロプロセッサの変型具体
例を示す。
第１図の具体例に関して次のような２つのコメントをし
ておく必要があろう。
１　メモリへのアクセス回路は必然的に複雑となる。と
古うのは同一のセルが同時に２つの別々のアクセスを受
けるからである。
２　この具体例ではプログラムを自己破壊性とすること
ができる。と言うのは任息時点において、アドレスＡ１
をアドレスＡ２に等しくすることができ、そしてこの性
質を成る種の情報を保護することが要求される事例もし
くは用途において利用できるからである。この点第２図
の具体例はかなり単純化されている。第２・図において
、ＦＲＯＭまたはＥＰＲＯＭメモリ１０１は２つのメモ
リＭ１およびＭ２に分割されておって、メモリＭ１はレ
ジスタＡｌＯ２によりアドレシングされ、メ℃すＭ２は
レジスタＡ２１０３によりアドレシングされる。このよ
うにメモリ１０１を２つのメモリに分割することが第２
図に示した具体例に特有の特長である。他の事項は第１
図に示したものと変りはない。各メモリ・ブロックＭ１
およびＭ２をプログラミングするための電圧は互いに独
立した電圧であり、従って１つのメモリ・ブロックは後
のメモリ・ブロック内あるプログラムによってプログラ
ミングすることができる。この構成によれば次の利点が
得られる。
多くの用途において、プログラムを次のように構成する
、即ちメモリ・ブロックＭ１が全ての非展開プログラム
または部分的プログラムを格納し、そしてメモリ・ブロ
ックＭ２が展開もしくは発展プログラムまたはブ［１グ
ラム部分を格納するように構成することが可能である。
この種の用途においては、メモリＭ１は読み出し専用メ
モリの形態で製作することができ、それにより製作費用
ならびにこのメモリの占有スペースを減少することがで
きる。この場合には書込み電圧Ｖｐ１は必要とされ危い
。他方、第２のメモリ°・ブロックは必然的にＦＲＯＭ
またはＥＦＲＯＭメモリの形態にならなければならない
。この場合１つのメモリをアドレシングするレジスタは
他のメモリの要素をアドレシングできないので、アドレ
シングの問題は容易に解決されることが理解されるであ
ろう。
第３図は本発明による自動プログラム・マイクロプロセ
ッサの具体例を示す。マイクロプロセッサを構成する全
ての単位もしくはユニットは母線Ｄ　（ＢｔＪＳ　　Ｄ
）を中心に示されている。先に述べたように、メモリ１
０１は２つのブロックＭ１およびＭ２に分割され、Ｍｌ
はプログラムの非展開部分を格納し、Ｍ２は展開プログ
ラム部分を格納している。ブロックＭ１は慣用のマイク
ロプロセッサで用いられている通常の計数器の機能を果
すアドレス・レジスタＡ１１０２によりアドレシングさ
れる。アドレス・レジスタ１０２にはＩＲデータ・レジ
スタ１０５がＩＩｌ連して設けられている。メモリ・ブ
ロックＭ２はアドレス・レジスタＡ２１０３によりアド
レシングされ、そしてそれにＩ１１連してデータ・レジ
スタ９１０６が設けられれている。先に述べた具体例の
場合と同様に、メモリ・ブロックＭ　１　オヨ（ｊ　Ｍ
　２　ＬＬ　ＲＯＭ　、　ＰＲＯＭ　マたハＥＰＲＯＭ
型の不揮発性のセルから構成されている。
プログラミング電圧ＰＧはフリップ・７０ツブＰ１１３
から得られる。、第３図に示す他の事項は憤用構造のマ
イクロプロセッサから転用したものである。
ＰｓＷ　（ｒプログラム状態語−ｐｒｏｇｒａｍ　ｓｔ
ａｔｕｓｗｏｒｄＪの略称）レジスタ１１２は１つのプ
ログラムを実行するのに要求される全ての情報を格納す
る特定化されたレジスタである。１８ｗワードを格納す
ることによって、マイクロプロセッサの成る主の仙伯状
態を保存することがｉ１能となり、ぞれによってＰＳＷ
ワード内の特権ビット位置によりマイクロプロセッサの
ユーザがマイクロプロセッサ内部の成る種のプログラム
情報にアクセスすることは禁止される。また通例の仕方
でマイクロプロセッサは演算論理装置１０７を有してお
り、その入力端１および２は累算レジスタ１０８および
一次記憶レジスタ１０９に接続されている。これ等２つ
のレジスタの入力端もデータ母線（ＢＵＳＤ）ならびに
演算論理装置２！１１０７の出力端３に接続されている
。マイクロプロセッサはまた母線りに接続された入力を
有するアドレス・レジスタＲＯＭ　１１０によってアド
レシングされる作業レジスタＲＯないしＲ７およびレジ
スタ・スタックのレジスタ・セット１１１を有している
。この構成によれば、メ［す１０１のブロックＭ１およ
びＭ２で実行されるプログラムでメモリＭ２に格納され
ている情報の内容が修正される。正確に述べると、累算
レジスタもしくはアキュームレータ内にある演算結果を
用いてアドレス２ＦＯ１−１（即ちメモリ内の７５２番
目のワード）における記憶内容を修正したい場合には、
前以って作業レジスタＲＯおよびＲ１にアドレス２ＦＯ
１−１を格納することができるようにプログラムを組む
ことができる。このため自動ブ［］グラミングはメモリ
Ｍ１に記憶されている「ＰＲＯＧＪと称するザブプログ
ラムによって実行される。このプログラムはメモリへの
書込みに要求される全ての機能を実行する必要があり、
そして特に用いられているチクノロシイと両立し得るシ
ーケンスを用いる必要がある。プログラマブル・メモリ
（プログラミング可能なメモリ）がＦΔＭＯ８方法で製
作されていると仮定した場合の時間信のダイヤグラムが
第４図に示されている。叩ら、第４図にはクロック信号
の波形、データ項目がレジスタＤ１０６に保持される時
間およびフリップ・フロップＰ１１３によって伝送され
る書込み信号（プログラミング電圧）ＰＱが存在する時
間が示されている。レジスタＤ１０６およびＡ２１０３
内のデータ項目およびアドレスはマイクロプロセッサ・
サイクルと比較して非常に長い期間中、これらレジスタ
内に維持されなければならないことが理解されるであろ
う。実際′？マイクロプロセッササイクル時間が５μｓ
とすると、アドレスおよびデータ項目は書込み相の全期
間、即ち５０ｍ５中安定な状態に留る必要がある。プロ
グラムＰ　ＲＯＧの動作相は第５図に示されている。ス
テップ５００においては、アキュームレータ１０８の内
容がＤレジスタ１０６に装入される。その結果として修
正づべさ・データらしくは情報項［ＩがＤレジスタに供
給される。ステップ５０１ではレジスタＲＯおよびＲ１
の内容がアドレス・レジスタＡ２１０３に転送され、そ
の結果とじＣ廊正づべきデータ項目もしく＋、１情報の
アドレスがレジスタＡ２１０３に導入される。
ステップ５０２ではフリップ・フロップＰ１１３が信８
　Ｐ　Ｇを発生してデータ項目をメモリＭ２に書さ込ま
せる。ステップ５０３ではデータ６１．＜Ｇま情報をメ
モリＭ２に円さ込むのに必要とされ時間をチェックする
ための開数がトリガされる。ぞしてこのチェックはステ
ップ５０４で行なわれる。なおこの例においては、この
時間は５０ｍ５であるど仮定している。この周期の終り
にステップ５０５で書込みが完了し、続いてステップ５
０６はサブプログラムＰＲＯＧを要求するプログラムへ
戻される。す゛ブプログラムＰＲＯＧの実行を可能にす
るマイクロ命令のリストを掲げれば次のとおりである。
ＰＩＩＯＧ　　　マイクロ命令　　　　備　　　　考Ｈ
ＯＶＤ、へ　　　　　アキュームレータの内容をＤレジ
スタに装入 ＨＯＶ＾、１１０　　　　　ＲＯの内容をアキュームレ
ータに装入 ＨＯＶ八２へ１．Ａ　　　　　アキュームレータの内容
をレジスタＡ２の上 段部に装入 ＨＯＶ八、Ｒ１レジスタＲ１の内容を 八に装入 Ｃ０ＨＴ　　　ＤＪＮ２Ｒ１，ｉｌ算　　レジスタＲ１
の減分ＤＪＮ７Ｒ２，計算　　レジスタＲ２の減分ＬＩ
ｌＡ ０１１７Ｐ＾ １１ＥＴ　　　　　　　書込み停止 主プログラムの実行の結果としてサブプログラムＰＲＯ
Ｇを呼び出すのに必要なパラメータが装入される。従っ
てマイクロ命令のリストは次のようになる。
上の説明から明らかなように、レジスタＡ２およびＯは
仝書込み相（信号ＰＧ）中口ツクされた状態に留まり、
そして母線は書込みリブプログラムＰＲＯＧの実行に必
要とされる命令の転送に用いられる。
本発明の他の具体例においては、書込みサブプログラム
ＰＲＯＧの代りに論即回路仝体を用いて書込みオートマ
トンを用いることができる。第６図に示した具体例は書
込みプログラムＰＲＯＧの代りに書込みオートマトン１
１４が用いられている不揮発性自動プログラミングを可
能にするｆＳＴｉのマイクロプロセツサである。先に述
べたマイクロプロセツサにおいては、対形態で相関され
た４つのレジスタによるＰＲＯＭまたは、ＥＦＲＯＭメ
モリへの同時的二重アクセスを用いかつ関連のプログラ
ムＰＲＯＧを用いて不揮発性自動プログラミング機能を
実行するものであった。この機能はまた単一のアドレス
・レジスタ１０２、単一のデータ・レジスタ１０５およ
び書込みオートマトン１１４を用いて自動的にブ［１グ
ラム可能である不揮発性メモリに対する重−アクセスで
実行することができる。書込みオート・マトンは母１！
ｉｌＤに接続されており、この母線りは先に述べた実施
例の場合と同様に処理装置１０４をアドレス・レジスタ
へ１０２およびデータ・レジスタＲ１１０５に接続して
いる。
レジスタΔ　１０２およびＲ１１５はメモリ１０１にお
ける書込みを制御するための信号ＰＧを発生することに
よりロック、即ら鎖錠せしめられる。オートマトンは処
理装置もしくはプロセッサ１０４によって発生される書
込み命令Ｗによって作動される。
Ｐ　ＲＯＭまたはＥＰＲＯＭメＩす１０１における書込
みサイクルが完了すると、オートマトンは解放信号Δｃ
ｑを処ｌ！！′！装置に伝送し、該処Ｐｒ！装置は書込
みサイクルの間は中断されていた現在のプログラムを取
り戻す。このようにしてオートマトンはマイクロプロセ
ッサの通常の動作に干渉しないような仕方で書込み電圧
（信ｅＰＧ）を分配することができる。データ・レジス
タＲ１０５は両方向性である。即も該レジスタはＰＲＯ
Ｍメモリから読み出されたデータならびに該Ｆ　ＲＯＭ
メモリに書き込まれるデータを格納できねばならない。
レジスタＡｌＯ２は書込みオートマトン１１４と処理装
置１０４との間では線りに対して多重化される。処理相
においては、レジスタ八は処理％１１１０４内の通常の
３１数器によって装入され、レジスタＲはＰＲＯＭメモ
リ１０１から命令およびデータを読み出すレジスタとし
て用いられる。
自動プログラミング相においては、制御はマイクロコー
ドＷを発生覆ることによって処理装置から書込みＡ−ト
マトンに引き渡される。オートマトンは用いられている
ＰＲＯＭメモリと両立し得る所要の３込みシーケンスを
発生する。修正すべきデータらしくは命令はレジスタＲ
１０５によって送り込まれる。書込みシーケンスの終時
には制御は処ｙ１装置に戻され、該処理装置、即ちプロ
セッサはこのようにし°ｃｈ正されたプログラムを再び
通常通り実行する。レジスタＡの内容はそこでｉ訂込み
Ａ−トマトンかまたは処理装置によってリセットされる
。
第７図は書込みオートマトンの１具体例を示す。
この図にＪ３いて、ｐ書込みマイクロコードＷを表わす
信号はデコーダ７０１の人力１に取り込まれる。
該デコーダ７０１はぞの出力２から５１数器７０２の入
力１４に可能化信号■ΔＬを供給し、それにより該旧敗
器７０２はその人力１５に供給されるマイクロプロセッ
サ・ザイクル信号ト１を段階的に工１数１６゜第４図の
具体例の場合と同様にマイクロプロセッサ・サイクル時
間が５μｓでコ）込みサイクル時間が５０ｍ５であると
、計数器は５０ｍ５間マイクロブロセッザ・１ノイクル
周期をＪｉ数１°るために、占い換えるならば１０００
０マイクＯブＬＩセツ勺・４」イクルを計数するために
、１４個の７リツプ・フロップを右する必要がある。ｖ
１数器７０２はＪ゛−１−ダ７０３が設けられており、
該デコーダ７０３の出力１４はノリツブ・フ【］ツブ７
０４のに入力端に　１００００サイクルの：ｉｌ　ｒｉ
ｌが完了したことを表わ１信８を供給する。（こではフ
リップ・フロップ７０４のＱ出力端は書込み制御信号Ｐ
Ｇを発生づ“る。このフリップ・）［１ツブは信号■八
りが存在する時には「２進１」状態にセットされぞして
　１００００の計数容部に達した時には［２進０」にリ
セットされる。リイクル解放信号はフリップ・フロップ
１０４のＱ出力端に接続された入力端を有する反転増幅
器７０５によって発生される。
以上述べた本発明の好ましい具体例は本発明を単に例示
するものに過ぎず、マイクロプロセッサ分野の専門家に
は本発明の範囲から逸脱することなく、他の没８１や変
更が可能であろうことは言う迄もない。
【図面の簡単な説明】
第１図は本発明による自動的にプログラムされるマイク
ロプロセッサのメモリのアドレシングを概略的に図解す
るダイヤグラム、第２図は第１図に示した構成の変型例
を示すダイヤグラム、第３図は本発明による自動的プロ
グラムされるマイクロプロセッサの具体例の全体的構成
を略図するダイヤグラム、第４図は第３図のメモリＭ２
における書込みシーケンスで生ずる種々な信号の状態を
示す時間ダイヤグラム、第５図は書込みサブブログラム
ＰＲＯＧによって実行される処理ステップの簡単なフロ
ーチャート、第６図は本発明による自動的にプログラム
されるマイクロプロセッサの変型具体例を示し、そして
第７図は第６図に示したマイクロプロセッサで用いられ
る含込みオートマトンの１具体例を示すダイヤグラムで
ある。 １０１・・・・・・メモリ、１０２・・・・・・レジス
タＡ１．１０３・・・・・・レジスタＡ２．１０４・・
・・・・処理制御装置、１０５・・・・・・レジスタＲ
１、１０６・・・・・・レジスタＤ１１０７・・・・・
・演粋論理装置、１０８・・・・・・累算レジスタ、１
０９・・・・・・−次記憶レジスタ、１１０・・・・・
・アドレス・レジスタＲＯＭ、　　１１１・・・・・・
レジスタ・セット、１１２・・・・・・ＰＳＷレジスタ
、１１３，７０４・・・・・・フリップ・フロップｐ１
１１４・・・・・・書込みオートマトン、７０１、　７
０３・・・・・・デコーダ、７０２・・・・・・計数器
、７０５・・・・・・インバータ増幅器・ＩＧ　７

Claims (23)

    【特許請求の範囲】
  1. （１）単一の半導体チップ上に形成されたマイクロプロ
    セッサであって、書込み可能な不揮発性のメモリと、第
    ２のメモリ又は前記書込み可能な不揮発性のメモリに含
    まれる命令により、プログラムランニングモード（通常
    動作）で動作するための、及び前記書込み可能な不揮発
    性のメモリに情報を書込むモードで動作するための処理
    ユニット手段と、情報が修正されるべき前記書込み可能
    な不揮発性のメモリ内の位置をアドレスするためのアド
    レスレジスタをロードすべく、前記処理ユニット手段及
    び少なくとも修正された情報を前記書込み可能な不揮発
    性のメモリの前記位置に書込むことを可能可させるため
    の命令に制御され、且つ前記修正されるべき情報を蓄え
    るためのレジスタをロードするための手段と、位置アド
    レス及び情報を安定に保持するための手段と、書込み可
    能な不揮発性のメモリにより要求される全期間中、前記
    書込み可能な不揮発性のメモリに情報を書込むために要
    求される信号を許可する手段と、外部からの介在なしに
    、書込みモードを開始させ且つ書込みモードから離れる
    ための手段とからなり、前記書込み可能な不揮発性のメ
    モリは前記処理ユニット手段のマシンサイクルよりも長
    い書込み時間を有するマイクロプロセッサ。
  2. （２）位置アドレス及び前記書込み可能な不揮発性のメ
    モリに書込まれるべき情報を安定に保持するための前記
    手段及び書込みに要求される信号を許可する前記手段は
    、前記処理ユニット手段により制御される書込みオート
    マトンからなる特許請求の範囲第１項に記載のマイクロ
    プロセッサ。
  3. （３）前記要求される期間中、書込みに要求される信号
    を許可する手段は、位置アドレス及び書込まれるべき情
    報が安定に保持されている期間中、時間の経過をカウン
    トすべく、前記処理ユニット手段によりトリガされるカ
    ウント手段と、前記時間の経過中、前記メモリに送出さ
    れるべき書込みのために要求される信号を可能化する手
    段とからなる特許請求の範囲第１項に記載のマイクロプ
    ロセッサ。
  4. （４）書込みモードから離れるための手段は、カウント
    の終了を検出し、メモリ書込みサイクルが終了した時に
    、前記処理ユニット手段に解除信号を送出する手段から
    なる特許請求の範囲第３項に記載のマイクロプロセツサ
    。
  5. （５）書込みに要求される信号を許可する前記手段は、
    前記処理ユニット手段によりトリガされるフリップフロ
    ップからなる特許請求の範囲第４項に記載のマイクロプ
    ロセッサ。
  6. （６）前記書込み可能な不揮発性のメモリはプログラマ
    ブルＲＯＭである特許請求の範囲第１項から第５項のい
    ずれか一項に記載のマイクロプロセッサ。
  7. （７）前記第２のメモリはＲＯＭである特許請求の範囲
    第１項に記載のマイクロプロセッサ。
  8. （８）単一の半導体チップ上に形成されたマイクロプロ
    セッサであって、書込み可能な不揮発性のメモリと、第
    ２のメモリ又は前記書込み可能な不揮発性のメモリに含
    まれる命令により、プログラムランニングモード（通常
    動作）で動作するための、又は前記書込み可能な不揮発
    性のメモリに情報（データ又は命令）を書込むモードの
    いずれかで動作するための処理ユニット手段と、 前記書込み可能な不揮発性のメモリ内の位置アドレスを
    アドレスするためのアドレスレジスタをロードし、且つ
    修正されるべき情報を蓄えるためのデータレジスタをロ
    ードすべく、前記処理ユニット手段により制御される手
    段と、位置アドレス及びデータを安定に保持するための
    手段と、書込み可能な不揮発性のメモリにより要求され
    る全期間中、前記書込み可能な不揮発性のメモリに情報
    を書込むために要求される書込み電圧を生成する手段と
    、外部からの介在なしに書込みモードを開始させ且つ書
    込みモードから離れるための手段とからなり、前記書込
    み可能な不揮発性のメモリは前記処理ユニット手段のマ
    シンサイクルよりも長い書込み時間を有するマイクロプ
    ロセッサ。
  9. （９）位置アドレス及び前記書込み可能な不揮発性のメ
    モリに書込まれるべき情報を安定に保持するための前記
    手段及び書込みに要求される信号を許可する前記手段は
    、前記処理ユニット手段により制御される書込みオート
    マトンからなる特許請求の範囲第８項に記載のマイクロ
    プロセッサ。
  10. （１０）書込みモードを開始させるための手段は、位置
    アドレス及び書込まれるべき情報が安定に保持されてい
    る間中、時間の経過をカウントすべく、前記処理ユニッ
    ト手段によりトリガされるカウント手段と、前記時間の
    経過中、前記メモリに送出されるべき書込みに要求され
    る信号を可能化すべく、前記処理ユニット手段によりト
    リガされる手段とからなる特許請求の範囲第９項に記載
    のマイクロプロセッサ。
  11. （１１）書込みモードから離れるための手段は、カウン
    トの終了を検出し、メモリ書込みサイクルが終了した時
    に、前記処理ユニット手段に解除信号を送出する手段か
    らなる特許請求の範囲第１０項に記載のマイクロプロセ
    ッサ。
  12. （１２）書込みモードを開始させ、且つ書込みモードか
    ら離れるための手段は、第２のメモリに含まれており、
    前記処理ユニット手段により実行される一連の命令から
    なる特許請求の範囲第８項に記載のマイクロプロセッサ
    。
  13. （１３）前記第２のメモリはＲＯＭである特許請求の範
    囲第８項から第１２項のいずれか一項に記載のマイクロ
    プロセッサ。
  14. （１４）前記第２のメモリ及び前記書込み可能な不揮発
    性のメモリはプログラマブルＲＯＭである特許請求の範
    囲第第８項に記載のマイクロプロセッサ。
  15. （１５）書込み可能な不揮発性のメモリと、第２のメモ
    リ又は前記書込み可能な不揮発性のメモリに含まれる命
    令により、プログラムランニングモード（通常動作）で
    動作するための、及び前記書込み可能な不揮発性のメモ
    リに情報を書込むモードで動作するための処理ユニット
    手段と、情報が修正されるべき前記書込み可能な不揮発
    性のメモリ内の位置をアドレスするためのアドレスレジ
    スタをロードすべく前記処理ユニット手段及び少なくと
    も修正された情報を前記書込み可能な不揮発性のメモリ
    の前記位置に書込むことを可能化させるための命令に制
    御され、且つ前記修正されるべき情報を蓄えるためのレ
    ジスタをロードするための手段と、位置アドレス及び情
    報を安定に保持するための手段と、書込み可能な不揮発
    性のメモリにより要求される全期間中、 前記書込み可能な不揮発性のメモリに情報を書込むため
    に要求される信号を許可する手段と、外部からの介在な
    しに、書込みモードを開始させ且つ書込みモードから離
    れるための手段とからなり、前記書込み可能な不揮発性
    のメモリが前記処理ユニット手段のマシンサイクルより
    も長い書込み時間を有してなる単一の半導体チップ上に
    形成されたマイクロプロセッサにより、前記書込み可能
    な不揮発性のメモリをプログラムする方法であって、書
    込まれるべき情報を第１のレジスタにロードし、 情報が修正されるべき位置アドレスを第２のレジスタに
    ロードし、 書込み可能な不揮発性のメモリに送出されるべき書込み
    に必要な信号を許可し、 プログラムループを実行することにより、書込み可能な
    不揮発性のメモリへの書込みに必要な定められた所用時
    間をカウントする ことからなる方法。
  16. （１６）書込み可能な不揮発性のメモリと、第２のメモ
    リ又は前記書込み可能な不揮発性のメモリに含まれる命
    令により、プログラムランニングモード（通常動作）で
    動作するため又は前記書込み可能な不揮発性のメモリに
    情報（データ又は命令）を書込むモードのいずれかで動
    作するための処理ユニット手段と、前記書込み可能な不
    揮発性のメモリ内の位置アドレスをアドレスするための
    アドレスレジスタをロードし、且つ修正されるべき情報
    を蓄えるためのデータレジスタをロードすべく、前記処
    理ユニット手段により制御される手段と、位置アドレス
    及びデータを安定に保持するための手段と、書込み可能
    な不揮発性のメモリにより要求される全期間中、 前記書込み可能な不揮発性のメモリに情報を書込むため
    に要求される書込み電圧を生成する手段と、外部からの
    介在なしに、書込みモードを開始させ且つ書込みモード
    から離れるための手段とからなり、前記書込み可能な不
    揮発性のメモリが前記処理ユニット手段のマシンサイク
    ルよりも長い書込み時間を有してなる単一の半導体チッ
    プ上に形成されたマイクロプロセッサにより前記書込み
    可能な不揮発性のメモリをプログラムする方法であって
    、 書込まれるべき情報を第１のレジスタにロードし、 情報が修正されるべき位置アドレスを第２のレジスタに
    ロードし、 書込み可能な不揮発性のメモリに送出されるべき書込み
    に必要な信号を許可し、 プログラムループを実行することにより、書込み可能な
    不揮発性のメモリへの書込みに必要な定められた所用時
    間をカウントする ことからなる方法。
  17. （１７）単一の半導体チップ上に形成されるマイクロプ
    ロセッサであつて、 少なくとも書込み可能な不揮発性のメモリを含む記憶手
    段と、 前記記憶手段に含まれている情報を処理するための処理
    ユニット手段と、 前記処理ユニット手段によって制御されて、前記書込可
    能な不揮発性のメモリへのデータの書込みを可能化させ
    るための手段とからなるマイクロプロセッサ。
  18. （１８）前記書込可能な不揮発性のメモリへのデータの
    書込みを可能化させるための前記手段は、修正されるべ
    きデータの前記書込可能な不揮発性のメモリ内の位置、
    および、 命令シーケンスの形式で前記記憶手段に記憶されており
    、修正されたデータが前記書込可能な不揮発性のメモリ
    内に書込まれることを可能化させるデータを同時にアド
    レスするための手段からなる、特許請求の範囲第１７項
    に記載のマイクロプロセッサ。
  19. （１９）前記同時にアドレスするための手段は、修正さ
    れるべきデータの位置をアドレスするための第１のアド
    レス・レジスタと、 前記命令シーケンスにより使用される第２のアドレス・
    レジスタとからなる特許請求の範囲第１８項に記載のマ
    イクロプロセッサ。
  20. （２０）前記同時にアドレスするための手段は、更に修
    正されたデータを記憶するための第１のデータ・レジス
    タと、 前記命令シーケンスを実行するために要求されろデータ
    を記憶するための第２のデータ・レジスタとからなる、
    特許請求の範囲第１９項に記載のマイクロプロセッサ。
  21. （２１）前記書込み可能な不揮発性のメモリへのデータ
    の書込みを可能化させるための手段は、更に前記書込み
    可能な不揮発性のメモリによって要求される全期間にわ
    たって、前記書込み可能な不揮発性のメモリにデータを
    書込むために必要とされる電圧を発生させるための手段
    からなる特許請求の範囲第２０項に記載のマイクロプロ
    セッサ。
  22. （２２）前記書込み可能な不揮発性のメモリはプログラ
    ムＲＯＭである、特許請求の範囲第２０項に記載のマイ
    クロプロセッサ。
  23. （２３）前記マイクロプロセッサは、携帯可能な担体に
    形成されている特許請求の範囲第１７項から第２２項の
    いずれか一項に記載のマイクロプロセッサ。
JP62293061A 1978-04-25 1987-11-19 マイクロプロセッサ Granted JPS63145531A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7812119 1978-04-25
FR7812119A FR2461301A1 (fr) 1978-04-25 1978-04-25 Microprocesseur autoprogrammable

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP1211232A Division JPH02132520A (ja) 1978-04-25 1989-08-16 マイクロプロセッサおよびその制御方法
JP3273406A Division JPH06223206A (ja) 1978-04-25 1991-09-25 マイクロプロセッサ

Publications (2)

Publication Number Publication Date
JPS63145531A true JPS63145531A (ja) 1988-06-17
JPH0227687B2 JPH0227687B2 (ja) 1990-06-19

Family

ID=9207528

Family Applications (4)

Application Number Title Priority Date Filing Date
JP4990879A Granted JPS54154954A (en) 1978-04-25 1979-04-24 Microprocessor
JP62293061A Granted JPS63145531A (ja) 1978-04-25 1987-11-19 マイクロプロセッサ
JP1211232A Pending JPH02132520A (ja) 1978-04-25 1989-08-16 マイクロプロセッサおよびその制御方法
JP3273406A Pending JPH06223206A (ja) 1978-04-25 1991-09-25 マイクロプロセッサ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP4990879A Granted JPS54154954A (en) 1978-04-25 1979-04-24 Microprocessor

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP1211232A Pending JPH02132520A (ja) 1978-04-25 1989-08-16 マイクロプロセッサおよびその制御方法
JP3273406A Pending JPH06223206A (ja) 1978-04-25 1991-09-25 マイクロプロセッサ

Country Status (6)

Country Link
US (1) US4382279A (ja)
JP (4) JPS54154954A (ja)
DE (2) DE2954731C2 (ja)
FR (1) FR2461301A1 (ja)
GB (1) GB2022884B (ja)
HK (1) HK25687A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0218792A (ja) * 1988-07-05 1990-01-23 Mitsubishi Electric Corp Ｅｐｒｏｍプログラミング装置

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2461301A1 (fr) 1978-04-25 1981-01-30 Cii Honeywell Bull Microprocesseur autoprogrammable
US4794558A (en) * 1979-06-12 1988-12-27 Motorola, Inc. Microprocessor having self-programmed eprom
IT1127981B (it) * 1980-01-25 1986-05-28 Olivetti Ing C Spa Apparecchiatura di deposito e o prelievo di banconote mediante carte di credito
IT1128896B (it) * 1980-07-03 1986-06-04 Olivetti & Co Spa Apparecchiatura di elaborazione dati con memoria permanente programmabile
JPS6057090B2 (ja) * 1980-09-19 1985-12-13 株式会社日立製作所 データ記憶装置およびそれを用いた処理装置
US4580216A (en) * 1981-06-22 1986-04-01 Texas Instruments Incorporated Microcomputer with internal selection of on-chip or off-chip access
JPS58149541A (ja) * 1982-03-01 1983-09-05 Hitachi Ltd デ−タ処理装置
JP2731747B2 (ja) * 1982-04-05 1998-03-25 テキサス インスツルメンツ インコーポレイテツド 電子デジタルプロセッサ装置
US4545038A (en) * 1982-04-05 1985-10-01 Texas Instruments Incorporated Precharged discharge sensing for EPROM
US4578751A (en) * 1982-06-25 1986-03-25 At&T Technologies, Inc. System for simultaneously programming a number of EPROMs
US4591972A (en) * 1982-11-15 1986-05-27 Data General Corp. Data processing system with unique microcode control
US4597058A (en) * 1983-05-09 1986-06-24 Romox, Inc. Cartridge programming system
US4725977A (en) * 1983-06-03 1988-02-16 Cpt, Ltd. Cartridge programming system and method using a central and local program library
JPS60177498A (ja) * 1984-02-23 1985-09-11 Fujitsu Ltd 半導体記憶装置
JPH0738187B2 (ja) * 1984-03-23 1995-04-26 株式会社日立製作所 Ｌｓｉに構成されたマイクロコンピュータ
GB2161300B (en) * 1984-05-17 1988-01-13 Psion Limited Hand-held microprocessor apparatus
JPS6154583A (ja) * 1984-08-24 1986-03-18 Toppan Printing Co Ltd Ｉｃカ−ド
US4650975A (en) * 1984-08-30 1987-03-17 Casio Computer Co., Ltd. IC card and an identification system thereof
US4614861A (en) * 1984-11-15 1986-09-30 Intellicard International, Inc. Unitary, self-contained card verification and validation system and method
DE3584446D1 (de) * 1985-06-18 1991-11-21 Ibm Mikroprozessor.
US4725946A (en) * 1985-06-27 1988-02-16 Honeywell Information Systems Inc. P and V instructions for semaphore architecture in a multiprogramming/multiprocessing environment
JPS6246483A (ja) * 1985-08-22 1987-02-28 Casio Comput Co Ltd Ｉｃカ−ドにおけるデ−タ書込み方式
US4752871A (en) * 1985-09-30 1988-06-21 Motorola, Inc. Single-chip microcomputer having a program register for controlling two EEPROM arrays
JPS6299856A (ja) * 1985-10-25 1987-05-09 Mitsubishi Electric Corp マイクロコンピユ−タ
JP2513462B2 (ja) * 1986-03-26 1996-07-03 株式会社日立製作所 マイクロ・コンピユ−タ
US4742215A (en) * 1986-05-07 1988-05-03 Personal Computer Card Corporation IC card system
US5001665A (en) * 1986-06-26 1991-03-19 Motorola, Inc. Addressing technique for providing read, modify and write operations in a single data processing cycle with serpentine configured RAMs
JPS6332658A (ja) * 1986-07-28 1988-02-12 Casio Comput Co Ltd Ｉｃカ−ドシステム
DE3745144C2 (de) * 1986-12-24 1998-07-30 Mitsubishi Electric Corp IC-Kartensystem
JPS63170736A (ja) * 1987-01-09 1988-07-14 Toshiba Corp マイクロプロセツサ
US5321845A (en) * 1987-09-09 1994-06-14 Hitachi, Ltd. Single-chip microcomputer including non-volatile memory elements
US4975878A (en) * 1988-01-28 1990-12-04 National Semiconductor Programmable memory data protection scheme
US5222226A (en) * 1988-03-18 1993-06-22 Fujitsu Limited Single-chip microprocessor having variable memory address mapping
US5029125A (en) * 1989-03-07 1991-07-02 Drexler Technology Corporation Method of reading and writing files on nonerasable storage media
US5440749A (en) * 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
JPH03144879A (ja) * 1989-10-31 1991-06-20 Mitsubishi Electric Corp 携帯型半導体記憶装置
US6807609B1 (en) 1989-12-04 2004-10-19 Hewlett-Packard Development Company, L.P. Interleaving read and write operations on a bus and minimizing buffering on a memory module in a computer system
JPH03229955A (ja) * 1990-02-01 1991-10-11 Hitachi Ltd マイクロコンピュータ制御装置
US5276839A (en) * 1991-03-07 1994-01-04 United States Of America As Represented By The Secretary Of The Air Force System for programming EEPROM with data loaded in ROM by sending switch signal to isolate EEPROM from host system
DE4122371C5 (de) * 1991-07-05 2007-04-12 Rohde & Schwarz Gmbh & Co. Kg Mikroprozessorgesteuertes elektronisches Meßgerät
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
US5262625A (en) * 1991-11-15 1993-11-16 Ncr Corporation Multiple bar code decoding system and method
US5619668A (en) * 1992-08-10 1997-04-08 Intel Corporation Apparatus for register bypassing in a microprocessor
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
US5530232A (en) * 1993-12-22 1996-06-25 Datamark Services, Inc. Multi-application data card
US5578808A (en) * 1993-12-22 1996-11-26 Datamark Services, Inc. Data card that can be used for transactions involving separate card issuers
US5880769A (en) * 1994-01-19 1999-03-09 Smarttv Co. Interactive smart card system for integrating the provision of remote and local services
US5594493A (en) * 1994-01-19 1997-01-14 Nemirofsky; Frank R. Television signal activated interactive smart card system
FR2725537B1 (fr) 1994-10-11 1996-11-22 Bull Cp8 Procede de chargement d'une zone memoire protegee d'un dispositif de traitement de l'information et dispositif associe
US5786587A (en) * 1995-08-10 1998-07-28 American Bank Note Holographics, Inc. Enhancement of chip card security
US6092184A (en) * 1995-12-28 2000-07-18 Intel Corporation Parallel processing of pipelined instructions having register dependencies
US5764943A (en) * 1995-12-28 1998-06-09 Intel Corporation Data path circuitry for processor having multiple instruction pipelines
CA2253920A1 (en) * 1996-05-10 1997-12-04 David M. Barcelou Automated transaction machine
US6945457B1 (en) * 1996-05-10 2005-09-20 Transaction Holdings Ltd. L.L.C. Automated transaction machine
DE19650549A1 (de) * 1996-12-05 1998-06-10 Ods Gmbh & Co Kg Verfahren zum gesicherten nachträglichen Programmieren einer Mikroprozessorkarte für eine zusätzliche Anwendung
JPH10177563A (ja) * 1996-12-17 1998-06-30 Mitsubishi Electric Corp フラッシュメモリ内蔵マイクロコンピュータ
FR2760871B1 (fr) 1997-03-13 1999-04-16 Bull Cp8 Procede de stockage et d'exploitation d'une information sensible dans un module de securite, et module de securite associe
JPH10269109A (ja) * 1997-03-21 1998-10-09 Mitsubishi Electric Corp マイクロコンピュータ
US6014745A (en) * 1997-07-17 2000-01-11 Silicon Systems Design Ltd. Protection for customer programs (EPROM)
JP4229482B2 (ja) * 1997-10-24 2009-02-25 株式会社ルネサステクノロジ フラッシュメモリ内蔵マイクロコンピュータ
FR2774793B1 (fr) 1998-02-12 2002-08-30 Bull Cp8 Procede pour produire une image au moyen d'un objet portatif, objet portatif et dispositif pour mettre en oeuvre le procede
US6157979A (en) * 1998-03-14 2000-12-05 Advanced Technology Materials, Inc. Programmable controlling device with non-volatile ferroelectric state-machines for restarting processor when power is restored with execution states retained in said non-volatile state-machines on power down
FR2789779B1 (fr) 1999-02-11 2001-04-20 Bull Cp8 Procede de traitement securise d'un element logique sensible dans un registre memoire, et module de securite mettant en oeuvre ce procede
FR2789774B1 (fr) 1999-02-11 2001-04-20 Bull Cp8 Procede de comparaison securise de deux registres memoire, et module de securite mettant en oeuvre ce procede
US6088784A (en) * 1999-03-30 2000-07-11 Sandcraft, Inc. Processor with multiple execution units and local and global register bypasses
FR2795838B1 (fr) * 1999-06-30 2001-08-31 Bull Cp8 Procede de securisation du traitement d'une information sensible dans un module de securite monolithique, et module de securite associe
FR2808947B1 (fr) 2000-05-09 2002-10-18 Bull Cp8 Procede pour authentifier un objet portatif, objet portatif correspondant, et appareil pour mettre en oeuvre le procede
JP2002269065A (ja) 2001-03-08 2002-09-20 Mitsubishi Electric Corp プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ
WO2003104976A2 (en) * 2002-06-06 2003-12-18 Koninklijke Philips Electronics N.V. Method for writing data to a non-volatile memory embedded in an integrated circuit and corresponding circuit
US6970985B2 (en) 2002-07-09 2005-11-29 Bluerisc Inc. Statically speculative memory accessing
US20050114850A1 (en) * 2003-10-29 2005-05-26 Saurabh Chheda Energy-focused re-compilation of executables and hardware mechanisms based on compiler-architecture interaction and compiler-inserted control
US7996671B2 (en) * 2003-11-17 2011-08-09 Bluerisc Inc. Security of program executables and microprocessors based on compiler-architecture interaction
US8607209B2 (en) 2004-02-04 2013-12-10 Bluerisc Inc. Energy-focused compiler-assisted branch prediction
US20070294181A1 (en) * 2006-05-22 2007-12-20 Saurabh Chheda Flexible digital rights management with secure snippets
US20080126766A1 (en) 2006-11-03 2008-05-29 Saurabh Chheda Securing microprocessors against information leakage and physical tampering
US20080154379A1 (en) * 2006-12-22 2008-06-26 Musculoskeletal Transplant Foundation Interbody fusion hybrid graft
KR101239767B1 (ko) * 2007-11-12 2013-03-06 삼성전자주식회사 화상형성장치 및 그 제어방법
CN103971447B (zh) * 2013-02-04 2017-11-14 山东新北洋信息技术股份有限公司 纸币识别装置及其处理方法和纸币处理状态记录方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3478322A (en) * 1967-05-23 1969-11-11 Ibm Data processor employing electronically changeable control storage
JPS5242019B2 (ja) * 1971-09-29 1977-10-21
BE795789A (fr) * 1972-03-08 1973-06-18 Burroughs Corp Microprogramme comportant une micro-instruction de recouvrement
US3828320A (en) * 1972-12-29 1974-08-06 Burroughs Corp Shared memory addressor
GB1540923A (en) * 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer
JPS5931744B2 (ja) * 1975-12-01 1984-08-03 インテル・コ−ポレ−シヨン Ｍｏｓデジタルコンピユ−タ
DE2738113C2 (de) * 1976-09-06 1998-07-16 Gao Ges Automation Org Vorrichtung zur Durchführung von Bearbeitungsvorgängen mit einem Identifikanden
JPS5427732A (en) * 1977-08-04 1979-03-02 Toshiba Corp Information processor
US4128873A (en) * 1977-09-20 1978-12-05 Burroughs Corporation Structure for an easily testable single chip calculator/controller
FR2461301A1 (fr) 1978-04-25 1981-01-30 Cii Honeywell Bull Microprocesseur autoprogrammable

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0218792A (ja) * 1988-07-05 1990-01-23 Mitsubishi Electric Corp Ｅｐｒｏｍプログラミング装置

Also Published As

Publication number Publication date
JPS54154954A (en) 1979-12-06
FR2461301A1 (fr) 1981-01-30
GB2022884A (en) 1979-12-19
DE2916658C2 (ja) 1989-10-26
JPH06223206A (ja) 1994-08-12
DE2916658A1 (de) 1979-10-31
FR2461301B1 (ja) 1982-09-17
JPH02132520A (ja) 1990-05-22
HK25687A (en) 1987-04-03
JPH0227687B2 (ja) 1990-06-19
GB2022884B (en) 1982-09-29
DE2954731C2 (de) 1994-09-01
JPS6122828B2 (ja) 1986-06-03
US4382279A (en) 1983-05-03

Similar Documents

Publication Publication Date Title
JPS63145531A (ja) マイクロプロセッサ
US6772276B2 (en) Flash memory command abstraction
JP4663274B2 (ja) メモリコントローラとそれを備えるスマートカード、およびメモリのデータ読出し動作制御方法
WO2012054159A1 (en) Memories and methods for performing atomic memory operations in accordance with configuration information
US4460972A (en) Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip
TW403880B (en) Relocatable code storage in an integrated circuit with an embedded microcontroller
US6757211B2 (en) Synchronous flash memory command sequence
US20040186947A1 (en) Access control system for nonvolatile memory
US6996721B2 (en) Flash device security method utilizing a check register
JPH06275084A (ja) 不揮発性半導体記憶装置及びそれを用いたデータ処理装置
CN113557500A (zh) 多模式受保护存储器
JPS61123959A (ja) 着脱自在なメモリモジユ−ルを有する電子機器
JPS62245353A (ja) Ｅｅｐｒｏｍのデ−タ書換え防止回路
EP0020972B1 (en) Program controlled microprocessing apparatus
TWI701553B (zh) 反及閘快閃記憶體的讀取方法
JPS6246493A (ja) 半導体集積回路装置
JPH0934795A (ja) Ｃｐｕプログラムのコピープロテクト法
JPS6226738B2 (ja)
JPH0636197B2 (ja) マイクロコンピユ−タ
HU180393B (hu) Kapcsolási elrendezés mikroszámítógép bővíthető memóriaegységhez
JPH03171496A (ja) マイクロコンピュータ
JPH1021690A (ja) ダイナミック連想アクセスメモリー
JPH1139222A (ja) マイクロコンピュータ
JPS62224854A (ja) マイクロ・コンピユ−タ
JPH0444137A (ja) １チップマイクロコンピュータ