JPH0934795A - Ｃｐｕプログラムのコピープロテクト法 - Google Patents

Abstract

(57)【要約】 【目的】 コンピュターシステムに於いて、メモリーの
内容をシステムの外部より容易にコピーされない事を目
的とする。 【構成】 ＣＰＵのプログラムのコピーをプロテクトす
る方法に於いて、ＲＯＭ内蔵のカスタムＣＰＵを設計す
る際に、ライトステートマシン内蔵のメモリーを使う事
を前提に、例えばフラッシュＲＯＭ等を使う事を前提に
して、また、メモリー（ＲＯＭ）にはプログラムしか存
在させない事も前提としてメモリー（ＲＯＭ）のアウト
プットイネーブル信号をＣＰＵのプログラムカウンター
によるインストラクションフェッチサイクル信号にのみ
イネーブルできるようにしたカスタムＣＰＵである。ま
た、加うるにＲＯＭへステータスをリードできるコマン
ドを与えた後のサイクル等でもアウトプットイネーブル
とするカスタムＣＰＵである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】ゲーム機などに於けるプログラム
ソフトのコピーのプロテクトをする方法、及びカスタム
ＣＰＵに関する。

【０００２】

【従来の技術】通常、プログラムソフトはＲＯＭやＲＡ
Ｍなどに格納されているため、特にＲＯＭは不揮発性な
のでいとも簡単に読み出してコピーされた。そこでＲＯ
ＭをＣＰＵチップと一緒にパッケイジ化をしたり、ＣＰ
Ｕチップと一緒に１チップ化をしたりしてＩＣレベルの
パターン化を行ったり、またバッテイリーバックアップ
をしたＲＡＭの搭載をしたりしてしていた。これらはチ
ップやパッケージの開封時に配線パターンや電池を破壊
したりして物理的に壊れるようになっており、ＲＯＭや
ＲＡＭだけを取り出し触れないようにすることによりコ
ピーのプロテテクトを行っていた。

【０００２】それはそれなりに目的を達成したが、しか
しＲＯＭへのプログラムの書き込みは、マスクＲＯＭだ
とマスクＲＯＭのパターンを作ってからパッケージに封
入し、またチップが出来てから内容の確認のため読み出
してみてベリファイチェックを行う必要があるといった
問題点があった。またイレーザプルなＲＯＭの場合はパ
ッケージに封入してから書き込む方法もとられ、この場
合も読み出してみてベリファイチェックを行う必要があ
った。またＲＯＭの代わりにＲＡＭなどを搭載した場合
も、ＲＡＭに書き込んだあと、読み出してみてベリファ
イチェックを行う必要があった。

【０００３】このように製造の段階で、書き込んだ内容
が正しく書き込まれているか確認のための読み出し手段
が、必ず必要であった。そして一般にそれらの読み出し
手段は、読み出しの手順が特異であるのみで、即ち特別
に設けた信号に特別な電圧をかけるといった特異な手順
がとられ、メーカーなら可能な方法だが一般には少し難
しいといった程度の手法であるに過ぎなかった。しかし
一方、特殊ではあるが製造工程の中で行える容易な手段
である事がメーカーと言えども必要でもあった。しか
し、同時にこの秘密にされた読み出し手段や方法が知れ
てしまうと、コピープロテクトの意味が無くなるので、
一方では手順が簡単でいとも容易であってはいけないと
言う矛盾した問題点でもあった。

【０００４】例えば、ベリファイチェックが間接的にサ
ムチェックのみのチエックといった簡単な方法では製造
工程の信頼性が確保できないと言う理由から、直接デー
タを読み出す方法がとられていた。しかし読み出すには
違いないが、間接的な読み出しの中間的なチェック方法
の一つである、書き込み時のライトモデイファイリード
のように書き込みながらデータバスにはデータを読み出
す事なく読み出し照合のみをとり、その照合結果のみを
ステータス信号として保存し、その後ＲＯＭのステータ
ス信号のみを外部に読み出せるようにした、ライトステ
ータスマシンを内蔵したメモリーもあった。

【０００５】しかし、この手法はデータを直接ＲＯＭの
外部へ読み出す事はないがプロテクトを目的とした物で
はなく、書き込みの効率化のための物であった。したが
ってＲＯＭ内には、一般的な通常のリード／ライトが可
能なデータエリアの存在を当然想定しており、従ってそ
のデータエリアとしてのリードアクセスが可能であっ
た。このことは通常のプログラムでのリード行為である
メモリーダンププログラムによる読み出しも可能である
事を意味し、プロテクトにはならないと言う問題点があ
った。

【０００６】

【発明が解決しようとする課題】本発明の課題とすると
ころは、プログラムエリアにプログラムを書くことは当
然できるが、ＲＯＭに書いたデータのチエックのための
直接のリードを必要としない方法で、しかし何らかの手
段でベリファイチェックは必要なのでチエックを可能と
しながらも、ＲＯＭの内容をチップの外部に読み出す事
なく、チエックを可能とする方法で、かつインストラク
ションフェッチサイクルでは読み出せるが、通常のオペ
ランドデータを読み出すリードマシンサイクルでは読み
出せない方法、即ちダンププログラムでも内容を読み出
せないＲＯＭシステムを提供する事を目的とする。

【０００７】詳細には、ダンププログラム等によりプロ
グラムエリアをデータとみなして読み出す事が出来なく
すること。またベリファイなどで直接メモリーのデータ
を外へ読み出す手段を無くし、アドレスバスやデータバ
スを１チップの外部より制御または監視してトレースし
ていればＲＯＭの内容を把握出来ると言ったことが出来
ないようにすることである。

【０００８】

【課題を解決するための手段】上記問題点を解決するた
め、フラッシュメモリーなどで採用されているＲＯＭ内
部のライトステートマシンが書き込みコマンドを受け付
ける事により、書き込みデータの自動的な書き込みサイ
クルの生成と同時にライトステータスマシンの内部で自
動的なデータの読み出しと照合サイクルを行いその照合
結果のみをステータスとしてステータスレジスターに残
す方法を採用する事を前提とする。

【０００９】本発明はこのようなライトステートマシン
を持ったＲＯＭを用いて、直接メモリーの中のデータを
読み出さなくともチェックが出来るメモリーを用いる事
を前提にし、かつ、このプロテテクトしたいメモリーに
はプログラムしか存在させない事も前提とする。またＣ
ＰＵがメモリーのプログラム領域をアクセスするのはプ
ログラムカウンターによるインストラクションのフェッ
チサイクルのみであることに着目する。即ち、プログラ
ム領域はデータ領域では無いので、データとしてはリー
ドアクセスを必要としない領域である事に注目する。そ
して、この領域のＲＯＭへのライトは出来るが、インス
トラクションフェッチサイクル以外の通常のリードアク
セスが出来ないようにしても差し支え無いようにする。
例えば、ＣＰＵが持つインストラクションフェッチサイ
クル信号でのみプログラムエリアのメモリーをアクセス
できるようにする。

【００１０】尚、ＲＯＭの内部のライトステートマシン
のステータスのリードも、ライトコマンドを与える時に
次のリードサイクルはステータスリードができるサイク
ルであることを前提に、前記インストラクションフェッ
チサイクル以外に、加うるに、ステータスのリードサイ
クルでも強制的にメモリーのアウトプットをイネーブル
するようにする。尚、ライトステータスマシンからのス
テータスのリードは、ライトコマンド以外のその他のコ
マンドを与えた場合でも可能となる例があるので、例え
ばステータスリードコマンドや、消去コマンド等を与え
た後も次のサイクルはステータスをリードできる状態に
なるので、これらのコマンドを与えた後のサイクルでも
強制的にメモリーのアウトプットをイネーブルするよう
にする。

【００１１】

【作用】インストラクションサイクルには、２種のサイ
クルがあり、その１つはインストラクションフェッチサ
イクルであり、他はエキュスキュートサイクルである。
即ち、インストラクションフェッチサイクルはオペコー
ドとオペランドをメモリーよりリードする行為であり、
他のエクスキュートサイクルは必要なデータをデータエ
リアのメモリーよりリードする行為である。同じリード
サイクルでもＣＰＵのサイクルでは別れている。

【００１２】即ち、プログラムエリアはインストラクシ
ョンフェッチサイクルでのみアクセスされるようになっ
ているので、これ以外ではアクセスできなくとも差し支
えない。尚、データエリアは別途別ＲＯＭに分けて設け
てあるので、なんら差し支えない。またこのプログラム
エリアのＲＯＭへプログラムを書き込むときは、通常の
ＲＡＭと同様にライト可能となっているが、ＲＯＭのラ
イトステートマシンへのコマンドの与え方は、コマンド
が一連の２つのコマンドシーケンスで出来ていて、例え
ば１サイクル目はコマンドの種別を書き込みであり、２
サイクル目はステータスの読みとなっている。このコマ
ンドのＲＯＭへの書き込む行為はプログラムの書き込み
以外はバグで無い限り行わないし、仮に行ってもステー
タスがリードされるのみで、ＲＯＭの内容が外に読み出
せる事は無い。

【００１３】即ち、このコマンドのステータスなどのリ
ードに関するＲＯＭチップへのアクセス時のアウトプッ
トイネーブルは、コマンドライトに続くリードの間のみ
アウトプットイネーブル信号が出るように限定してある
ので、ＲＯＭのデータが読み出される心配は無い。

【００１４】

【実施例】６８０００系のＣＰＵを例に以下に実施例を
記す。第１実施例のブロック図を図１に記す。この図を
もとに以下に説明する。ＲＯＭはライトステータスマシ
ンを備えたフラッシュメモリー（ＲＯＭ）を用いること
とする。またこのフラシュメモリー（ＲＯＭ）には、プ
ログラムのみを記憶させるエリアとする。尚、６８００
０系のＣＰＵにはプロッセサーステータスとしてファン
クションコードＦＣ０，ＦＣ１，ＦＣ２が用意されてお
り、この信号がＦＣ０＝０，ＦＣ１＝１、ＦＣ２＝０の
時、ＣＰＵのサイクルタイプはユーザープログラムエリ
アをアクセスするサイクルであることを意味している。

【００１５】そこで、このステータス信号ＦＣ０，１，
２をデコードしてインストラクションフェッチサイクル
信号（００）とし、このインストラクションフェッチサ
イクル信号（００）とＣＰＵのＲ／Ｗ信号（０７）のラ
イト信号とをＡＮＤをとりインストラクションフェッチ
アウトプットイネーブル信号（０１）とし、このインス
トラクションフェッチアウトプットイネーブル信号（０
１）をＲＯＭのＯＥ入力端子のＯＲゲートの一方の入力
とする。

【００１６】また、ＲＯＭのＣＳ端子には、このＲＯＭ
のプログラムエリアの割り当てられたアドレス空間のア
ドレスをデコードしたアドレスデコード信号（０３）
と、ＣＰＵのアドレスストローブＡＳ信号（１０）とを
ＡＮＤをとりＲＯＭのチップセレクト信号（０２）と
し、ＲＯＭのＣＳ入力端子に入力する。

【００１７】また、ＲＯＭのアドレスバスＡ１〜Ａ２３
とデータバスＤ０〜Ｄ１５には、それぞれＣＰＵのアド
レスＡ１〜Ａ２３とデータＤ０〜Ｄ１６を入れる。

【００１８】また、ＲＯＭにプログラムを書き込むコマ
ンドのデータコードをデコードしてコマンドデコード信
号（０４）とし、このコマンドデコード信号（０４）信
号とＣＰＵのＲ／Ｗ信号（０７）のライト信号とをＡＮ
Ｄをとり、ステータスリードコマンド信号（０５）と
し、このステータスリードコマンド信号（０５）をＤタ
イプのフリップフロップのＤタイプの入力とする。また
ＤフリップフロップのＴ入力にはＲＯＭのチップセレク
ト信号（０２）と同じ信号の後縁エッジでトリガーがか
かるように入力する。そしてそのＤフリップフロップの
ネガティブ出力のＱバー出力信号をステータスリード信
号（０９）とし、このステータスリード信号（０９）を
前記ＲＯＭのＯＥ入力端子のＯＲゲートの他方の入力と
し、ＯＲゲートの出力信号をＲＯＭアウトプットイネー
ブル信号（０６）信けとし、ＲＯＭのＯＥ入力信号とす
る。

【００１９】また、データバスＤ０〜Ｄ１５の外部への
出口には双方向バッファーを設け、外部へのライト方向
のゲートコントロー少信号は、ＣＰＵのＲ／Ｗ信号（０
７）のライト信号でアクティブとする。また、外部から
のリード方向のゲートコントロール信号は、このＲＯＭ
のチップセレクト信け（０２）のネガティブ信号とＣＰ
ＵのＲ／Ｗ信号（０７）のリード信号とのＡＮＤをと
り、データバスリードイネーブル信号（０８）とし、こ
のデータバスリードイネーブル信号（０８）でアクティ
ブとする。またＣＰＵのプロッセサーステータス信号の
ファンクションコードＦＣ０，ＦＣ１，ＦＣ２の信号
は、外部から回り込んでこの信号を強制的にコントロー
ル出来ないように、バッファーＢＦ０，ＢＦ１，ＢＦ２
を設けて外部へ出力する。

【００２０】尚、本実施例では、コマンドのデコードは
ライトコマンドを想定してあるが、その他のステータス
をリードできるコマンドを複数種類デコードしてコマン
ドデコード信号（０４）としても良い。また、ライトコ
マンドや消去コマンドを与える時は、必要に応じて書き
込み電源ＶＰＰを与えるものとする。

【００２１】

【発明の効果】以上のように構成することにより、ＲＯ
Ｍのアウトプットイネーブル信号（０６）は、ＣＰＵの
インストラクションフェッチサイクル信号（０１）と、
ステータスリード信号（０９）によってのみアウトプッ
トイネーブルされるので、その他のデータアクセスリー
ドではアウトプットイネーブルされる事は無い。従って
別途設けたダンププログラムを動作させて、このプロテ
クトされたプログラムエリアを読み出す事が出来ない。

【００２２】また、ＲＯＭのチップセレクト信号とＷＥ
信号は、ＲＯＭのリード／ライトにかかわらず、またイ
ンストラクションフェッチサイクル、またはノーマルな
データアクセスにかかわらず、割り当てられたアドレス
空間をセレクトされたときイネーブルとなる。このとき
ＣＰＵのＲ／Ｗ信号（０７）のライトでコマンドのライ
トも可能となる。但し、間違ってデータをライトしよう
とした場合、そのデータがコマンドに該当するものはコ
マンドと見なされ、コマンドに該当しないものは無視さ
れる形となる。

【００２３】また、データバスバッファーＤＢＦ０〜Ｄ
ＢＦ７は、内部ＲＯＭであるフラシュメモリー以外の外
部のメモリーがアクセスされた時にのみイネーブルとな
り、内部のメモリー即ちフラシュメモリーのデータがス
ルーで外部に抜けて出る事は無い。また、ＣＰＵのプロ
セサーステータス信号ＦＣ０〜ＦＣ２にはそれぞれバッ
ファーＢＦ１〜ＢＦ２があることにより、外部より強制
的にこれらの信号をコントロールする事が出来ない。従
って、外部よりあたかもインストラクションフェッチサ
イクルであるかのごとく、内部のＲＯＭのアウトプット
イネーブル信号を強制的にイネーブルとすることが出来
ないので、ＲＯＭの内容を取り出す事は出来ない。

【図面の簡単な説明】

【図１】 第１実施例の回路ブロック図

【符号の説明】

００；インストラクションフェッチサイクル信号 ０１；インストラクションフェッチアウトプットイネー
ブル信号 ０２；ＲＯＭのチップセレクト信号 ０３；アドレスデコード信号 ０４；コマンドデコード信号 ０５；ステータスリードコマンド信号 ０６；ＲＯＭアウトプットイネーブル信号 ０７；ＣＰＵのＲ／Ｗ信号 ０８；データバスリードイネーブル信号 ０９；ステータスリード信号 １０；アドレスストローブＡＳ信号 ＢＦ０〜ＢＦ２；バッファー ＤＢＦ０〜ＤＢＦ７；データバスバッファー

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河▲とう▼ 鉄也 石川県金沢市新神田３丁目２番27号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵが持っているインストラクション
   フェッチサイクルを表す信号を用い、プログラムソフト
   を格納したメモリーをアクセスする際に、そのメモリー
   のアウトプットイネーブル信号をインストラクションフ
   ェッチサイクルを表す信号でイネーブルするようにした
   メモリーアクセス手段を持ったコンピューターシステ
   ム。
2. 【請求項２】 請求項１記載コンピューターシステムを
   用いたメモリーを内蔵した１チップＣＰＵに於いて、イ
   ンストラクションフェッチサイクルを表す信号とデータ
   バスをバッファーを通して１チップＣＰＵの外部に信号
   を出すようにし、かつ１チップＣＰＵの内部のプログラ
   ムソフトを格納したメモリーをアクセスする時はデータ
   バスのバッファーをディスエーブルするようにした１チ
   ップＣＰＵ。
3. 【請求項３】 メモリーへの書き込みをライトステータ
   スマシンにコマンドを与える事で行う機能を持ったＲＯ
   Ｍを用い、インストラクションフェッチサイクル時以外
   に、ＲＯＭのステータスを読み出すコマンドをライトス
   テータスマシンに与える時にもＲＯＭがアウトプットイ
   ネーブルされＲＯＭのステータスが読み出せるようにし
   た請求項１、２記載の１チップＣＰＵ。