CN101379471A - 具有时间效率的嵌入式eeprom/处理器控制方法 - Google Patents

Abstract

在具有处理器和EEPROM的嵌入式系统中，使用写入前阻断子例行程序来在对所述EEPROM进行写入操作之前抑制所述处理器，所述嵌入式系统在所述EEPROM处于写入模式下时提供EEPROM繁忙信号。检测器电路发现将映射到EEPROM地址空间的读取功能且如果EEPROM繁忙位被断言且所述EEPROM为读取目标则暂停代码执行。在正对所述EEPROM进行写入时，准许由所述处理器进行代码执行和处理器对除了所述EEPROM之外的存储器的存取。

Description

具有时间效率的嵌入式EEPROM/处理器控制方法

技术领域

本发明涉及一种包括电可擦除可编程只读存储器(EEPROM)和关联处理器的嵌入式系统，且尤其涉及改进嵌入式系统的性能。

背景技术

嵌入式系统大体上是执行特殊用途且可以是较大系统中的子系统的专用计算机系统。通常，将嵌入式系统提供于单个、价格低廉的集成电路芯片上，所述集成电路芯片包括微控制器或微处理器和关联存储器。所述关联存储器包括EEPROM和其它类型的存储器。对EEPROM进行写入操作比对EEPROM进行读取操作要花费多得多的时间。嵌入式EEPROM的典型写入时间为几毫秒，而典型读取时间为10到100毫微秒。由于EEPROM的写入时间较长，所以针对对EEPROM的每一次写入操作，与嵌入式系统中的EEPROM相关联的典型处理器需要停止且接着等待一段相当长的停机时间。

典型EEPROM写入操作包括以下步骤：向EEPROM的页面缓冲器中载入一个或一个以上字节的数据。使控制插脚上的电压改变以通过从页面缓冲器写入到存储器单元来开始写入操作。在完成写入操作后，EPROM繁忙位即重设以指示EEPROM写入操作的完成。

在典型嵌入式EEPROM中，EEPROM直到EEPROM繁忙位重设或消除为止才可用于进行读取/写入操作。此致使处理器一直等待(通过轮询EEPROM繁忙位或通过中断)到EEPROM繁忙位重设为止才继续代码执行。此种情况在代码和数据存储于单个EEPROM中的系统中尤其成立。要求处理器等待在程序码和数据均存储于单个EEPROM中的嵌入式系统中是很普遍的。

在具有一种类型以上的存储器的嵌入式系统中，可用使处理器可在EEPROM处于写入循环期间继续做有用工作的方式来优化读取/写入操作。此些优化应确保在写入操作期间计算机将无需存取EEPROM。此要求在EEPROM繁忙位被断言时计算机不从EEPROM取出数据。在嵌入式系统中，试图进行此优化可能会变得复杂。

或者，通常使用更简单的写入后阻断方法来将数据写入到EEPROM中且接着在对EEPROM的写入操作正完成时阻断微处理器的操作。写入后阻断子例行程序的代码的实例展示如下：

//写入后阻断代码的范例

Void eeWriteByte(uint16_t address，uint8_t data){

     outb(IO_EECR，EEWRITE_FLAG；       //设置控制寄存器中的EEPROM写入位

     outw(IO_EEAR，address)；          //将地址写入到EE地址寄存器

     outb(IO_EEDR，data)；            //将数据写入到EE数据寄存器

     outb(IO_EECR，0)；              //使开始写入的写入控制线下降

      While(inb(IO_EESTATUS)&EEBUSY_FLAG){

                nop{}；//  等待直到繁忙消除为止

图1为在对EEPROM进行写入后阻断或中断计算机操作的写入后阻断子例行程序的流程图100。方框102展示写入后阻断子例行程序首先设置控制寄存器中的EEPROM写入位。方框104展示所述子例行程序接着将指定EEPROM地址写入到EEPROM地址寄存器。方框106展示所述子例行程序接着将数据写入到EEPROM数据寄存器。方框106展示使写入控制线下降以开始从EEPROM数据寄存器将数据写入到经定址的EEPROM存储器位置。方框110指示通过使处理器处在等待状态直到EEPROM写入操作完成且EEPROM繁忙位被解断言为止来阻断处理器操作。

乍一想，可将阻断代码移到子例行程序的开头，但这样会造成随后任何EEPROM读取将会失败的结果。将会读取不正确的数据，且无已出现误差的任何指示。

颁予孙(Sohn)等人的美国专利公开案2004/0208064描述一种控制IC存储器的方法，所述方法能够同时执行数据读取操作和数据写入操作。然而，此种方法需要具有单独的输入和输出插脚的存储器且也使用标记存储器。在嵌入式微控制器系统中，使用额外硬件将不具有成本效率。

颁予长谷川(Hasegawa)的美国专利第5,657,467号描述一种非易失性半导体存储器装置，所述装置包括用于存储数据的单独寄存器。向选择电路供应来自写入控制电路的繁忙信号，所述繁忙信号指示存储器装置是在写入模式下操作且应使用来自单独寄存器的输出信号。在嵌入式微控制器系统中，具有用于存储数据的单独寄存器将不具有成本效率。

颁予本田(Honda)等人的美国专利第6,512,693号描述一种存储器单元阵列，所述存储器单元阵列配置成许多核心，每一核心包括存储器单元区块。将若干核心选择为第一组(bank)，而将剩余核心选择为第二组。此允许在一组中进行数据读取操作，而在第二组中进行数据写入/擦除操作。在嵌入式微控制器系统中，具有许多核心和存储器区块将不具有成本效率。

需要一种用于在价格低廉的嵌入式系统中有效地减少与EEPROM相关联的处理器的停机时间的有效技术。

发明内容

将数据写入到EEPROM花费大量的时间。本发明解决与嵌入式EEPROM相关联的处理器因对EEPROM的每一次写入操作而需要等待相当长的停机时间的问题。本发明意欲有效地减少关联处理器的停机时间(减少处理器等待时间)。本发明意欲帮助嵌入式处理器在关联EEPROM正被写入的同时执行程序码。

本发明使用写入前阻断子例行程序来在对EEPROM进行写入操作之前检查EEPROM是否繁忙且在其繁忙时等待。本发明也提供一种电路，所述电路检测意欲映射到EEPROM地址空间中的读取，且如果EEPROM繁忙位被断言则暂停代码执行。因此，本发明允许由关联处理器进行的程序码执行和对其它存储器的存取，也就是对不同于EEPROM的存储器的存取，即使是在正对EEPROM进行写入时。如果处理器对EEPROM进行了任何存取，则处理器进入等待状态且处理器临时暂停程序码的执行，直到EEPROM繁忙位被解断言为止。

与写入前阻断代码结合的此电路允许在未涉及未预期的EEPROM存取的情况下进行程序码优化。结果为由计算机进行的程序码执行继续进行，直到EEPROM繁忙信号阻断处理器的操作为止。本发明提供写入前阻断功能和硬件读取封锁。因此，在写入子例行程序开始时阻断对EEPROM的写入操作，而对EEPROM的读取操作由额外电路阻断。

本发明提供用于嵌入式EEPROM和处理器的具有时间效率的读取/写入控制方法。所述方法包括提供有效的EEPROM繁忙信号，当EEPROM处在写入行为中时，所述EEPROM繁忙信号为有效的或被断言的。当EEPROM繁忙信号为无效或被解断言时，所述方法继续在处理器中执行程序码。当EEPROM繁忙信号为有效的时，所述方法在写入子例行程序开始时阻断写入代码执行。又，当EEPROM繁忙信号为有效的时，所述方法包括通过使用读取检测电路来阻断读取代码执行，所述读取检测电路检测EEPROM繁忙信号何时为有效的和何时请求对EEPROM地址的读取。在EEPROM繁忙信号被撤销或被解断言时，所述方法包括继续由处理器执行代码，直到EEPROM繁忙信号阻断代码执行为止，使得在写入子例行程序开始时阻断写入操作，而读取操作由读取检测电路阻断。

所述方法包括检测映射到EEPROM地址空间中的读取地址。只要EEPROM不由处理器存取且EEPROM繁忙信号不被断言，便允许程序码执行。

当EEPROM繁忙信号为有效时在写入子例行程序开始时阻断写入代码执行的步骤包括：检测在控制寄存器中EEPROM繁忙的设置或断言；阻断在处理器中的代码执行；等待直到EEPROM繁忙位被解断言或被撤销为止；将地址写入到EEPROM地址寄存器中；将数据写入到EEPROM数据寄存器中；和双态触发写入控制线以开始将数据写入到EEPROM中地址EEPROM地址寄存器处。

附图说明

图1为常规写入后阻断子例行程序的流程图。

图2为具有内建式EEPROM的示范性微控制器的方框图。

图3A展示用于图2的微控制器的EEPROM地址寄存器。

图3B展示用于图2的微控制器的EEPROM数据寄存器。

图3C展示用于图2的微控制器的EEPROM控制寄存器。

图4为用于写入前阻断子例行程序的流程图。

图5为用于读取检测器电路的电路图。

具体实施方式

图2展示由ATMEL公司生产的具有内建式EEPROM的示范性AT90S1200RISC微控制器200的结构。微控制器200使用具有单独存储器和具有用于程序和数据存储器的总线的哈佛结构概念。8位数据总线202展示为将各种内部组件链接在一起。32×8通用寄存器204向算术逻辑单元(ALU)206提供两个输出运算数。程序存储器被提供为系统内的可下载的512×16可编程快闪存储器208。在中断和子例行程序调用期间，将返回地址程序计数器(PC)存储于堆栈中，所述堆栈为专用于子例行程序和中断的3级深的硬件堆栈210。

此微控制器在64×8EEPROM存储器212中含有64字节的数据，存储器212被组织成可读取和写入单个字节的单独数据空间。由提供于I/O空间中的EEPROM控制寄存器214控制EEPROM与CPU之间的存取。由IN和OUT指令存取所述I/O空间中的各种I/O位置，所述指令在32通用工作寄存器204与I/O空间之间传送数据。EEPRM写入存取时间在2.5毫秒到4毫秒的范围中。自定时功能让用户软件检测何时可将下一字节写入到EEPROM。当对EEPROM进行读取或写入时，使CPU在执行下一指令之前停止两个时钟循环。

图3A说明用于微控制器200的8位EEPROM地址寄存器(EEAR)300。EEAR 300具有I/O空间地址S1E。位0-5(EEAR0-EEAR5)指定在64字节的EEPROM 212空间中的EEPROM地址。

图3B说明用于微控制器200的8位EEPROM数据寄存器(EEDR)310。EEDR 310具有I/O空间地址S1D。位0-7(LSB-MSB)含有用于EEPROM 212的数据。对于EEPROM写入操作而言，EEDR寄存器310含有待写入到EEPROM 212中由EEAR寄存器300给出的EEPROM地址中的数据。对于EEPROM读取操作而言，EEDR寄存器310含有从EEEPROM 212的由EEAR 300给出的EEPROM地址处读出的数据。

图3C说明用于微控制器200的8位EEPROM控制寄存器(EECR)320。EECR 320具有I/O空间地址S1C。

EECT 320的位1为EEPROM写入启用(EEWE)位，其为对EEPROM 212的写入选通。当地址和数据是正确地设置时，将EEWE位设置为写入到EEPROM中。当写入存取时间已流逝时，清除EEWE位或由硬件将EEWE位重设为零。用户软件可轮询此位且在写入下一字节之前等待零。当EEWE已经设置时，CPU在执行下一指令之前停止两个循环。

EECT 310的位2为EEPROM读取启用(EERE)位，其为对EEPROM 212的读取选通。当在EEAR 300中设置正确地址时，必须设置EERE位。当清除EERE位或由硬件将EERE位重设为零时，在EEDR 310中找到所请求的数据。EEPROM读取存取采用一个指令且无需轮询EERE位。当EERE位已经设置时，CPU在执行下一指令之前停止两个循环。

写入前阻断子例行程序的代码的实例展示如下：

//写入前阻断代码的实例

Void eeWriteByte(uint16_t address，uint8_t data){

      While(inb(IO_EESTATUS)&EEBUSY_FLAG){

             nop{}；//等待直到繁忙消除为止

}

     outb(IO_EECR，EEWRITE_FLAG；//设置控制寄存器中的EEPROM写入位

     outw(IO_EEAR，address)；   //将地址写入到EE地址寄存器

     outb(IO_EEDR，data)；     //将数据写入到EE数据寄存器

     outb(IO_EECR，0)；      //使开始写入的写入控制线下降

}

图4为用于写入前阻断子例行程序的流程图400，所述子例行程序使计算机在写入到EEPROM之前等待直到EEPROM为空白的为止。方框402检测控制寄存器中EEPROM繁忙位的设置。方框406指示计算机等待直到EEPROM写入完成为止。方框408将地址写入到EEPROM地址寄存器。方框410将数据写入到EEPROM数据寄存器。方框412双态触发写入控制线以开始将数据写入到EEPROM中指定的EEPROM地址处。

图5展示包括EEPROM地址检测器502的读取检测器电路500，EEPROM地址检测器502监视读取所映射到的EEPROM的地址空间中的地址。如果找到此地址，则将读取检测输出信号提供于信号线504上而到2-输入逻辑与门506的一个输入端子。2-输入逻辑与门506的另一个输入端子从具有内建式EEPROM的微控制器200接收EEPROM繁忙信号。如果读取检测信号和EEPROM繁忙信号两者同时存在，则与门506在等待信号线508上向微控制器200中的处理器提供回等待信号。代码执行和存储器存取可继续，只要其不试图存取EEPROM。如果任何读取试图存取EEPROM，则代码执行经由多数处理器所常见的等待机制而延迟。

与写入前阻断代码结合的读取检测器电路500允许在未涉及未预期的EEPROM存取的情况下进行代码优化。结果是程序码能够在处理器中继续执行，直到EEPROM繁忙信号阻断执行为止。在写入前阻断子例行程序开始时阻断写入操作，而读取由额外读取检测器电路500阻断。取决于代码优化的程度，本发明的组合可通过使EEPROM在程序码执行继续的同时仍进行写入来消除一些或全部的长等待时间。

本发明允许由处理器进行的程序码执行和处理器对不同于EEPROM的存储器的存取继续，只要由处理器进行的代码执行和处理器对存储器的存取不试图存取EEPROM本身。如果任何读取确实试图存取EEPROM，则通过多数处理器、微计算机或微控制器所常见的处理器等待机制来延迟程序码执行。与写入前阻断代码结合的读取检测器电路500允许在不必涉及到未预期的EEPROM存取的情况下进行代码优化。结果为代码能够继续在处理器中的执行，直到EEPROM繁忙信号阻断代码的执行为止。对于繁忙EEPROM而言，在所述子例行程序开始时阻断写入操作，而由读取检测器电路500阻断读取操作。

已为了说明和描述的目的而呈现对本发明的特定实施例的前文描述。其不意欲为详尽的或将本发明限于所揭示的精确形式，且显然，根据上述教示可能进行许多修改和变化。选择并描述所述实施例以便最好地解释本发明的原理和其实际应用，借此使所属领域的其他技术人员能够以各种实施例加以适合所预期的特定用途的各种修改来最好地利用本发明。本发明的范围意欲由所附权利要求书和其等效物界定。

Claims (6)

1.一种用于嵌入式EEPROM和处理器的具有时间效率的读取/写入控制方法，其包含以下步骤：

提供在所述EEPROM处在写入行为中时为有效的EEPROM繁忙信号；

在所述EEPROM繁忙信号为无效时，由所述处理器执行程序码；

当所述EEPROM繁忙信号为有效时，在写入子例行程序开始时阻断由所述处理器进行的写入代码执行；

用读取检测电路来阻断读取代码执行，所述读取检测电路检测所述EEPROM繁忙信号何时为有效的和何时请求对EEPROM地址的读取；和

在所述EEPROM繁忙信号为无效时继续由所述处理器进行的程序码执行，其中所述EEPROM繁忙信号阻断代码执行，使得在写入子例行程序开始时阻断写入操作，并使得仅在所述读取操作在有效EEPROM繁忙信号期间导致EEPROM读取时由所述读取检测电路阻断读取操作。

2.根据权利要求1所述的方法，其中通过使用读取检测电路阻断读取代码执行的所述步骤包括检测被映射到所述EEPROM地址空间中的读取地址，所述读取检测电路检测所述EEPROM繁忙信号何时为有效的和何时请求对EEPROM地址的读取。

3.根据权利要求1所述的方法，其包括允许由所述处理器进行的代码执行和所述处理器对除了所述EEPROM之外的存储器的存取继续，只要所述EEPROM不被所述处理器存取且所述EEPROM繁忙信号为无效的。

4.根据权利要求1所述的方法，其中当所述EEPROM处在写入行为中时提供来自所述EEPROM的EEPROM繁忙信号的所述步骤包括将所述EEPROM繁忙信号提供为写入繁忙位的状态。

5.根据权利要求1所述的方法，其包括将所述EEPROM和所述处理器一起嵌入于单个集成电路封装中的嵌入式系统中。

6.根据权利要求1所述的方法，其中当所述EEPROM繁忙信号为有效时在写入子例行程序开始时阻断写入代码执行的所述步骤包括：

检测控制寄存器中EEPROM繁忙位的断言；

阻断在所述处理器中的代码执行；

等待直到所述EEPROM繁忙位被解断言为止；

将地址写入到EEPROM地址寄存器；

将数据写入到EEPROM数据寄存器中；和

双态触发写入控制线以开始将数据从所述EEPROM数据寄存器写入到所述EEPROM中写入于所述EEPROM地址寄存器中的地址处。

Images