JP3839288B2 - メモリカード - Google Patents
メモリカード Download PDFInfo
- Publication number
- JP3839288B2 JP3839288B2 JP2001276002A JP2001276002A JP3839288B2 JP 3839288 B2 JP3839288 B2 JP 3839288B2 JP 2001276002 A JP2001276002 A JP 2001276002A JP 2001276002 A JP2001276002 A JP 2001276002A JP 3839288 B2 JP3839288 B2 JP 3839288B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory card
- command
- card
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリカードに関し、特に、マルチメディアカードにおける規格の変更、追加のフレキシブルな対応に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータや多機能端末機などの外部記憶メディアの１つとして、マルチメディアカードが広く知られている。マルチメディアカードは、デジタルビデオカメラの静止画像記録、携帯電話のデータ記録、携帯音楽プレーヤの音楽記録などのあらゆるデジタル情報に用いられている。
【０００３】
このマルチメディアカードは、標準化団体であるＭＭＣＡ（ＭｕｌｔｉＭｅｄｉａ Ｃａｒｄ Ａｓｓｏｃｉａｔｉｏｎ）によって規格化されたマルチメディアカード規格によって互換性が維持されている。
【０００４】
マルチメディアカードは、インターネットの拡大、ならびに携帯電話などの普及に伴って誕生した歴史の浅い製品であり、マルチメディアカード規格には、ホスト側の予期せぬ規格違反などの動作に対する対応が規定されていない場合がある。
【０００５】
本発明者の検討によれば、ホストが発行したカード選択信号（ＣＳ）によって選択されたマルチメディアカードが、コマンドを受け付けてその処理を実行する動作モードにおいて、ホストのコマンドによるアクセス実行中に、該カード選択信号がネゲートされる場合などがある。
【０００６】
このような場合のマルチメディアカードにおける処理としては、データ入力とデータ出力とをマスクし、クロック信号が入力される限り、該マルチメディアカード内部の処理を継続するなどが考えられる。
【０００７】
なお、この種のＩＣカードについて詳しく述べてある例としては、１９９０年１２月１日、株式会社工業調査会発行、大島雅志（編）、「電子材料」Ｐ２２〜Ｐ２６があり、この文献には、各種のＩＣカードにおける技術動向が記載されている。
【０００８】
【発明が解決しようとする課題】
ところが、上記のようなカード選択信号がネゲートされた際におけるメモリカードの動作処理では、次のような問題点があることが本発明者により見い出された。
【０００９】
すなわち、カード選択信号がネゲートになった後、再びアサートになると、該カード選択信号がネゲート中であっても、マルチメディアカードは処理動作を継続していることになる。
【００１０】
一方、ホストは、非選択時のカード動作を把握するのが困難であるために、再びカード選択信号がアサートになった際に、ホストとマルチメディアカードとの処理の同期が取れなくなり、該マルチメディアカードの制御ができなくなってしまう恐れがある。
【００１１】
本発明の目的は、ホストから規格上認められていないタイミングで信号が転送されても、内部処理状態から最適な処理動作を選択して実行することのできるメモリカードを提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
１．すなわち、本発明のメモリカードは、ホストから発行されたコマンドに基づいて不揮発性半導体メモリの動作指示を行うコントローラに、ホストからデータが転送中に、カード選択信号がアサートからネゲートに遷移すると中断信号を出力する処理判定手段を備え、該処理判定手段が中断信号を出力した際には、転送中のデータをすべて無効とし、転送処理を中断するものである。
２．また、前記第１項において、前記処理判定手段は、データが転送中であることを検出し、転送中フラグ信号を出力する転送制御部と、該転送制御部から出力される転送中フラグ信号とカード選択信号とが入力され、転送中フラグ信号の入力中にカード選択信号がアサートからネゲートに遷移した際に、中断信号を出力する処理判定部とよりなるものである。
【００１４】
また、本願のその他の発明の概要を項に分けて簡単に示す。
１．ホストから発行されたコマンドに基づいて不揮発性半導体メモリの動作指示を行うコントローラに、転送されたコマンドの実行時に、カード選択信号がアサートからネゲートに遷移した際に、サスペンド信号を出力する処理判定手段を備え、該処理判定手段がサスペンド信号を出力した際には、カード選択信号の状態にかかわらずコマンドを実行した後、データ転送前の状態で待機するものである。
２．前記第１項のメモリカードにおいて、前記処理判定手段が、コマンドの実行時に動作信号を出力するコマンド制御部と、該コマンド制御部から出力される動作信号とカード選択信号とが入力され、動作信号の入力中にカード選択信号がアサートからネゲートに遷移した際に、サスペンド信号を出力する処理判定部とよりなるものである。
３．前記第２項のメモリカードにおいて、前記コマンド制御部が、動作信号を出力する際のコマンドが、リードコマンド、ライトコマンド、またはイレースコマンドの少なくともいずれか１つよりなるものである。
４．ホストから発行されたコマンドに基づいて不揮発性半導体メモリの動作指示を行うコントローラに、ホストからデータが転送中であることを検出し、転送中フラグ信号を出力する転送制御部と、ホストから転送されたコマンドの実行時に動作信号を出力するコマンド制御部と、該転送制御部から出力される転送中フラグ信号とカード選択信号とが入力され、転送中フラグ信号の入力中にカード選択信号がアサートからネゲートに遷移した際に、中断信号を出力するとともに、コマンド制御部から出力される動作信号とカード選択信号とが入力され、動作信号の入力中にカード選択信号がアサートからネゲートに遷移した際に、サスペンド信号を出力する処理判定部とを備え、処理判定部が中断信号を出力した際には、転送中のデータをすべて無効として転送処理を中断し、処理判定部がサスペンド信号を出力した際には、カード選択信号の状態にかかわらずコマンドを実行した後、データ転送前の状態で待機するものである。
５．前記第４項のメモリカードにおいて、前記コマンド制御部が動作信号を出力する際のコマンドが、リードコマンド、ライトコマンド、またはイレースコマンドの少なくともいずれか１つよりなるものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
図１は、本発明の一実施の形態によるホストに接続されたメモリカードのブロック図、図２は、図１のメモリカードのブロック図、図３は、図２のメモリカードに設けられた処理判定部のブロック図、図４〜図７は、本発明の一実施の形態によるホストが規格外のカード選択信号を出力した際のメモリカードにおける信号タイミングのそれぞれの例を示したタイミングチャート、図８は、図４〜図７のタイミングにおけるメモリカードの状態遷移図、図９は、図１のメモリカードにおける動作タイミングの一例を示したタイミングチャートである。
【００１７】
本実施の形態において、デジタルビデオカメラ、携帯電話、携帯音楽プレーヤやパーソナルコンピュータなどにおけるホストＨＴには、図１に示すように、外部記憶メディアとしてメモリカード１，２が接続されている。このメモリカード１，２は、マルチメディアカードからなる。
【００１８】
これらメモリカード１，２は、共通のバスＢＬを介してホストＨＴと接続されている。このバスＢＬを介して、コマンド、データ、クロックなどの各種信号が転送される。
【００１９】
また、メモリカード１，２には、ホストＨＴがアクセスする際に出力されるカード選択信号ＣＳ１，ＣＳ２がそれぞれ入力されるように接続されている。たとえば、ホストＨＴが、メモリカード１にアクセスする際には、カード選択信号ＣＳ１が該メモリカード１に入力され、メモリカード２にアクセスする際には、カード選択信号ＣＳ２が該メモリカード２に入力される。
【００２０】
さらに、メモリカード１（，２）は、図２に示すように、コントローラ３、およびフラッシュメモリ４から構成されている。コントローラ３は、ホストＨＴから受け取ったコマンドなどに基づいてフラッシュメモリ４の制御を司り、該フラッシュメモリ４に格納されたプログラムやデータなどを読み出し、所定の処理を行うとともに、データの書き込み動作指示を行う。フラッシュメモリ４は、電気的にデータの書き換え、消去が可能な不揮発性半導体メモリである。
【００２１】
また、コントローラ３は、ＣＰＵ５、インタフェース制御部６、およびバッファ７などから構成されている。ＣＰＵ５は、該ＣＰＵ５に設けられたＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、またはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）などの不揮発性メモリに格納されている制御プログラムに基づいて所定の処理を行い、コントローラ３のすべての制御を司る。
【００２２】
インタフェース制御部６は、ホストＨＴから入出力される書き込み／読み出し／消去といった動作を指示するコマンドなどを受け、これらの動作に必要なデータの入出力を行う。
【００２３】
また、バッファ７は、ホストＨＴ、およびフラッシュメモリ４から入出力されるデータを一時的に格納する。
【００２４】
さらに、インタフェース制御部６には、図３に示すように、処理判定部（処理判定手段）６ａが設けられている。この処理判定部６ａは、転送制御回路（転送制御部）８、書き込み制御回路（コマンド制御部）９、ならびに判定回路（処理判定部）１０から構成されている。
【００２５】
転送制御回路８は、メモリカード１（，２）におけるデータ転送の制御を司り、そのデータ転送中に、転送中フラグ信号ＴＳを判定回路１０に出力する。書き込み制御回路９は、メモリカード１（，２）がデータ書き込み中に内部ビジー信号（動作信号）ＢＵＳＹ１（，ＢＵＳＹ２）を生成し、判定回路１０に出力する。
【００２６】
判定回路１０は、ホストＨＴから入力されるカード選択信号ＣＳ１（，ＣＳ２）、転送中フラグ信号ＴＳ、および内部ビジー信号ＢＵＳＹ１（，ＢＵＳＹ２）のそれぞれの状態に基づいて、転送中断信号ＳＳ１（，ＳＳ２）、サスペンド信号ＳＵＳ１（，ＳＵＳ２）をＣＰＵ５に出力する。
【００２７】
次に、本実施の形態のメモリカード１において、メモリカード規格に規定されていないカード選択信号ＣＳ１の遷移に伴うインタフェース制御部６の動作について、図４〜図７のタイミングチャートを用いて、図８の状態遷移図を参照しながら説明する。
【００２８】
ここで、図４〜図７のタイミングチャートは、上方から下方にかけて、ホストＨＴから転送されるカード選択信号ＣＳ１、ホストＨＴから転送されるコマンドＣＭＤ、ホストＨＴから転送されるデータＤ、メモリカード１からホストＨＴに出力されるビジー信号ＢＹ、メモリカード１から出力される転送中断信号ＳＳ１、ならびにメモリカード１から出力されるサスペンド信号ＳＵＳ１における信号のタイミングをそれぞれ示している。また、ここでは、メモリカード１について記載するが、メモリカード２においても同様の動作を行うものである。
【００２９】
図４においては、マルチ転送において、データＤの書き込み動作中にホストＨＴのカード選択信号ＣＳ１がネゲートした場合を示している。また、図４のビジー信号ＢＹにおける点線は、実際のメモリカード１の書き込み動作を示している。
【００３０】
まず、メモリカード１にホストＨＴからカード選択信号ＣＳ１が転送されると（状態１）、続いてデータ書き込みのコマンドＣＭＤが転送され、メモリカード１はデータ転送待ちになる（状態２）。その後、ホストＨＴからは１回目（１ブロック目）の書き込みデータＤが転送される（状態３）。
【００３１】
ホストＨＴからデータＤを受け取ると、メモリカード１は、データ書き込み中を示すビジー信号ＢＹ（Ｈｉ）をホストＨＴに出力し、データＤの書き込みを行う（状態４）。
【００３２】
このデータＤの書き込み中において、ホストＨＴから転送されているカード選択信号ＣＳ１が何らかの理由によってネゲートされてしまうと（状態５）、メモリカード１からは、中間レベルのビジー信号ＢＹ（ハイインピーダンス状態）がホストＨＴに出力される。
【００３３】
このとき、判定回路１０は、カード選択信号ＣＳ１がネゲートで、かつメモリカード１がデータＤを書き込み中（ビジー）の際に、ＣＰＵ５にサスペンド信号ＳＵＳ１を出力する。サスペンド信号ＳＵＳ１を検出したＣＰＵ５は、カード選択信号ＣＳ１がネゲートであってもデータＤの書き込みが終了するまで、書き込み動作を行う（状態６）。
【００３４】
ここでは、データＤの書き込み動作中に、ホストＨＴのカード選択信号ＣＳ１がアサートになっているので、判定回路１０は、アサートのカード選択信号ＣＳ１を受けてサスペンド信号ＳＵＳ１の出力を中止し、メモリカード１が通常動作となる。
【００３５】
そして、１回目のデータＤの書き込みが終了し、ビジー信号ＢＹが解除されてレディ信号になると、ホストＨＴから２回目（２ブロック目）のデータが転送される。
【００３６】
また、図５では、マルチ転送において、ホストＨＴからデータＤを転送中にカード選択信号ＣＳ１がネゲートされた場合を示している。
【００３７】
この場合、メモリカード１に、ホストＨＴからカード選択信号ＣＳ１が転送され、データ書き込みのコマンドＣＭＤが転送されて（状態１）、その後、１回目のデータＤが入力される（状態２，３）。
【００３８】
メモリカード１は、ホストＨＴからデータＤの転送が終了すると、データ書き込み中を示すビジー信号ＢＹ（Ｈｉ）をホストＨＴに出力し、データＤの書き込みを行う（状態４）。
【００３９】
データＤの書き込みが終了し、ビジー信号ＢＹが解除されてレディ信号になり、再びデータＤの転送待ちになると（状態２）、ホストＨＴから２回目のデータが転送される（状態３）。このデータＤの転送中に、ホストＨＴのカード選択信号ＣＳ１が何らかの理由によってネゲートされてしまうと（状態７）、判定回路１０は、ＣＰＵ５に転送中断信号ＳＳ１を出力する。
【００４０】
よって、判定回路１０は、カード選択信号ＣＳ１、および転送制御回路８の転送中フラグ信号ＴＳがどちらもネゲートになった際に転送中断信号ＳＳ１を出力する。
【００４１】
この転送中断信号ＳＳ１を検出したＣＰＵ５は、転送中のデータＤをすべて無効とし、内部処理を中断する。これによって、再びカード選択信号ＣＳ１がアサートになった際に、再びデータＤを受け取ってしまうことを防止することができる。
【００４２】
さらに、図６は、カード選択信号ＣＳ１がネゲートの間に、データＤの書き込み動作が終了した場合を示している。なお、図６においても、図４と同様に、ビジー信号ＢＹにおける点線は実際のメモリカード１の書き込み動作を示している。
【００４３】
メモリカード１に、ホストＨＴから選択信号ＣＳ１が転送され、データ書き込みのコマンドＣＭＤが転送される（状態１）。その後、１回目のデータＤが入力される（状態２，３）。メモリカード１は、データＤを受け取ると、データ書き込み中を示すビジー信号ＢＹをホストＨＴに出力し、データＤの書き込みを行う（状態４）。
【００４４】
このデータＤの書き込み中において、ホストＨＴのカード選択信号ＣＳ１がネゲートされてしまうと（状態５）、メモリカード１からは、中間レベルのビジー信号ＢＹがホストＨＴに出力される。
【００４５】
同時に、判定回路１０は、ＣＰＵ５にサスペンド信号ＳＵＳ１を出力する。サスペンド信号ＳＵＳ１を検出したＣＰＵ５は、選択信号ＣＳ１がネゲートであってもデータＤの書き込みが終了するまで、書き込み動作を行う（状態６）。
【００４６】
ここでも、判定回路１０は、カード選択信号ＣＳ１がネゲートで、かつメモリカード１がデータＤを書き込み中（ビジー）の際に、サスペンド信号ＳＵＳ１を出力する。
【００４７】
そして、データＤの書き込み動作が終了すると、判定回路１０は、カード選択信号ＣＳ１がネゲートであってもサスペンド信号ＳＵＳ１の出力を中止する。メモリカード１は、データの書き込み動作の終了後、カード選択信号ＣＳ１がアサートになるまで保留状態となる。
【００４８】
そして、再びホストＨＴの選択信号ＣＳ１がアサートになると、メモリカード１は通常動作に戻り、データ書き込みのコマンドＣＭＤ、データＤがそれぞれ入力される。
【００４９】
また、図７においては、１回目のデータＤの書き込み動作が終了し、ホストＨＴから２回目のデータＤを転送する際に、カード選択信号ＣＳ１がネゲートになった場合について示している。
【００５０】
メモリカード１に、ホストＨＴからアサートのカード選択信号ＣＳ１、データ書き込みのコマンドが転送され、その後、１回目（１ブロック目）の書き込みデータＤが入力される。
【００５１】
ホストＨＴからデータＤを受け取ると、メモリカード１は、データ書き込み中を示すビジー信号ＢＹをホストＨＴに出力し、データＤの書き込みを行う。
【００５２】
データＤの書き込みが終了するとビジー信号ＢＹが解除されてレディ信号になる。その後、カード選択信号ＣＳ１がネゲートになると、メモリカード１は、中間レベルのビジー信号ＢＹをホストＨＴに出力する。
【００５３】
ここで、判定回路１０は、メモリカード１がデータ書き込み動作を終了しているので、カード選択信号ＣＳ１がネゲートになっても、サスペンド信号ＳＵＳ１、あるいは転送中断信号ＳＳ１のいずれも出力されない。
【００５４】
その後、再びホストＨＴの選択信号ＣＳ１がアサートになると、メモリカード１は通常動作に戻り、データ書き込みのコマンドＣＭＤ、ならびにデータＤが入力される。
【００５５】
次に、図４〜図７に示した動作を行うメモリカード１，２を用いた有効な動作の一例を図９を用いて説明する。
【００５６】
この図９においては、上方から下方にかけて、メモリカード１を選択するカード選択信号ＣＳ１、メモリカード２を選択するカード選択信号ＣＳ２、ホストＨＴから転送されるコマンドＣＭＤ、ホストＨＴから転送されるデータＤ、メモリカード１の書き込み制御回路９から出力される内部ビジー信号ＢＵＳＹ１、メモリカード２の書き込み制御回路９から出力される内部ビジー信号ＢＵＳＹ２、メモリカード１の判定回路１０から出力される転送中断信号ＳＳ１、メモリカード１の判定回路１０から出力されるサスペンド信号ＳＵＳ１、メモリカード２の判定回路１０から出力される転送中断信号ＳＳ２、およびメモリカード２の判定回路１０から出力されるサスペンド信号ＳＵＳ２をそれぞれ示している。
【００５７】
まず、ホストＨＴがカード選択信号ＣＳ１を出力し、メモリカード１を選択する。そして、メモリカード１に対してデータ書き込みのコマンドＣＭＤ１を転送する。
【００５８】
その後、ホストＨＴは、メモリカード１に書き込む１ブロック目のデータＤ１−１を転送する。データＤ１−１の転送が終了すると、メモリカード１は、該データＤ１−１の書き込み動作を開始する。データＤ１−１の書き込み中は、書き込み制御回路９から内部ビジー信号ＢＵＳＹ１（Ｈｉ）が出力される。
【００５９】
このとき、メモリカード１の判定回路１０には、アサートのカード選択信号ＣＳ１、ならびに書き込み制御回路９が出力するデータ書き込み中を示すビジー信号ＢＵＳＹ１が入力されている。
【００６０】
その後、ホストＨＴは、カード選択信号ＣＳ１をネゲートにするとともに、メモリカード２を選択するカード選択信号ＣＳ２をアサートにし、該メモリカード２にデータＤ２−１を書き込むコマンドＣＭＤ２を転送する。
【００６１】
また、メモリカード１の判定回路１０は、カード選択信号ＣＳ１がアサートからネゲートに遷移した際に、サスペンド信号ＳＵＳ１をＣＰＵ５に出力する。このサスペンド信号ＳＵＳ１を受けて、ＣＰＵ５は、選択信号ＣＳ１がネゲートであってもデータＤの書き込みが終了するまで、書き込み動作を行う。
【００６２】
データＤ１−１の書き込み動作が終了すると、内部ビジー信号ＢＵＳＹ１がＬｏレベルの信号となる。この信号を受けて判定回路１０は、サスペンド信号ＳＵＳ１の出力を中止する。
【００６３】
一方、アサートのカード選択信号ＣＳ２が入力されたメモリカード２には、ホストＨＴからデータ書き込みのコマンドＣＭＤ２が転送され、続いてメモリカード２に書き込む１ブロック目のデータＤ２−１が転送される。
【００６４】
データＤ２−１の転送が終了すると、メモリカード２は、該データＤ２−１の書き込み動作を開始する。そして、ホストＨＴは、再びカード選択信号ＣＳ１をアサートに、カード選択信号ＣＳ１をネゲートにし、メモリカード１にデータＤ１−２を転送する。
【００６５】
メモリカード２の判定回路１０は、カード選択信号ＣＳ２がアサートからネゲートに遷移したことにより、サスペンド信号ＳＵＳ２をＣＰＵ５に出力する。ＣＰＵ５は、サスペンド信号ＳＵＳ２を受けて、選択信号ＣＳ２がネゲートであってもデータＤの書き込みが終了するまで、書き込み動作を行う。
【００６６】
これらの動作を繰り返すことによって、メモリカード１に書き込み動作を指示してデータＤ１−１を転送し、そのメモリカード１内部でデータ書き込みを行っている間に、該メモリカード１を非選択にするとともにメモリカード２を選択し、同様に書き込み動作を指示してデータＤ２−１を転送し、該メモリカード２がデータ書き込み中に再びメモリカード１にアクセスを行うという、いわゆるインタリーブ処理を可能とすることができる。
【００６７】
それにより、本実施の形態によれば、データ転送中、あるいはデータ書き込み中などにメモリカード１，２を選択するカード選択信号ＣＳ１，ＣＳ２がネゲートになっても、ホストＨＴとメモリカード１，２との間に生じる処理の食い違いや、タイミングの不一致などの問題を確実に回避することができる。
【００６８】
また、複数のメモリカードを処理できるホストＨＴにメモリカード１，２を用いることによってインタリーブ処理などが可能となり、効率よく、短時間でデータの処理を行うことが可能となる。
【００６９】
さらに、本実施の形態においては、データ読み出し動作時について記載したが、本発明は、データ読み出し動作、あるいはイレース動作などのデータ読み出し動作以外にも適用することができる。
【００７０】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７１】
たとえば、前記実施の形態では、各々のメモリカードにタイミングをずらしてコマンドを入力していたが、これらメモリカードに同時にコマンド入力することにより、よりデータ処理を高速化することができる。また、データ転送中にデバイス信号がネゲートされた場合に、その転送中のセクタの最初にアクセスを戻すようにしてもよい。
【００７２】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７３】
（１）データ転送中、あるいはデータ書き込み動作時などのコマンド処理中にカード選択信号がネゲートになっても、最適な処理を判断してメモリカードが実行するので、ホストが規格違反の動作をした際にも、メモリカードとの処理の同期が取れないなどの問題を確実に回避することができる。
【００７４】
（２）また、カード選択信号によって複数のメモリカードを有効に活用することができるので、データ処理の性能を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるホストに接続されたメモリカードのブロック図である。
【図２】図１のメモリカードのブロック図である。
【図３】図２のメモリカードに設けられた処理判定部のブロック図である。
【図４】本発明の一実施の形態によるホストが規格外のカード選択信号を出力した際のメモリカードにおける信号タイミングの一例を示したタイミングチャートである。
【図５】本発明の一実施の形態によるホストが規格外のカード選択信号を出力した際のメモリカードにおける信号タイミングの他の例を示したタイミングチャートである。
【図６】本発明の一実施の形態によるホストが規格外のカード選択信号を出力した際のメモリカードにおける信号タイミングの一例を示したタイミングチャートである。
【図７】本発明の一実施の形態によるホストが規格外のカード選択信号を出力した際のメモリカードにおける信号タイミングの他の例を示したタイミングチャートである。
【図８】図４〜図７の信号タイミングにおけるメモリカードの状態遷移図である。
【図９】図１のメモリカードにおける動作タイミングの一例を示したタイミングチャートである。
【符号の説明】
１，２ メモリカード
３ コントローラ
４ フラッシュメモリ
５ ＣＰＵ
６ インタフェース制御部
６ａ 処理判定部（処理判定手段）
７ バッファ
８ 転送制御回路（転送制御部）
９ 書き込み制御回路（コマンド制御部）
１０ 判定回路（処理判定部）
ＨＴ ホスト
ＢＬ バス
ＣＳ１，ＣＳ２ カード選択信号
ＴＳ 転送中フラグ信号
ＢＵＳＹ１，ＢＵＳＹ２ 内部ビジー信号（動作信号）
ＳＵＳ１，ＳＵＳ２ サスペンド信号
ＳＳ１，ＳＳ２ 転送中断信号
ＢＹ ビジー信号
ＣＭＤ コマンド
Ｄ データ
【発明の属する技術分野】
本発明は、メモリカードに関し、特に、マルチメディアカードにおける規格の変更、追加のフレキシブルな対応に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータや多機能端末機などの外部記憶メディアの１つとして、マルチメディアカードが広く知られている。マルチメディアカードは、デジタルビデオカメラの静止画像記録、携帯電話のデータ記録、携帯音楽プレーヤの音楽記録などのあらゆるデジタル情報に用いられている。
【０００３】
このマルチメディアカードは、標準化団体であるＭＭＣＡ（ＭｕｌｔｉＭｅｄｉａ Ｃａｒｄ Ａｓｓｏｃｉａｔｉｏｎ）によって規格化されたマルチメディアカード規格によって互換性が維持されている。
【０００４】
マルチメディアカードは、インターネットの拡大、ならびに携帯電話などの普及に伴って誕生した歴史の浅い製品であり、マルチメディアカード規格には、ホスト側の予期せぬ規格違反などの動作に対する対応が規定されていない場合がある。
【０００５】
本発明者の検討によれば、ホストが発行したカード選択信号（ＣＳ）によって選択されたマルチメディアカードが、コマンドを受け付けてその処理を実行する動作モードにおいて、ホストのコマンドによるアクセス実行中に、該カード選択信号がネゲートされる場合などがある。
【０００６】
このような場合のマルチメディアカードにおける処理としては、データ入力とデータ出力とをマスクし、クロック信号が入力される限り、該マルチメディアカード内部の処理を継続するなどが考えられる。
【０００７】
なお、この種のＩＣカードについて詳しく述べてある例としては、１９９０年１２月１日、株式会社工業調査会発行、大島雅志（編）、「電子材料」Ｐ２２〜Ｐ２６があり、この文献には、各種のＩＣカードにおける技術動向が記載されている。
【０００８】
【発明が解決しようとする課題】
ところが、上記のようなカード選択信号がネゲートされた際におけるメモリカードの動作処理では、次のような問題点があることが本発明者により見い出された。
【０００９】
すなわち、カード選択信号がネゲートになった後、再びアサートになると、該カード選択信号がネゲート中であっても、マルチメディアカードは処理動作を継続していることになる。
【００１０】
一方、ホストは、非選択時のカード動作を把握するのが困難であるために、再びカード選択信号がアサートになった際に、ホストとマルチメディアカードとの処理の同期が取れなくなり、該マルチメディアカードの制御ができなくなってしまう恐れがある。
【００１１】
本発明の目的は、ホストから規格上認められていないタイミングで信号が転送されても、内部処理状態から最適な処理動作を選択して実行することのできるメモリカードを提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
１．すなわち、本発明のメモリカードは、ホストから発行されたコマンドに基づいて不揮発性半導体メモリの動作指示を行うコントローラに、ホストからデータが転送中に、カード選択信号がアサートからネゲートに遷移すると中断信号を出力する処理判定手段を備え、該処理判定手段が中断信号を出力した際には、転送中のデータをすべて無効とし、転送処理を中断するものである。
２．また、前記第１項において、前記処理判定手段は、データが転送中であることを検出し、転送中フラグ信号を出力する転送制御部と、該転送制御部から出力される転送中フラグ信号とカード選択信号とが入力され、転送中フラグ信号の入力中にカード選択信号がアサートからネゲートに遷移した際に、中断信号を出力する処理判定部とよりなるものである。
【００１４】
また、本願のその他の発明の概要を項に分けて簡単に示す。
１．ホストから発行されたコマンドに基づいて不揮発性半導体メモリの動作指示を行うコントローラに、転送されたコマンドの実行時に、カード選択信号がアサートからネゲートに遷移した際に、サスペンド信号を出力する処理判定手段を備え、該処理判定手段がサスペンド信号を出力した際には、カード選択信号の状態にかかわらずコマンドを実行した後、データ転送前の状態で待機するものである。
２．前記第１項のメモリカードにおいて、前記処理判定手段が、コマンドの実行時に動作信号を出力するコマンド制御部と、該コマンド制御部から出力される動作信号とカード選択信号とが入力され、動作信号の入力中にカード選択信号がアサートからネゲートに遷移した際に、サスペンド信号を出力する処理判定部とよりなるものである。
３．前記第２項のメモリカードにおいて、前記コマンド制御部が、動作信号を出力する際のコマンドが、リードコマンド、ライトコマンド、またはイレースコマンドの少なくともいずれか１つよりなるものである。
４．ホストから発行されたコマンドに基づいて不揮発性半導体メモリの動作指示を行うコントローラに、ホストからデータが転送中であることを検出し、転送中フラグ信号を出力する転送制御部と、ホストから転送されたコマンドの実行時に動作信号を出力するコマンド制御部と、該転送制御部から出力される転送中フラグ信号とカード選択信号とが入力され、転送中フラグ信号の入力中にカード選択信号がアサートからネゲートに遷移した際に、中断信号を出力するとともに、コマンド制御部から出力される動作信号とカード選択信号とが入力され、動作信号の入力中にカード選択信号がアサートからネゲートに遷移した際に、サスペンド信号を出力する処理判定部とを備え、処理判定部が中断信号を出力した際には、転送中のデータをすべて無効として転送処理を中断し、処理判定部がサスペンド信号を出力した際には、カード選択信号の状態にかかわらずコマンドを実行した後、データ転送前の状態で待機するものである。
５．前記第４項のメモリカードにおいて、前記コマンド制御部が動作信号を出力する際のコマンドが、リードコマンド、ライトコマンド、またはイレースコマンドの少なくともいずれか１つよりなるものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
図１は、本発明の一実施の形態によるホストに接続されたメモリカードのブロック図、図２は、図１のメモリカードのブロック図、図３は、図２のメモリカードに設けられた処理判定部のブロック図、図４〜図７は、本発明の一実施の形態によるホストが規格外のカード選択信号を出力した際のメモリカードにおける信号タイミングのそれぞれの例を示したタイミングチャート、図８は、図４〜図７のタイミングにおけるメモリカードの状態遷移図、図９は、図１のメモリカードにおける動作タイミングの一例を示したタイミングチャートである。
【００１７】
本実施の形態において、デジタルビデオカメラ、携帯電話、携帯音楽プレーヤやパーソナルコンピュータなどにおけるホストＨＴには、図１に示すように、外部記憶メディアとしてメモリカード１，２が接続されている。このメモリカード１，２は、マルチメディアカードからなる。
【００１８】
これらメモリカード１，２は、共通のバスＢＬを介してホストＨＴと接続されている。このバスＢＬを介して、コマンド、データ、クロックなどの各種信号が転送される。
【００１９】
また、メモリカード１，２には、ホストＨＴがアクセスする際に出力されるカード選択信号ＣＳ１，ＣＳ２がそれぞれ入力されるように接続されている。たとえば、ホストＨＴが、メモリカード１にアクセスする際には、カード選択信号ＣＳ１が該メモリカード１に入力され、メモリカード２にアクセスする際には、カード選択信号ＣＳ２が該メモリカード２に入力される。
【００２０】
さらに、メモリカード１（，２）は、図２に示すように、コントローラ３、およびフラッシュメモリ４から構成されている。コントローラ３は、ホストＨＴから受け取ったコマンドなどに基づいてフラッシュメモリ４の制御を司り、該フラッシュメモリ４に格納されたプログラムやデータなどを読み出し、所定の処理を行うとともに、データの書き込み動作指示を行う。フラッシュメモリ４は、電気的にデータの書き換え、消去が可能な不揮発性半導体メモリである。
【００２１】
また、コントローラ３は、ＣＰＵ５、インタフェース制御部６、およびバッファ７などから構成されている。ＣＰＵ５は、該ＣＰＵ５に設けられたＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、またはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）などの不揮発性メモリに格納されている制御プログラムに基づいて所定の処理を行い、コントローラ３のすべての制御を司る。
【００２２】
インタフェース制御部６は、ホストＨＴから入出力される書き込み／読み出し／消去といった動作を指示するコマンドなどを受け、これらの動作に必要なデータの入出力を行う。
【００２３】
また、バッファ７は、ホストＨＴ、およびフラッシュメモリ４から入出力されるデータを一時的に格納する。
【００２４】
さらに、インタフェース制御部６には、図３に示すように、処理判定部（処理判定手段）６ａが設けられている。この処理判定部６ａは、転送制御回路（転送制御部）８、書き込み制御回路（コマンド制御部）９、ならびに判定回路（処理判定部）１０から構成されている。
【００２５】
転送制御回路８は、メモリカード１（，２）におけるデータ転送の制御を司り、そのデータ転送中に、転送中フラグ信号ＴＳを判定回路１０に出力する。書き込み制御回路９は、メモリカード１（，２）がデータ書き込み中に内部ビジー信号（動作信号）ＢＵＳＹ１（，ＢＵＳＹ２）を生成し、判定回路１０に出力する。
【００２６】
判定回路１０は、ホストＨＴから入力されるカード選択信号ＣＳ１（，ＣＳ２）、転送中フラグ信号ＴＳ、および内部ビジー信号ＢＵＳＹ１（，ＢＵＳＹ２）のそれぞれの状態に基づいて、転送中断信号ＳＳ１（，ＳＳ２）、サスペンド信号ＳＵＳ１（，ＳＵＳ２）をＣＰＵ５に出力する。
【００２７】
次に、本実施の形態のメモリカード１において、メモリカード規格に規定されていないカード選択信号ＣＳ１の遷移に伴うインタフェース制御部６の動作について、図４〜図７のタイミングチャートを用いて、図８の状態遷移図を参照しながら説明する。
【００２８】
ここで、図４〜図７のタイミングチャートは、上方から下方にかけて、ホストＨＴから転送されるカード選択信号ＣＳ１、ホストＨＴから転送されるコマンドＣＭＤ、ホストＨＴから転送されるデータＤ、メモリカード１からホストＨＴに出力されるビジー信号ＢＹ、メモリカード１から出力される転送中断信号ＳＳ１、ならびにメモリカード１から出力されるサスペンド信号ＳＵＳ１における信号のタイミングをそれぞれ示している。また、ここでは、メモリカード１について記載するが、メモリカード２においても同様の動作を行うものである。
【００２９】
図４においては、マルチ転送において、データＤの書き込み動作中にホストＨＴのカード選択信号ＣＳ１がネゲートした場合を示している。また、図４のビジー信号ＢＹにおける点線は、実際のメモリカード１の書き込み動作を示している。
【００３０】
まず、メモリカード１にホストＨＴからカード選択信号ＣＳ１が転送されると（状態１）、続いてデータ書き込みのコマンドＣＭＤが転送され、メモリカード１はデータ転送待ちになる（状態２）。その後、ホストＨＴからは１回目（１ブロック目）の書き込みデータＤが転送される（状態３）。
【００３１】
ホストＨＴからデータＤを受け取ると、メモリカード１は、データ書き込み中を示すビジー信号ＢＹ（Ｈｉ）をホストＨＴに出力し、データＤの書き込みを行う（状態４）。
【００３２】
このデータＤの書き込み中において、ホストＨＴから転送されているカード選択信号ＣＳ１が何らかの理由によってネゲートされてしまうと（状態５）、メモリカード１からは、中間レベルのビジー信号ＢＹ（ハイインピーダンス状態）がホストＨＴに出力される。
【００３３】
このとき、判定回路１０は、カード選択信号ＣＳ１がネゲートで、かつメモリカード１がデータＤを書き込み中（ビジー）の際に、ＣＰＵ５にサスペンド信号ＳＵＳ１を出力する。サスペンド信号ＳＵＳ１を検出したＣＰＵ５は、カード選択信号ＣＳ１がネゲートであってもデータＤの書き込みが終了するまで、書き込み動作を行う（状態６）。
【００３４】
ここでは、データＤの書き込み動作中に、ホストＨＴのカード選択信号ＣＳ１がアサートになっているので、判定回路１０は、アサートのカード選択信号ＣＳ１を受けてサスペンド信号ＳＵＳ１の出力を中止し、メモリカード１が通常動作となる。
【００３５】
そして、１回目のデータＤの書き込みが終了し、ビジー信号ＢＹが解除されてレディ信号になると、ホストＨＴから２回目（２ブロック目）のデータが転送される。
【００３６】
また、図５では、マルチ転送において、ホストＨＴからデータＤを転送中にカード選択信号ＣＳ１がネゲートされた場合を示している。
【００３７】
この場合、メモリカード１に、ホストＨＴからカード選択信号ＣＳ１が転送され、データ書き込みのコマンドＣＭＤが転送されて（状態１）、その後、１回目のデータＤが入力される（状態２，３）。
【００３８】
メモリカード１は、ホストＨＴからデータＤの転送が終了すると、データ書き込み中を示すビジー信号ＢＹ（Ｈｉ）をホストＨＴに出力し、データＤの書き込みを行う（状態４）。
【００３９】
データＤの書き込みが終了し、ビジー信号ＢＹが解除されてレディ信号になり、再びデータＤの転送待ちになると（状態２）、ホストＨＴから２回目のデータが転送される（状態３）。このデータＤの転送中に、ホストＨＴのカード選択信号ＣＳ１が何らかの理由によってネゲートされてしまうと（状態７）、判定回路１０は、ＣＰＵ５に転送中断信号ＳＳ１を出力する。
【００４０】
よって、判定回路１０は、カード選択信号ＣＳ１、および転送制御回路８の転送中フラグ信号ＴＳがどちらもネゲートになった際に転送中断信号ＳＳ１を出力する。
【００４１】
この転送中断信号ＳＳ１を検出したＣＰＵ５は、転送中のデータＤをすべて無効とし、内部処理を中断する。これによって、再びカード選択信号ＣＳ１がアサートになった際に、再びデータＤを受け取ってしまうことを防止することができる。
【００４２】
さらに、図６は、カード選択信号ＣＳ１がネゲートの間に、データＤの書き込み動作が終了した場合を示している。なお、図６においても、図４と同様に、ビジー信号ＢＹにおける点線は実際のメモリカード１の書き込み動作を示している。
【００４３】
メモリカード１に、ホストＨＴから選択信号ＣＳ１が転送され、データ書き込みのコマンドＣＭＤが転送される（状態１）。その後、１回目のデータＤが入力される（状態２，３）。メモリカード１は、データＤを受け取ると、データ書き込み中を示すビジー信号ＢＹをホストＨＴに出力し、データＤの書き込みを行う（状態４）。
【００４４】
このデータＤの書き込み中において、ホストＨＴのカード選択信号ＣＳ１がネゲートされてしまうと（状態５）、メモリカード１からは、中間レベルのビジー信号ＢＹがホストＨＴに出力される。
【００４５】
同時に、判定回路１０は、ＣＰＵ５にサスペンド信号ＳＵＳ１を出力する。サスペンド信号ＳＵＳ１を検出したＣＰＵ５は、選択信号ＣＳ１がネゲートであってもデータＤの書き込みが終了するまで、書き込み動作を行う（状態６）。
【００４６】
ここでも、判定回路１０は、カード選択信号ＣＳ１がネゲートで、かつメモリカード１がデータＤを書き込み中（ビジー）の際に、サスペンド信号ＳＵＳ１を出力する。
【００４７】
そして、データＤの書き込み動作が終了すると、判定回路１０は、カード選択信号ＣＳ１がネゲートであってもサスペンド信号ＳＵＳ１の出力を中止する。メモリカード１は、データの書き込み動作の終了後、カード選択信号ＣＳ１がアサートになるまで保留状態となる。
【００４８】
そして、再びホストＨＴの選択信号ＣＳ１がアサートになると、メモリカード１は通常動作に戻り、データ書き込みのコマンドＣＭＤ、データＤがそれぞれ入力される。
【００４９】
また、図７においては、１回目のデータＤの書き込み動作が終了し、ホストＨＴから２回目のデータＤを転送する際に、カード選択信号ＣＳ１がネゲートになった場合について示している。
【００５０】
メモリカード１に、ホストＨＴからアサートのカード選択信号ＣＳ１、データ書き込みのコマンドが転送され、その後、１回目（１ブロック目）の書き込みデータＤが入力される。
【００５１】
ホストＨＴからデータＤを受け取ると、メモリカード１は、データ書き込み中を示すビジー信号ＢＹをホストＨＴに出力し、データＤの書き込みを行う。
【００５２】
データＤの書き込みが終了するとビジー信号ＢＹが解除されてレディ信号になる。その後、カード選択信号ＣＳ１がネゲートになると、メモリカード１は、中間レベルのビジー信号ＢＹをホストＨＴに出力する。
【００５３】
ここで、判定回路１０は、メモリカード１がデータ書き込み動作を終了しているので、カード選択信号ＣＳ１がネゲートになっても、サスペンド信号ＳＵＳ１、あるいは転送中断信号ＳＳ１のいずれも出力されない。
【００５４】
その後、再びホストＨＴの選択信号ＣＳ１がアサートになると、メモリカード１は通常動作に戻り、データ書き込みのコマンドＣＭＤ、ならびにデータＤが入力される。
【００５５】
次に、図４〜図７に示した動作を行うメモリカード１，２を用いた有効な動作の一例を図９を用いて説明する。
【００５６】
この図９においては、上方から下方にかけて、メモリカード１を選択するカード選択信号ＣＳ１、メモリカード２を選択するカード選択信号ＣＳ２、ホストＨＴから転送されるコマンドＣＭＤ、ホストＨＴから転送されるデータＤ、メモリカード１の書き込み制御回路９から出力される内部ビジー信号ＢＵＳＹ１、メモリカード２の書き込み制御回路９から出力される内部ビジー信号ＢＵＳＹ２、メモリカード１の判定回路１０から出力される転送中断信号ＳＳ１、メモリカード１の判定回路１０から出力されるサスペンド信号ＳＵＳ１、メモリカード２の判定回路１０から出力される転送中断信号ＳＳ２、およびメモリカード２の判定回路１０から出力されるサスペンド信号ＳＵＳ２をそれぞれ示している。
【００５７】
まず、ホストＨＴがカード選択信号ＣＳ１を出力し、メモリカード１を選択する。そして、メモリカード１に対してデータ書き込みのコマンドＣＭＤ１を転送する。
【００５８】
その後、ホストＨＴは、メモリカード１に書き込む１ブロック目のデータＤ１−１を転送する。データＤ１−１の転送が終了すると、メモリカード１は、該データＤ１−１の書き込み動作を開始する。データＤ１−１の書き込み中は、書き込み制御回路９から内部ビジー信号ＢＵＳＹ１（Ｈｉ）が出力される。
【００５９】
このとき、メモリカード１の判定回路１０には、アサートのカード選択信号ＣＳ１、ならびに書き込み制御回路９が出力するデータ書き込み中を示すビジー信号ＢＵＳＹ１が入力されている。
【００６０】
その後、ホストＨＴは、カード選択信号ＣＳ１をネゲートにするとともに、メモリカード２を選択するカード選択信号ＣＳ２をアサートにし、該メモリカード２にデータＤ２−１を書き込むコマンドＣＭＤ２を転送する。
【００６１】
また、メモリカード１の判定回路１０は、カード選択信号ＣＳ１がアサートからネゲートに遷移した際に、サスペンド信号ＳＵＳ１をＣＰＵ５に出力する。このサスペンド信号ＳＵＳ１を受けて、ＣＰＵ５は、選択信号ＣＳ１がネゲートであってもデータＤの書き込みが終了するまで、書き込み動作を行う。
【００６２】
データＤ１−１の書き込み動作が終了すると、内部ビジー信号ＢＵＳＹ１がＬｏレベルの信号となる。この信号を受けて判定回路１０は、サスペンド信号ＳＵＳ１の出力を中止する。
【００６３】
一方、アサートのカード選択信号ＣＳ２が入力されたメモリカード２には、ホストＨＴからデータ書き込みのコマンドＣＭＤ２が転送され、続いてメモリカード２に書き込む１ブロック目のデータＤ２−１が転送される。
【００６４】
データＤ２−１の転送が終了すると、メモリカード２は、該データＤ２−１の書き込み動作を開始する。そして、ホストＨＴは、再びカード選択信号ＣＳ１をアサートに、カード選択信号ＣＳ１をネゲートにし、メモリカード１にデータＤ１−２を転送する。
【００６５】
メモリカード２の判定回路１０は、カード選択信号ＣＳ２がアサートからネゲートに遷移したことにより、サスペンド信号ＳＵＳ２をＣＰＵ５に出力する。ＣＰＵ５は、サスペンド信号ＳＵＳ２を受けて、選択信号ＣＳ２がネゲートであってもデータＤの書き込みが終了するまで、書き込み動作を行う。
【００６６】
これらの動作を繰り返すことによって、メモリカード１に書き込み動作を指示してデータＤ１−１を転送し、そのメモリカード１内部でデータ書き込みを行っている間に、該メモリカード１を非選択にするとともにメモリカード２を選択し、同様に書き込み動作を指示してデータＤ２−１を転送し、該メモリカード２がデータ書き込み中に再びメモリカード１にアクセスを行うという、いわゆるインタリーブ処理を可能とすることができる。
【００６７】
それにより、本実施の形態によれば、データ転送中、あるいはデータ書き込み中などにメモリカード１，２を選択するカード選択信号ＣＳ１，ＣＳ２がネゲートになっても、ホストＨＴとメモリカード１，２との間に生じる処理の食い違いや、タイミングの不一致などの問題を確実に回避することができる。
【００６８】
また、複数のメモリカードを処理できるホストＨＴにメモリカード１，２を用いることによってインタリーブ処理などが可能となり、効率よく、短時間でデータの処理を行うことが可能となる。
【００６９】
さらに、本実施の形態においては、データ読み出し動作時について記載したが、本発明は、データ読み出し動作、あるいはイレース動作などのデータ読み出し動作以外にも適用することができる。
【００７０】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７１】
たとえば、前記実施の形態では、各々のメモリカードにタイミングをずらしてコマンドを入力していたが、これらメモリカードに同時にコマンド入力することにより、よりデータ処理を高速化することができる。また、データ転送中にデバイス信号がネゲートされた場合に、その転送中のセクタの最初にアクセスを戻すようにしてもよい。
【００７２】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７３】
（１）データ転送中、あるいはデータ書き込み動作時などのコマンド処理中にカード選択信号がネゲートになっても、最適な処理を判断してメモリカードが実行するので、ホストが規格違反の動作をした際にも、メモリカードとの処理の同期が取れないなどの問題を確実に回避することができる。
【００７４】
（２）また、カード選択信号によって複数のメモリカードを有効に活用することができるので、データ処理の性能を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるホストに接続されたメモリカードのブロック図である。
【図２】図１のメモリカードのブロック図である。
【図３】図２のメモリカードに設けられた処理判定部のブロック図である。
【図４】本発明の一実施の形態によるホストが規格外のカード選択信号を出力した際のメモリカードにおける信号タイミングの一例を示したタイミングチャートである。
【図５】本発明の一実施の形態によるホストが規格外のカード選択信号を出力した際のメモリカードにおける信号タイミングの他の例を示したタイミングチャートである。
【図６】本発明の一実施の形態によるホストが規格外のカード選択信号を出力した際のメモリカードにおける信号タイミングの一例を示したタイミングチャートである。
【図７】本発明の一実施の形態によるホストが規格外のカード選択信号を出力した際のメモリカードにおける信号タイミングの他の例を示したタイミングチャートである。
【図８】図４〜図７の信号タイミングにおけるメモリカードの状態遷移図である。
【図９】図１のメモリカードにおける動作タイミングの一例を示したタイミングチャートである。
【符号の説明】
１，２ メモリカード
３ コントローラ
４ フラッシュメモリ
５ ＣＰＵ
６ インタフェース制御部
６ａ 処理判定部（処理判定手段）
７ バッファ
８ 転送制御回路（転送制御部）
９ 書き込み制御回路（コマンド制御部）
１０ 判定回路（処理判定部）
ＨＴ ホスト
ＢＬ バス
ＣＳ１，ＣＳ２ カード選択信号
ＴＳ 転送中フラグ信号
ＢＵＳＹ１，ＢＵＳＹ２ 内部ビジー信号（動作信号）
ＳＵＳ１，ＳＵＳ２ サスペンド信号
ＳＳ１，ＳＳ２ 転送中断信号
ＢＹ ビジー信号
ＣＭＤ コマンド
Ｄ データ
Claims (7)
- 複数の不揮発性メモリセルを有し、所定の情報を格納可能な不揮発性半導体メモリと、ホストから発行されたコマンドに基づいて前記不揮発性半導体メモリの動作指示を行うコントローラとからなるメモリカードであって、
前記コントローラは、
前記ホストからデータが転送中の際に、前記メモリカードを選択するカード選択信号がアサートからネゲートに遷移すると転送中断信号を出力する処理判定手段を備え、
前記処理判定手段が転送中断信号を出力した際には、転送中のデータをすべて無効とし、転送処理を中断することを特徴とするメモリカード。 - 請求項１記載のメモリカードにおいて、
前記処理判定手段は、
前記ホストからデータが転送中であることを検出し、転送中フラグ信号を出力する転送制御部と、
前記転送制御部から出力される転送中フラグ信号、ならびに前記メモリカードを選択するカード選択信号が入力され、前記転送中フラグ信号が入力されている間に前記カード選択信号がアサートからネゲートに遷移した際に、前記転送中断信号を出力する処理判定部とよりなることを特徴とするメモリカード。 - 複数の不揮発性メモリセルを有し、所定の情報を格納可能な不揮発性半導体メモリと、ホストから発行されたコマンドに基づいて前記不揮発性半導体メモリの動作指示を行うコントローラとからなるメモリカードであって、
前記コントローラは、
前記ホストから転送されたコマンドの実行時に、前記メモリカードを選択するカード選択信号がアサートからネゲートに遷移した際に、サスペンド信号を出力する処理判定手段を備え、
前記処理判定手段がサスペンド信号を出力した際には、前記カード選択信号の状態にかかわらず前記コマンドを実行した後、データ転送前の状態で待機することを特徴とするメモリカード。 - 請求項３記載のメモリカードにおいて、
前記処理判定手段が、
前記コマンドの実行時に動作信号を出力するコマンド制御部と、
前記コマンド制御部から出力される動作信号、および前記メモリカードを選択するカード選択信号が入力され、前記動作信号が入力されている間に前記カード選択信号がアサートからネゲートに遷移した際に、前記サスペンド信号を出力する処理判定部とよりなることを特徴とするメモリカード。 - 請求項４に記載のメモリカードにおいて、
前記コマンド制御部が動作信号を出力する際のコマンドが、リードコマンド、ライトコマンド、またはイレースコマンドの少なくともいずれか１つであることを特徴とするメモリカード。 - 複数の不揮発性メモリセルを有し、所定の情報を格納可能な不揮発性半導体メモリと、ホストから発行されたコマンドに基づいて前記不揮発性半導体メモリの動作指示を行うコントローラとからなるメモリカードであって、
前記コントローラは、
前記ホストからデータが転送中であることを検出し、転送中フラグ信号を出力する転送制御部と、
前記ホストから転送されたコマンドの実行時に動作信号を出力するコマンド制御部と、
前記転送制御部から出力される転送中フラグ信号、ならびに前記メモリカードを選択するカード選択信号が入力され、前記転送中フラグ信号が入力されている間に前記カード選択信号がアサートからネゲートに遷移した際に、中断信号を出力するとともに、前記コマンド制御部から出力される動作信号、および前記カード選択信号が入力され、前記動作信号が入力されている間に前記カード選択信号がアサートからネゲートに遷移した際に、サスペンド信号を出力する処理判定部とを備え、
前記処理判定部が中断信号を出力した際には、転送中のデータをすべて無効として転送処理を中断し、前記処理判定部が前記サスペンド信号を出力した際には、前記カード選択信号の状態にかかわらず前記コマンドを実行した後、データ転送前の状態で待機することを特徴とするメモリカード。 - 請求項６に記載のメモリカードにおいて、前記コマンド制御部が動作信号を出力する際のコマンドが、リードコマンド、ライトコマンド、またはイレースコマンドの少なくともいずれか１つであることを特徴とするメモリカード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276002A JP3839288B2 (ja) | 2001-09-12 | 2001-09-12 | メモリカード |
| US10/195,400 US7133961B2 (en) | 2001-09-12 | 2002-07-16 | Non-volatile memory card and transfer interruption means |
| US11/541,543 US7343445B2 (en) | 2001-09-12 | 2006-10-03 | Non-volatile memory card and transfer interruption means |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276002A JP3839288B2 (ja) | 2001-09-12 | 2001-09-12 | メモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003085505A JP2003085505A (ja) | 2003-03-20 |
| JP3839288B2 true JP3839288B2 (ja) | 2006-11-01 |
Family
ID=19100771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001276002A Expired - Fee Related JP3839288B2 (ja) | 2001-09-12 | 2001-09-12 | メモリカード |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7133961B2 (ja) |
| JP (1) | JP3839288B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11436461B2 (en) | 2005-02-22 | 2022-09-06 | Kepler Computing Inc. | Mobile phone with magnetic card emulation |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6499090B1 (en) * | 1999-12-28 | 2002-12-24 | Intel Corporation | Prioritized bus request scheduling mechanism for processing devices |
| US7565469B2 (en) * | 2004-11-17 | 2009-07-21 | Nokia Corporation | Multimedia card interface method, computer program product and apparatus |
| US7930589B2 (en) * | 2005-06-17 | 2011-04-19 | Analog Devices, Inc. | Interrupt-responsive non-volatile memory system and method |
| US7487287B2 (en) * | 2006-02-08 | 2009-02-03 | Atmel Corporation | Time efficient embedded EEPROM/processor control method |
| DE102006028943B4 (de) * | 2006-06-23 | 2008-07-24 | Infineon Technologies Ag | Verfahren zum Betreiben eines flüchtigen Schreib-Lese-Speichers als Detektor und Schaltungsanordnung |
| KR100784869B1 (ko) * | 2006-06-26 | 2007-12-14 | 삼성전자주식회사 | 대기 전류를 줄일 수 있는 메모리 시스템 |
| KR100843136B1 (ko) * | 2006-11-14 | 2008-07-02 | 삼성전자주식회사 | 비휘발성 메모리에서 연산 처리를 제어하는 장치 및 그방법 |
| KR100866625B1 (ko) * | 2007-02-26 | 2008-11-03 | 삼성전자주식회사 | Ｍｍｃ 또는 ｓｄ 프로토콜을 사용하는 다수의 메모리장치들을 인터페이스하는 방법 및 시스템 |
| US9741027B2 (en) | 2007-12-14 | 2017-08-22 | Tyfone, Inc. | Memory card based contactless devices |
| US8451122B2 (en) | 2008-08-08 | 2013-05-28 | Tyfone, Inc. | Smartcard performance enhancement circuits and systems |
| US20100033310A1 (en) * | 2008-08-08 | 2010-02-11 | Narendra Siva G | Power negotation for small rfid card |
| US7961101B2 (en) * | 2008-08-08 | 2011-06-14 | Tyfone, Inc. | Small RFID card with integrated inductive element |
| WO2010099093A1 (en) | 2009-02-24 | 2010-09-02 | Tyfone, Inc. | Contactless device with miniaturized antenna |
| US20140013031A1 (en) * | 2012-07-09 | 2014-01-09 | Yoko Masuo | Data storage apparatus, memory control method, and electronic apparatus having a data storage apparatus |
| KR102430983B1 (ko) | 2017-09-22 | 2022-08-09 | 삼성전자주식회사 | 스토리지 장치 및 그 동작 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5740404A (en) * | 1993-09-27 | 1998-04-14 | Hitachi America Limited | Digital signal processor with on-chip select decoder and wait state generator |
| US6278654B1 (en) * | 2000-06-30 | 2001-08-21 | Micron Technology, Inc. | Active terminate command in synchronous flash memory |
| US20030028806A1 (en) * | 2001-08-06 | 2003-02-06 | Rangaprasad Govindarajan | Dynamic allocation of ports at firewall |
| US20030172229A1 (en) * | 2002-03-08 | 2003-09-11 | Takasugi Robin Alexis | Systems and methods for detecting and compensating for runt block data transfers |
-
2001
- 2001-09-12 JP JP2001276002A patent/JP3839288B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-16 US US10/195,400 patent/US7133961B2/en not_active Expired - Lifetime
-
2006
- 2006-10-03 US US11/541,543 patent/US7343445B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11436461B2 (en) | 2005-02-22 | 2022-09-06 | Kepler Computing Inc. | Mobile phone with magnetic card emulation |
| US11720777B2 (en) | 2005-02-22 | 2023-08-08 | Icashe, Inc. | Mobile phone with magnetic card emulation |
Also Published As
| Publication number | Publication date |
|---|---|
| US7133961B2 (en) | 2006-11-07 |
| US20030051094A1 (en) | 2003-03-13 |
| JP2003085505A (ja) | 2003-03-20 |
| US7343445B2 (en) | 2008-03-11 |
| US20070033334A1 (en) | 2007-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3839288B2 (ja) | メモリカード | |
| KR100708128B1 (ko) | 낸드 플래시 메모리 제어 장치 및 방법 | |
| US20180275921A1 (en) | Storage device | |
| US9741442B2 (en) | System and method of reading data from memory concurrently with sending write data to the memory | |
| JP4593575B2 (ja) | 埋め込み型コンピュータシステムの各構成部材のための共通化インターフェース | |
| JP5090819B2 (ja) | メモリーカード及び該データ格納方法 | |
| KR100725271B1 (ko) | 복수개의 ｄｍａ 채널을 갖는 ｕｓｂ-ｓｄ 저장 장치 및 그저장 방법 | |
| JP5443998B2 (ja) | 不揮発性記憶装置、ホスト装置、不揮発性記憶システム、データ記録方法、およびプログラム | |
| MX2012005183A (es) | Linea de espera de comandos para componente periferico. | |
| US8762676B2 (en) | Memory access control device, command issuing device, and method | |
| EP2214103A1 (en) | I/O controller and descriptor transfer method | |
| JP2004355476A (ja) | コンピュータ制御装置、コンピュータ装置、カード媒体制御方法、およびプログラム | |
| JP4294894B2 (ja) | メモリカード | |
| JP2006236105A (ja) | アクセス制御装置及びその制御方法 | |
| JPWO2003009301A1 (ja) | 記憶装置 | |
| US7844754B2 (en) | Data transfer apparatus and data transfer method | |
| CN109935252B (zh) | 存储器装置及其操作方法 | |
| JP2011248952A (ja) | テストモード付きフラッシュメモリ及びその接続試験方法 | |
| US20180336147A1 (en) | Application processor including command controller and integrated circuit including the same | |
| JP2002366509A (ja) | ダイレクトメモリアクセスコントローラおよびそのアクセス制御方法 | |
| US10566062B2 (en) | Memory device and method for operating the same | |
| TWI667657B (zh) | 記憶體裝置及其操作方法 | |
| US20110125481A1 (en) | Apparatus and method for simulating function of multimedia device | |
| JPH11317068A (ja) | メモリカ―ド | |
| CN110781118A (zh) | 实现并行总线从模式的方法及装置、计算机设备、介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |