JP2003085505A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JP2003085505A JP2003085505A JP2001276002A JP2001276002A JP2003085505A JP 2003085505 A JP2003085505 A JP 2003085505A JP 2001276002 A JP2001276002 A JP 2001276002A JP 2001276002 A JP2001276002 A JP 2001276002A JP 2003085505 A JP2003085505 A JP 2003085505A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory card
- command
- transfer
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 ホストが規格上認められていないタイミング
信号が転送されても、内部処理状態から最適な処理動作
を選択して実行する。 【解決手段】 メモリカードには、転送制御回路８、書
き込み制御回路９、判定回路１０が設けられている。転
送制御回路８は、データ転送中に、転送中フラグ信号Ｔ
Ｓを出力する。書き込み制御回路９は、データ書き込み
中に内部ビジー信号ＢＵＳＹ１を出力する。判定回路１
０は、転送中フラグ信号ＴＳの入力中に、ホストＨＴの
カード選択信号ＣＳ１がネゲートになると転送中断信号
ＳＳ１を出力し、かつ内部ビジー信号ＢＵＳＹ１の入力
中にカード選択信号ＣＳ１がネゲートになるとサスペン
ド信号ＳＵＳ１を出力する。ＣＰＵは、転送中断信号Ｓ
Ｓ１を受けると転送中のデータを無効として転送処理を
中断し、サスペンド信号ＳＵＳ１を受けた際には、実行
中の処理が終了した後、待機状態にする。
信号が転送されても、内部処理状態から最適な処理動作
を選択して実行する。 【解決手段】 メモリカードには、転送制御回路８、書
き込み制御回路９、判定回路１０が設けられている。転
送制御回路８は、データ転送中に、転送中フラグ信号Ｔ
Ｓを出力する。書き込み制御回路９は、データ書き込み
中に内部ビジー信号ＢＵＳＹ１を出力する。判定回路１
０は、転送中フラグ信号ＴＳの入力中に、ホストＨＴの
カード選択信号ＣＳ１がネゲートになると転送中断信号
ＳＳ１を出力し、かつ内部ビジー信号ＢＵＳＹ１の入力
中にカード選択信号ＣＳ１がネゲートになるとサスペン
ド信号ＳＵＳ１を出力する。ＣＰＵは、転送中断信号Ｓ
Ｓ１を受けると転送中のデータを無効として転送処理を
中断し、サスペンド信号ＳＵＳ１を受けた際には、実行
中の処理が終了した後、待機状態にする。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリカードに関
し、特に、マルチメディアカードにおける規格の変更、
追加のフレキシブルな対応に適用して有効な技術に関す
るものである。
し、特に、マルチメディアカードにおける規格の変更、
追加のフレキシブルな対応に適用して有効な技術に関す
るものである。
【０００２】
【従来の技術】パーソナルコンピュータや多機能端末機
などの外部記憶メディアの１つとして、マルチメディア
カードが広く知られている。マルチメディアカードは、
デジタルビデオカメラの静止画像記録、携帯電話のデー
タ記録、携帯音楽プレーヤの音楽記録などのあらゆるデ
ジタル情報に用いられている。
などの外部記憶メディアの１つとして、マルチメディア
カードが広く知られている。マルチメディアカードは、
デジタルビデオカメラの静止画像記録、携帯電話のデー
タ記録、携帯音楽プレーヤの音楽記録などのあらゆるデ
ジタル情報に用いられている。
【０００３】このマルチメディアカードは、標準化団体
であるＭＭＣＡ（ＭｕｌｔｉＭｅｄｉａ Ｃａｒｄ Ａ
ｓｓｏｃｉａｔｉｏｎ）によって規格化されたマルチメ
ディアカード規格によって互換性が維持されている。
であるＭＭＣＡ（ＭｕｌｔｉＭｅｄｉａ Ｃａｒｄ Ａ
ｓｓｏｃｉａｔｉｏｎ）によって規格化されたマルチメ
ディアカード規格によって互換性が維持されている。
【０００４】マルチメディアカードは、インターネット
の拡大、ならびに携帯電話などの普及に伴って誕生した
歴史の浅い製品であり、マルチメディアカード規格に
は、ホスト側の予期せぬ規格違反などの動作に対する対
応が規定されていない場合がある。
の拡大、ならびに携帯電話などの普及に伴って誕生した
歴史の浅い製品であり、マルチメディアカード規格に
は、ホスト側の予期せぬ規格違反などの動作に対する対
応が規定されていない場合がある。
【０００５】本発明者の検討によれば、ホストが発行し
たカード選択信号（ＣＳ）によって選択されたマルチメ
ディアカードが、コマンドを受け付けてその処理を実行
する動作モードにおいて、ホストのコマンドによるアク
セス実行中に、該カード選択信号がネゲートされる場合
などがある。
たカード選択信号（ＣＳ）によって選択されたマルチメ
ディアカードが、コマンドを受け付けてその処理を実行
する動作モードにおいて、ホストのコマンドによるアク
セス実行中に、該カード選択信号がネゲートされる場合
などがある。
【０００６】このような場合のマルチメディアカードに
おける処理としては、データ入力とデータ出力とをマス
クし、クロック信号が入力される限り、該マルチメディ
アカード内部の処理を継続するなどが考えられる。
おける処理としては、データ入力とデータ出力とをマス
クし、クロック信号が入力される限り、該マルチメディ
アカード内部の処理を継続するなどが考えられる。
【０００７】なお、この種のＩＣカードについて詳しく
述べてある例としては、１９９０年１２月１日、株式会
社工業調査会発行、大島雅志（編）、「電子材料」Ｐ２
２〜Ｐ２６があり、この文献には、各種のＩＣカードに
おける技術動向が記載されている。
述べてある例としては、１９９０年１２月１日、株式会
社工業調査会発行、大島雅志（編）、「電子材料」Ｐ２
２〜Ｐ２６があり、この文献には、各種のＩＣカードに
おける技術動向が記載されている。
【０００８】
【発明が解決しようとする課題】ところが、上記のよう
なカード選択信号がネゲートされた際におけるメモリカ
ードの動作処理では、次のような問題点があることが本
発明者により見い出された。
なカード選択信号がネゲートされた際におけるメモリカ
ードの動作処理では、次のような問題点があることが本
発明者により見い出された。
【０００９】すなわち、カード選択信号がネゲートにな
った後、再びアサートになると、該カード選択信号がネ
ゲート中であっても、マルチメディアカードは処理動作
を継続していることになる。
った後、再びアサートになると、該カード選択信号がネ
ゲート中であっても、マルチメディアカードは処理動作
を継続していることになる。
【００１０】一方、ホストは、非選択時のカード動作を
把握するのが困難であるために、再びカード選択信号が
アサートになった際に、ホストとマルチメディアカード
との処理の同期が取れなくなり、該マルチメディアカー
ドの制御ができなくなってしまう恐れがある。
把握するのが困難であるために、再びカード選択信号が
アサートになった際に、ホストとマルチメディアカード
との処理の同期が取れなくなり、該マルチメディアカー
ドの制御ができなくなってしまう恐れがある。
【００１１】本発明の目的は、ホストから規格上認めら
れていないタイミングで信号が転送されても、内部処理
状態から最適な処理動作を選択して実行することのでき
るメモリカードを提供することにある。
れていないタイミングで信号が転送されても、内部処理
状態から最適な処理動作を選択して実行することのでき
るメモリカードを提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。 １．すなわち、本発明のメモリカードは、ホストから発
行されたコマンドに基づいて不揮発性半導体メモリの動
作指示を行うコントローラに、ホストからデータが転送
中に、カード選択信号がアサートからネゲートに遷移す
ると中断信号を出力する処理判定手段を備え、該処理判
定手段が中断信号を出力した際には、転送中のデータを
すべて無効とし、転送処理を中断するものである。 ２．また、前記第１項において、前記処理判定手段は、
データが転送中であることを検出し、転送中フラグ信号
を出力する転送制御部と、該転送制御部から出力される
転送中フラグ信号とカード選択信号とが入力され、転送
中フラグ信号の入力中にカード選択信号がアサートから
ネゲートに遷移した際に、中断信号を出力する処理判定
部とよりなるものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。 １．すなわち、本発明のメモリカードは、ホストから発
行されたコマンドに基づいて不揮発性半導体メモリの動
作指示を行うコントローラに、ホストからデータが転送
中に、カード選択信号がアサートからネゲートに遷移す
ると中断信号を出力する処理判定手段を備え、該処理判
定手段が中断信号を出力した際には、転送中のデータを
すべて無効とし、転送処理を中断するものである。 ２．また、前記第１項において、前記処理判定手段は、
データが転送中であることを検出し、転送中フラグ信号
を出力する転送制御部と、該転送制御部から出力される
転送中フラグ信号とカード選択信号とが入力され、転送
中フラグ信号の入力中にカード選択信号がアサートから
ネゲートに遷移した際に、中断信号を出力する処理判定
部とよりなるものである。
【００１４】また、本願のその他の発明の概要を項に分
けて簡単に示す。 １．ホストから発行されたコマンドに基づいて不揮発性
半導体メモリの動作指示を行うコントローラに、転送さ
れたコマンドの実行時に、カード選択信号がアサートか
らネゲートに遷移した際に、サスペンド信号を出力する
処理判定手段を備え、該処理判定手段がサスペンド信号
を出力した際には、カード選択信号の状態にかかわらず
コマンドを実行した後、データ転送前の状態で待機する
ものである。 ２．前記第１項のメモリカードにおいて、前記処理判定
手段が、コマンドの実行時に動作信号を出力するコマン
ド制御部と、該コマンド制御部から出力される動作信号
とカード選択信号とが入力され、動作信号の入力中にカ
ード選択信号がアサートからネゲートに遷移した際に、
サスペンド信号を出力する処理判定部とよりなるもので
ある。 ３．前記第２項のメモリカードにおいて、前記コマンド
制御部が、動作信号を出力する際のコマンドが、リード
コマンド、ライトコマンド、またはイレースコマンドの
少なくともいずれか１つよりなるものである。 ４．ホストから発行されたコマンドに基づいて不揮発性
半導体メモリの動作指示を行うコントローラに、ホスト
からデータが転送中であることを検出し、転送中フラグ
信号を出力する転送制御部と、ホストから転送されたコ
マンドの実行時に動作信号を出力するコマンド制御部
と、該転送制御部から出力される転送中フラグ信号とカ
ード選択信号とが入力され、転送中フラグ信号の入力中
にカード選択信号がアサートからネゲートに遷移した際
に、中断信号を出力するとともに、コマンド制御部から
出力される動作信号とカード選択信号とが入力され、動
作信号の入力中にカード選択信号がアサートからネゲー
トに遷移した際に、サスペンド信号を出力する処理判定
部とを備え、処理判定部が中断信号を出力した際には、
転送中のデータをすべて無効として転送処理を中断し、
処理判定部がサスペンド信号を出力した際には、カード
選択信号の状態にかかわらずコマンドを実行した後、デ
ータ転送前の状態で待機するものである。 ５．前記第４項のメモリカードにおいて、前記コマンド
制御部が動作信号を出力する際のコマンドが、リードコ
マンド、ライトコマンド、またはイレースコマンドの少
なくともいずれか１つよりなるものである。
けて簡単に示す。 １．ホストから発行されたコマンドに基づいて不揮発性
半導体メモリの動作指示を行うコントローラに、転送さ
れたコマンドの実行時に、カード選択信号がアサートか
らネゲートに遷移した際に、サスペンド信号を出力する
処理判定手段を備え、該処理判定手段がサスペンド信号
を出力した際には、カード選択信号の状態にかかわらず
コマンドを実行した後、データ転送前の状態で待機する
ものである。 ２．前記第１項のメモリカードにおいて、前記処理判定
手段が、コマンドの実行時に動作信号を出力するコマン
ド制御部と、該コマンド制御部から出力される動作信号
とカード選択信号とが入力され、動作信号の入力中にカ
ード選択信号がアサートからネゲートに遷移した際に、
サスペンド信号を出力する処理判定部とよりなるもので
ある。 ３．前記第２項のメモリカードにおいて、前記コマンド
制御部が、動作信号を出力する際のコマンドが、リード
コマンド、ライトコマンド、またはイレースコマンドの
少なくともいずれか１つよりなるものである。 ４．ホストから発行されたコマンドに基づいて不揮発性
半導体メモリの動作指示を行うコントローラに、ホスト
からデータが転送中であることを検出し、転送中フラグ
信号を出力する転送制御部と、ホストから転送されたコ
マンドの実行時に動作信号を出力するコマンド制御部
と、該転送制御部から出力される転送中フラグ信号とカ
ード選択信号とが入力され、転送中フラグ信号の入力中
にカード選択信号がアサートからネゲートに遷移した際
に、中断信号を出力するとともに、コマンド制御部から
出力される動作信号とカード選択信号とが入力され、動
作信号の入力中にカード選択信号がアサートからネゲー
トに遷移した際に、サスペンド信号を出力する処理判定
部とを備え、処理判定部が中断信号を出力した際には、
転送中のデータをすべて無効として転送処理を中断し、
処理判定部がサスペンド信号を出力した際には、カード
選択信号の状態にかかわらずコマンドを実行した後、デ
ータ転送前の状態で待機するものである。 ５．前記第４項のメモリカードにおいて、前記コマンド
制御部が動作信号を出力する際のコマンドが、リードコ
マンド、ライトコマンド、またはイレースコマンドの少
なくともいずれか１つよりなるものである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１６】図１は、本発明の一実施の形態によるホス
トに接続されたメモリカードのブロック図、図２は、図
１のメモリカードのブロック図、図３は、図２のメモリ
カードに設けられた処理判定部のブロック図、図４〜図
７は、本発明の一実施の形態によるホストが規格外のカ
ード選択信号を出力した際のメモリカードにおける信号
タイミングのそれぞれの例を示したタイミングチャー
ト、図８は、図４〜図７のタイミングにおけるメモリカ
ードの状態遷移図、図９は、図１のメモリカードにおけ
る動作タイミングの一例を示したタイミングチャートで
ある。
トに接続されたメモリカードのブロック図、図２は、図
１のメモリカードのブロック図、図３は、図２のメモリ
カードに設けられた処理判定部のブロック図、図４〜図
７は、本発明の一実施の形態によるホストが規格外のカ
ード選択信号を出力した際のメモリカードにおける信号
タイミングのそれぞれの例を示したタイミングチャー
ト、図８は、図４〜図７のタイミングにおけるメモリカ
ードの状態遷移図、図９は、図１のメモリカードにおけ
る動作タイミングの一例を示したタイミングチャートで
ある。
【００１７】本実施の形態において、デジタルビデオカ
メラ、携帯電話、携帯音楽プレーヤやパーソナルコンピ
ュータなどにおけるホストＨＴには、図１に示すよう
に、外部記憶メディアとしてメモリカード１，２が接続
されている。このメモリカード１，２は、マルチメディ
アカードからなる。
メラ、携帯電話、携帯音楽プレーヤやパーソナルコンピ
ュータなどにおけるホストＨＴには、図１に示すよう
に、外部記憶メディアとしてメモリカード１，２が接続
されている。このメモリカード１，２は、マルチメディ
アカードからなる。
【００１８】これらメモリカード１，２は、共通のバス
ＢＬを介してホストＨＴと接続されている。このバスＢ
Ｌを介して、コマンド、データ、クロックなどの各種信
号が転送される。
ＢＬを介してホストＨＴと接続されている。このバスＢ
Ｌを介して、コマンド、データ、クロックなどの各種信
号が転送される。
【００１９】また、メモリカード１，２には、ホストＨ
Ｔがアクセスする際に出力されるカード選択信号ＣＳ
１，ＣＳ２がそれぞれ入力されるように接続されてい
る。たとえば、ホストＨＴが、メモリカード１にアクセ
スする際には、カード選択信号ＣＳ１が該メモリカード
１に入力され、メモリカード２にアクセスする際には、
カード選択信号ＣＳ２が該メモリカード２に入力され
る。
Ｔがアクセスする際に出力されるカード選択信号ＣＳ
１，ＣＳ２がそれぞれ入力されるように接続されてい
る。たとえば、ホストＨＴが、メモリカード１にアクセ
スする際には、カード選択信号ＣＳ１が該メモリカード
１に入力され、メモリカード２にアクセスする際には、
カード選択信号ＣＳ２が該メモリカード２に入力され
る。
【００２０】さらに、メモリカード１（，２）は、図２
に示すように、コントローラ３、およびフラッシュメモ
リ４から構成されている。コントローラ３は、ホストＨ
Ｔから受け取ったコマンドなどに基づいてフラッシュメ
モリ４の制御を司り、該フラッシュメモリ４に格納され
たプログラムやデータなどを読み出し、所定の処理を行
うとともに、データの書き込み動作指示を行う。フラッ
シュメモリ４は、電気的にデータの書き換え、消去が可
能な不揮発性半導体メモリである。
に示すように、コントローラ３、およびフラッシュメモ
リ４から構成されている。コントローラ３は、ホストＨ
Ｔから受け取ったコマンドなどに基づいてフラッシュメ
モリ４の制御を司り、該フラッシュメモリ４に格納され
たプログラムやデータなどを読み出し、所定の処理を行
うとともに、データの書き込み動作指示を行う。フラッ
シュメモリ４は、電気的にデータの書き換え、消去が可
能な不揮発性半導体メモリである。
【００２１】また、コントローラ３は、ＣＰＵ５、イン
タフェース制御部６、およびバッファ７などから構成さ
れている。ＣＰＵ５は、該ＣＰＵ５に設けられたＲＯＭ
（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、またはＥＥＰ
ＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｙ Ｅｒａｓａｂｌｅ
ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）などの不
揮発性メモリに格納されている制御プログラムに基づい
て所定の処理を行い、コントローラ３のすべての制御を
司る。
タフェース制御部６、およびバッファ７などから構成さ
れている。ＣＰＵ５は、該ＣＰＵ５に設けられたＲＯＭ
（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、またはＥＥＰ
ＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｙ Ｅｒａｓａｂｌｅ
ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）などの不
揮発性メモリに格納されている制御プログラムに基づい
て所定の処理を行い、コントローラ３のすべての制御を
司る。
【００２２】インタフェース制御部６は、ホストＨＴか
ら入出力される書き込み／読み出し／消去といった動作
を指示するコマンドなどを受け、これらの動作に必要な
データの入出力を行う。
ら入出力される書き込み／読み出し／消去といった動作
を指示するコマンドなどを受け、これらの動作に必要な
データの入出力を行う。
【００２３】また、バッファ７は、ホストＨＴ、および
フラッシュメモリ４から入出力されるデータを一時的に
格納する。
フラッシュメモリ４から入出力されるデータを一時的に
格納する。
【００２４】さらに、インタフェース制御部６には、図
３に示すように、処理判定部（処理判定手段）６ａが設
けられている。この処理判定部６ａは、転送制御回路
（転送制御部）８、書き込み制御回路（コマンド制御
部）９、ならびに判定回路（処理判定部）１０から構成
されている。
３に示すように、処理判定部（処理判定手段）６ａが設
けられている。この処理判定部６ａは、転送制御回路
（転送制御部）８、書き込み制御回路（コマンド制御
部）９、ならびに判定回路（処理判定部）１０から構成
されている。
【００２５】転送制御回路８は、メモリカード１（，
２）におけるデータ転送の制御を司り、そのデータ転送
中に、転送中フラグ信号ＴＳを判定回路１０に出力す
る。書き込み制御回路９は、メモリカード１（，２）が
データ書き込み中に内部ビジー信号（動作信号）ＢＵＳ
Ｙ１（，ＢＵＳＹ２）を生成し、判定回路１０に出力す
る。
２）におけるデータ転送の制御を司り、そのデータ転送
中に、転送中フラグ信号ＴＳを判定回路１０に出力す
る。書き込み制御回路９は、メモリカード１（，２）が
データ書き込み中に内部ビジー信号（動作信号）ＢＵＳ
Ｙ１（，ＢＵＳＹ２）を生成し、判定回路１０に出力す
る。
【００２６】判定回路１０は、ホストＨＴから入力され
るカード選択信号ＣＳ１（，ＣＳ２）、転送中フラグ信
号ＴＳ、および内部ビジー信号ＢＵＳＹ１（，ＢＵＳＹ
２）のそれぞれの状態に基づいて、転送中断信号ＳＳ１
（，ＳＳ２）、サスペンド信号ＳＵＳ１（，ＳＵＳ２）
をＣＰＵ５に出力する。
るカード選択信号ＣＳ１（，ＣＳ２）、転送中フラグ信
号ＴＳ、および内部ビジー信号ＢＵＳＹ１（，ＢＵＳＹ
２）のそれぞれの状態に基づいて、転送中断信号ＳＳ１
（，ＳＳ２）、サスペンド信号ＳＵＳ１（，ＳＵＳ２）
をＣＰＵ５に出力する。
【００２７】次に、本実施の形態のメモリカード１にお
いて、メモリカード規格に規定されていないカード選択
信号ＣＳ１の遷移に伴うインタフェース制御部６の動作
について、図４〜図７のタイミングチャートを用いて、
図８の状態遷移図を参照しながら説明する。
いて、メモリカード規格に規定されていないカード選択
信号ＣＳ１の遷移に伴うインタフェース制御部６の動作
について、図４〜図７のタイミングチャートを用いて、
図８の状態遷移図を参照しながら説明する。
【００２８】ここで、図４〜図７のタイミングチャート
は、上方から下方にかけて、ホストＨＴから転送される
カード選択信号ＣＳ１、ホストＨＴから転送されるコマ
ンドＣＭＤ、ホストＨＴから転送されるデータＤ、メモ
リカード１からホストＨＴに出力されるビジー信号Ｂ
Ｙ、メモリカード１から出力される転送中断信号ＳＳ
１、ならびにメモリカード１から出力されるサスペンド
信号ＳＵＳ１における信号のタイミングをそれぞれ示し
ている。また、ここでは、メモリカード１について記載
するが、メモリカード２においても同様の動作を行うも
のである。
は、上方から下方にかけて、ホストＨＴから転送される
カード選択信号ＣＳ１、ホストＨＴから転送されるコマ
ンドＣＭＤ、ホストＨＴから転送されるデータＤ、メモ
リカード１からホストＨＴに出力されるビジー信号Ｂ
Ｙ、メモリカード１から出力される転送中断信号ＳＳ
１、ならびにメモリカード１から出力されるサスペンド
信号ＳＵＳ１における信号のタイミングをそれぞれ示し
ている。また、ここでは、メモリカード１について記載
するが、メモリカード２においても同様の動作を行うも
のである。
【００２９】図４においては、マルチ転送において、デ
ータＤの書き込み動作中にホストＨＴのカード選択信号
ＣＳ１がネゲートした場合を示している。また、図４の
ビジー信号ＢＹにおける点線は、実際のメモリカード１
の書き込み動作を示している。
ータＤの書き込み動作中にホストＨＴのカード選択信号
ＣＳ１がネゲートした場合を示している。また、図４の
ビジー信号ＢＹにおける点線は、実際のメモリカード１
の書き込み動作を示している。
【００３０】まず、メモリカード１にホストＨＴからカ
ード選択信号ＣＳ１が転送されると（状態１）、続いて
データ書き込みのコマンドＣＭＤが転送され、メモリカ
ード１はデータ転送待ちになる（状態２）。その後、ホ
ストＨＴからは１回目（１ブロック目）の書き込みデー
タＤが転送される（状態３）。
ード選択信号ＣＳ１が転送されると（状態１）、続いて
データ書き込みのコマンドＣＭＤが転送され、メモリカ
ード１はデータ転送待ちになる（状態２）。その後、ホ
ストＨＴからは１回目（１ブロック目）の書き込みデー
タＤが転送される（状態３）。
【００３１】ホストＨＴからデータＤを受け取ると、メ
モリカード１は、データ書き込み中を示すビジー信号Ｂ
Ｙ（Ｈｉ）をホストＨＴに出力し、データＤの書き込み
を行う（状態４）。
モリカード１は、データ書き込み中を示すビジー信号Ｂ
Ｙ（Ｈｉ）をホストＨＴに出力し、データＤの書き込み
を行う（状態４）。
【００３２】このデータＤの書き込み中において、ホス
トＨＴから転送されているカード選択信号ＣＳ１が何ら
かの理由によってネゲートされてしまうと（状態５）、
メモリカード１からは、中間レベルのビジー信号ＢＹ
（ハイインピーダンス状態）がホストＨＴに出力され
る。
トＨＴから転送されているカード選択信号ＣＳ１が何ら
かの理由によってネゲートされてしまうと（状態５）、
メモリカード１からは、中間レベルのビジー信号ＢＹ
（ハイインピーダンス状態）がホストＨＴに出力され
る。
【００３３】このとき、判定回路１０は、カード選択信
号ＣＳ１がネゲートで、かつメモリカード１がデータＤ
を書き込み中（ビジー）の際に、ＣＰＵ５にサスペンド
信号ＳＵＳ１を出力する。サスペンド信号ＳＵＳ１を検
出したＣＰＵ５は、カード選択信号ＣＳ１がネゲートで
あってもデータＤの書き込みが終了するまで、書き込み
動作を行う（状態６）。
号ＣＳ１がネゲートで、かつメモリカード１がデータＤ
を書き込み中（ビジー）の際に、ＣＰＵ５にサスペンド
信号ＳＵＳ１を出力する。サスペンド信号ＳＵＳ１を検
出したＣＰＵ５は、カード選択信号ＣＳ１がネゲートで
あってもデータＤの書き込みが終了するまで、書き込み
動作を行う（状態６）。
【００３４】ここでは、データＤの書き込み動作中に、
ホストＨＴのカード選択信号ＣＳ１がアサートになって
いるので、判定回路１０は、アサートのカード選択信号
ＣＳ１を受けてサスペンド信号ＳＵＳ１の出力を中止
し、メモリカード１が通常動作となる。
ホストＨＴのカード選択信号ＣＳ１がアサートになって
いるので、判定回路１０は、アサートのカード選択信号
ＣＳ１を受けてサスペンド信号ＳＵＳ１の出力を中止
し、メモリカード１が通常動作となる。
【００３５】そして、１回目のデータＤの書き込みが終
了し、ビジー信号ＢＹが解除されてレディ信号になる
と、ホストＨＴから２回目（２ブロック目）のデータが
転送される。
了し、ビジー信号ＢＹが解除されてレディ信号になる
と、ホストＨＴから２回目（２ブロック目）のデータが
転送される。
【００３６】また、図５では、マルチ転送において、ホ
ストＨＴからデータＤを転送中にカード選択信号ＣＳ１
がネゲートされた場合を示している。
ストＨＴからデータＤを転送中にカード選択信号ＣＳ１
がネゲートされた場合を示している。
【００３７】この場合、メモリカード１に、ホストＨＴ
からカード選択信号ＣＳ１が転送され、データ書き込み
のコマンドＣＭＤが転送されて（状態１）、その後、１
回目のデータＤが入力される（状態２，３）。
からカード選択信号ＣＳ１が転送され、データ書き込み
のコマンドＣＭＤが転送されて（状態１）、その後、１
回目のデータＤが入力される（状態２，３）。
【００３８】メモリカード１は、ホストＨＴからデータ
Ｄの転送が終了すると、データ書き込み中を示すビジー
信号ＢＹ（Ｈｉ）をホストＨＴに出力し、データＤの書
き込みを行う（状態４）。
Ｄの転送が終了すると、データ書き込み中を示すビジー
信号ＢＹ（Ｈｉ）をホストＨＴに出力し、データＤの書
き込みを行う（状態４）。
【００３９】データＤの書き込みが終了し、ビジー信号
ＢＹが解除されてレディ信号になり、再びデータＤの転
送待ちになると（状態２）、ホストＨＴから２回目のデ
ータが転送される（状態３）。このデータＤの転送中
に、ホストＨＴのカード選択信号ＣＳ１が何らかの理由
によってネゲートされてしまうと（状態７）、判定回路
１０は、ＣＰＵ５に転送中断信号ＳＳ１を出力する。
ＢＹが解除されてレディ信号になり、再びデータＤの転
送待ちになると（状態２）、ホストＨＴから２回目のデ
ータが転送される（状態３）。このデータＤの転送中
に、ホストＨＴのカード選択信号ＣＳ１が何らかの理由
によってネゲートされてしまうと（状態７）、判定回路
１０は、ＣＰＵ５に転送中断信号ＳＳ１を出力する。
【００４０】よって、判定回路１０は、カード選択信号
ＣＳ１、および転送制御回路８の転送中フラグ信号ＴＳ
がどちらもネゲートになった際に転送中断信号ＳＳ１を
出力する。
ＣＳ１、および転送制御回路８の転送中フラグ信号ＴＳ
がどちらもネゲートになった際に転送中断信号ＳＳ１を
出力する。
【００４１】この転送中断信号ＳＳ１を検出したＣＰＵ
５は、転送中のデータＤをすべて無効とし、内部処理を
中断する。これによって、再びカード選択信号ＣＳ１が
アサートになった際に、再びデータＤを受け取ってしま
うことを防止することができる。
５は、転送中のデータＤをすべて無効とし、内部処理を
中断する。これによって、再びカード選択信号ＣＳ１が
アサートになった際に、再びデータＤを受け取ってしま
うことを防止することができる。
【００４２】さらに、図６は、カード選択信号ＣＳ１が
ネゲートの間に、データＤの書き込み動作が終了した場
合を示している。なお、図６においても、図４と同様
に、ビジー信号ＢＹにおける点線は実際のメモリカード
１の書き込み動作を示している。
ネゲートの間に、データＤの書き込み動作が終了した場
合を示している。なお、図６においても、図４と同様
に、ビジー信号ＢＹにおける点線は実際のメモリカード
１の書き込み動作を示している。
【００４３】メモリカード１に、ホストＨＴから選択信
号ＣＳ１が転送され、データ書き込みのコマンドＣＭＤ
が転送される（状態１）。その後、１回目のデータＤが
入力される（状態２，３）。メモリカード１は、データ
Ｄを受け取ると、データ書き込み中を示すビジー信号Ｂ
ＹをホストＨＴに出力し、データＤの書き込みを行う
（状態４）。
号ＣＳ１が転送され、データ書き込みのコマンドＣＭＤ
が転送される（状態１）。その後、１回目のデータＤが
入力される（状態２，３）。メモリカード１は、データ
Ｄを受け取ると、データ書き込み中を示すビジー信号Ｂ
ＹをホストＨＴに出力し、データＤの書き込みを行う
（状態４）。
【００４４】このデータＤの書き込み中において、ホス
トＨＴのカード選択信号ＣＳ１がネゲートされてしまう
と（状態５）、メモリカード１からは、中間レベルのビ
ジー信号ＢＹがホストＨＴに出力される。
トＨＴのカード選択信号ＣＳ１がネゲートされてしまう
と（状態５）、メモリカード１からは、中間レベルのビ
ジー信号ＢＹがホストＨＴに出力される。
【００４５】同時に、判定回路１０は、ＣＰＵ５にサス
ペンド信号ＳＵＳ１を出力する。サスペンド信号ＳＵＳ
１を検出したＣＰＵ５は、選択信号ＣＳ１がネゲートで
あってもデータＤの書き込みが終了するまで、書き込み
動作を行う（状態６）。
ペンド信号ＳＵＳ１を出力する。サスペンド信号ＳＵＳ
１を検出したＣＰＵ５は、選択信号ＣＳ１がネゲートで
あってもデータＤの書き込みが終了するまで、書き込み
動作を行う（状態６）。
【００４６】ここでも、判定回路１０は、カード選択信
号ＣＳ１がネゲートで、かつメモリカード１がデータＤ
を書き込み中（ビジー）の際に、サスペンド信号ＳＵＳ
１を出力する。
号ＣＳ１がネゲートで、かつメモリカード１がデータＤ
を書き込み中（ビジー）の際に、サスペンド信号ＳＵＳ
１を出力する。
【００４７】そして、データＤの書き込み動作が終了す
ると、判定回路１０は、カード選択信号ＣＳ１がネゲー
トであってもサスペンド信号ＳＵＳ１の出力を中止す
る。メモリカード１は、データの書き込み動作の終了
後、カード選択信号ＣＳ１がアサートになるまで保留状
態となる。
ると、判定回路１０は、カード選択信号ＣＳ１がネゲー
トであってもサスペンド信号ＳＵＳ１の出力を中止す
る。メモリカード１は、データの書き込み動作の終了
後、カード選択信号ＣＳ１がアサートになるまで保留状
態となる。
【００４８】そして、再びホストＨＴの選択信号ＣＳ１
がアサートになると、メモリカード１は通常動作に戻
り、データ書き込みのコマンドＣＭＤ、データＤがそれ
ぞれ入力される。
がアサートになると、メモリカード１は通常動作に戻
り、データ書き込みのコマンドＣＭＤ、データＤがそれ
ぞれ入力される。
【００４９】また、図７においては、１回目のデータＤ
の書き込み動作が終了し、ホストＨＴから２回目のデー
タＤを転送する際に、カード選択信号ＣＳ１がネゲート
になった場合について示している。
の書き込み動作が終了し、ホストＨＴから２回目のデー
タＤを転送する際に、カード選択信号ＣＳ１がネゲート
になった場合について示している。
【００５０】メモリカード１に、ホストＨＴからアサー
トのカード選択信号ＣＳ１、データ書き込みのコマンド
が転送され、その後、１回目（１ブロック目）の書き込
みデータＤが入力される。
トのカード選択信号ＣＳ１、データ書き込みのコマンド
が転送され、その後、１回目（１ブロック目）の書き込
みデータＤが入力される。
【００５１】ホストＨＴからデータＤを受け取ると、メ
モリカード１は、データ書き込み中を示すビジー信号Ｂ
ＹをホストＨＴに出力し、データＤの書き込みを行う。
モリカード１は、データ書き込み中を示すビジー信号Ｂ
ＹをホストＨＴに出力し、データＤの書き込みを行う。
【００５２】データＤの書き込みが終了するとビジー信
号ＢＹが解除されてレディ信号になる。その後、カード
選択信号ＣＳ１がネゲートになると、メモリカード１
は、中間レベルのビジー信号ＢＹをホストＨＴに出力す
る。
号ＢＹが解除されてレディ信号になる。その後、カード
選択信号ＣＳ１がネゲートになると、メモリカード１
は、中間レベルのビジー信号ＢＹをホストＨＴに出力す
る。
【００５３】ここで、判定回路１０は、メモリカード１
がデータ書き込み動作を終了しているので、カード選択
信号ＣＳ１がネゲートになっても、サスペンド信号ＳＵ
Ｓ１、あるいは転送中断信号ＳＳ１のいずれも出力され
ない。
がデータ書き込み動作を終了しているので、カード選択
信号ＣＳ１がネゲートになっても、サスペンド信号ＳＵ
Ｓ１、あるいは転送中断信号ＳＳ１のいずれも出力され
ない。
【００５４】その後、再びホストＨＴの選択信号ＣＳ１
がアサートになると、メモリカード１は通常動作に戻
り、データ書き込みのコマンドＣＭＤ、ならびにデータ
Ｄが入力される。
がアサートになると、メモリカード１は通常動作に戻
り、データ書き込みのコマンドＣＭＤ、ならびにデータ
Ｄが入力される。
【００５５】次に、図４〜図７に示した動作を行うメモ
リカード１，２を用いた有効な動作の一例を図９を用い
て説明する。
リカード１，２を用いた有効な動作の一例を図９を用い
て説明する。
【００５６】この図９においては、上方から下方にかけ
て、メモリカード１を選択するカード選択信号ＣＳ１、
メモリカード２を選択するカード選択信号ＣＳ２、ホス
トＨＴから転送されるコマンドＣＭＤ、ホストＨＴから
転送されるデータＤ、メモリカード１の書き込み制御回
路９から出力される内部ビジー信号ＢＵＳＹ１、メモリ
カード２の書き込み制御回路９から出力される内部ビジ
ー信号ＢＵＳＹ２、メモリカード１の判定回路１０から
出力される転送中断信号ＳＳ１、メモリカード１の判定
回路１０から出力されるサスペンド信号ＳＵＳ１、メモ
リカード２の判定回路１０から出力される転送中断信号
ＳＳ２、およびメモリカード２の判定回路１０から出力
されるサスペンド信号ＳＵＳ２をそれぞれ示している。
て、メモリカード１を選択するカード選択信号ＣＳ１、
メモリカード２を選択するカード選択信号ＣＳ２、ホス
トＨＴから転送されるコマンドＣＭＤ、ホストＨＴから
転送されるデータＤ、メモリカード１の書き込み制御回
路９から出力される内部ビジー信号ＢＵＳＹ１、メモリ
カード２の書き込み制御回路９から出力される内部ビジ
ー信号ＢＵＳＹ２、メモリカード１の判定回路１０から
出力される転送中断信号ＳＳ１、メモリカード１の判定
回路１０から出力されるサスペンド信号ＳＵＳ１、メモ
リカード２の判定回路１０から出力される転送中断信号
ＳＳ２、およびメモリカード２の判定回路１０から出力
されるサスペンド信号ＳＵＳ２をそれぞれ示している。
【００５７】まず、ホストＨＴがカード選択信号ＣＳ１
を出力し、メモリカード１を選択する。そして、メモリ
カード１に対してデータ書き込みのコマンドＣＭＤ１を
転送する。
を出力し、メモリカード１を選択する。そして、メモリ
カード１に対してデータ書き込みのコマンドＣＭＤ１を
転送する。
【００５８】その後、ホストＨＴは、メモリカード１に
書き込む１ブロック目のデータＤ１−１を転送する。デ
ータＤ１−１の転送が終了すると、メモリカード１は、
該データＤ１−１の書き込み動作を開始する。データＤ
１−１の書き込み中は、書き込み制御回路９から内部ビ
ジー信号ＢＵＳＹ１（Ｈｉ）が出力される。
書き込む１ブロック目のデータＤ１−１を転送する。デ
ータＤ１−１の転送が終了すると、メモリカード１は、
該データＤ１−１の書き込み動作を開始する。データＤ
１−１の書き込み中は、書き込み制御回路９から内部ビ
ジー信号ＢＵＳＹ１（Ｈｉ）が出力される。
【００５９】このとき、メモリカード１の判定回路１０
には、アサートのカード選択信号ＣＳ１、ならびに書き
込み制御回路９が出力するデータ書き込み中を示すビジ
ー信号ＢＵＳＹ１が入力されている。
には、アサートのカード選択信号ＣＳ１、ならびに書き
込み制御回路９が出力するデータ書き込み中を示すビジ
ー信号ＢＵＳＹ１が入力されている。
【００６０】その後、ホストＨＴは、カード選択信号Ｃ
Ｓ１をネゲートにするとともに、メモリカード２を選択
するカード選択信号ＣＳ２をアサートにし、該メモリカ
ード２にデータＤ２−１を書き込むコマンドＣＭＤ２を
転送する。
Ｓ１をネゲートにするとともに、メモリカード２を選択
するカード選択信号ＣＳ２をアサートにし、該メモリカ
ード２にデータＤ２−１を書き込むコマンドＣＭＤ２を
転送する。
【００６１】また、メモリカード１の判定回路１０は、
カード選択信号ＣＳ１がアサートからネゲートに遷移し
た際に、サスペンド信号ＳＵＳ１をＣＰＵ５に出力す
る。このサスペンド信号ＳＵＳ１を受けて、ＣＰＵ５
は、選択信号ＣＳ１がネゲートであってもデータＤの書
き込みが終了するまで、書き込み動作を行う。
カード選択信号ＣＳ１がアサートからネゲートに遷移し
た際に、サスペンド信号ＳＵＳ１をＣＰＵ５に出力す
る。このサスペンド信号ＳＵＳ１を受けて、ＣＰＵ５
は、選択信号ＣＳ１がネゲートであってもデータＤの書
き込みが終了するまで、書き込み動作を行う。
【００６２】データＤ１−１の書き込み動作が終了する
と、内部ビジー信号ＢＵＳＹ１がＬｏレベルの信号とな
る。この信号を受けて判定回路１０は、サスペンド信号
ＳＵＳ１の出力を中止する。
と、内部ビジー信号ＢＵＳＹ１がＬｏレベルの信号とな
る。この信号を受けて判定回路１０は、サスペンド信号
ＳＵＳ１の出力を中止する。
【００６３】一方、アサートのカード選択信号ＣＳ２が
入力されたメモリカード２には、ホストＨＴからデータ
書き込みのコマンドＣＭＤ２が転送され、続いてメモリ
カード２に書き込む１ブロック目のデータＤ２−１が転
送される。
入力されたメモリカード２には、ホストＨＴからデータ
書き込みのコマンドＣＭＤ２が転送され、続いてメモリ
カード２に書き込む１ブロック目のデータＤ２−１が転
送される。
【００６４】データＤ２−１の転送が終了すると、メモ
リカード２は、該データＤ２−１の書き込み動作を開始
する。そして、ホストＨＴは、再びカード選択信号ＣＳ
１をアサートに、カード選択信号ＣＳ１をネゲートに
し、メモリカード１にデータＤ１−２を転送する。
リカード２は、該データＤ２−１の書き込み動作を開始
する。そして、ホストＨＴは、再びカード選択信号ＣＳ
１をアサートに、カード選択信号ＣＳ１をネゲートに
し、メモリカード１にデータＤ１−２を転送する。
【００６５】メモリカード２の判定回路１０は、カード
選択信号ＣＳ２がアサートからネゲートに遷移したこと
により、サスペンド信号ＳＵＳ２をＣＰＵ５に出力す
る。ＣＰＵ５は、サスペンド信号ＳＵＳ２を受けて、選
択信号ＣＳ２がネゲートであってもデータＤの書き込み
が終了するまで、書き込み動作を行う。
選択信号ＣＳ２がアサートからネゲートに遷移したこと
により、サスペンド信号ＳＵＳ２をＣＰＵ５に出力す
る。ＣＰＵ５は、サスペンド信号ＳＵＳ２を受けて、選
択信号ＣＳ２がネゲートであってもデータＤの書き込み
が終了するまで、書き込み動作を行う。
【００６６】これらの動作を繰り返すことによって、メ
モリカード１に書き込み動作を指示してデータＤ１−１
を転送し、そのメモリカード１内部でデータ書き込みを
行っている間に、該メモリカード１を非選択にするとと
もにメモリカード２を選択し、同様に書き込み動作を指
示してデータＤ２−１を転送し、該メモリカード２がデ
ータ書き込み中に再びメモリカード１にアクセスを行う
という、いわゆるインタリーブ処理を可能とすることが
できる。
モリカード１に書き込み動作を指示してデータＤ１−１
を転送し、そのメモリカード１内部でデータ書き込みを
行っている間に、該メモリカード１を非選択にするとと
もにメモリカード２を選択し、同様に書き込み動作を指
示してデータＤ２−１を転送し、該メモリカード２がデ
ータ書き込み中に再びメモリカード１にアクセスを行う
という、いわゆるインタリーブ処理を可能とすることが
できる。
【００６７】それにより、本実施の形態によれば、デー
タ転送中、あるいはデータ書き込み中などにメモリカー
ド１，２を選択するカード選択信号ＣＳ１，ＣＳ２がネ
ゲートになっても、ホストＨＴとメモリカード１，２と
の間に生じる処理の食い違いや、タイミングの不一致な
どの問題を確実に回避することができる。
タ転送中、あるいはデータ書き込み中などにメモリカー
ド１，２を選択するカード選択信号ＣＳ１，ＣＳ２がネ
ゲートになっても、ホストＨＴとメモリカード１，２と
の間に生じる処理の食い違いや、タイミングの不一致な
どの問題を確実に回避することができる。
【００６８】また、複数のメモリカードを処理できるホ
ストＨＴにメモリカード１，２を用いることによってイ
ンタリーブ処理などが可能となり、効率よく、短時間で
データの処理を行うことが可能となる。
ストＨＴにメモリカード１，２を用いることによってイ
ンタリーブ処理などが可能となり、効率よく、短時間で
データの処理を行うことが可能となる。
【００６９】さらに、本実施の形態においては、データ
読み出し動作時について記載したが、本発明は、データ
読み出し動作、あるいはイレース動作などのデータ読み
出し動作以外にも適用することができる。
読み出し動作時について記載したが、本発明は、データ
読み出し動作、あるいはイレース動作などのデータ読み
出し動作以外にも適用することができる。
【００７０】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００７１】たとえば、前記実施の形態では、各々のメ
モリカードにタイミングをずらしてコマンドを入力して
いたが、これらメモリカードに同時にコマンド入力する
ことにより、よりデータ処理を高速化することができ
る。また、データ転送中にデバイス信号がネゲートされ
た場合に、その転送中のセクタの最初にアクセスを戻す
ようにしてもよい。
モリカードにタイミングをずらしてコマンドを入力して
いたが、これらメモリカードに同時にコマンド入力する
ことにより、よりデータ処理を高速化することができ
る。また、データ転送中にデバイス信号がネゲートされ
た場合に、その転送中のセクタの最初にアクセスを戻す
ようにしてもよい。
【００７２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００７３】（１）データ転送中、あるいはデータ書き
込み動作時などのコマンド処理中にカード選択信号がネ
ゲートになっても、最適な処理を判断してメモリカード
が実行するので、ホストが規格違反の動作をした際に
も、メモリカードとの処理の同期が取れないなどの問題
を確実に回避することができる。
込み動作時などのコマンド処理中にカード選択信号がネ
ゲートになっても、最適な処理を判断してメモリカード
が実行するので、ホストが規格違反の動作をした際に
も、メモリカードとの処理の同期が取れないなどの問題
を確実に回避することができる。
【００７４】（２）また、カード選択信号によって複数
のメモリカードを有効に活用することができるので、デ
ータ処理の性能を向上することができる。
のメモリカードを有効に活用することができるので、デ
ータ処理の性能を向上することができる。
【図１】本発明の一実施の形態によるホストに接続され
たメモリカードのブロック図である。
たメモリカードのブロック図である。
【図２】図１のメモリカードのブロック図である。
【図３】図２のメモリカードに設けられた処理判定部の
ブロック図である。
ブロック図である。
【図４】本発明の一実施の形態によるホストが規格外の
カード選択信号を出力した際のメモリカードにおける信
号タイミングの一例を示したタイミングチャートであ
る。
カード選択信号を出力した際のメモリカードにおける信
号タイミングの一例を示したタイミングチャートであ
る。
【図５】本発明の一実施の形態によるホストが規格外の
カード選択信号を出力した際のメモリカードにおける信
号タイミングの他の例を示したタイミングチャートであ
る。
カード選択信号を出力した際のメモリカードにおける信
号タイミングの他の例を示したタイミングチャートであ
る。
【図６】本発明の一実施の形態によるホストが規格外の
カード選択信号を出力した際のメモリカードにおける信
号タイミングの一例を示したタイミングチャートであ
る。
カード選択信号を出力した際のメモリカードにおける信
号タイミングの一例を示したタイミングチャートであ
る。
【図７】本発明の一実施の形態によるホストが規格外の
カード選択信号を出力した際のメモリカードにおける信
号タイミングの他の例を示したタイミングチャートであ
る。
カード選択信号を出力した際のメモリカードにおける信
号タイミングの他の例を示したタイミングチャートであ
る。
【図８】図４〜図７の信号タイミングにおけるメモリカ
ードの状態遷移図である。
ードの状態遷移図である。
【図９】図１のメモリカードにおける動作タイミングの
一例を示したタイミングチャートである。
一例を示したタイミングチャートである。
１，２ メモリカード
３ コントローラ
４ フラッシュメモリ
５ ＣＰＵ
６ インタフェース制御部
６ａ 処理判定部（処理判定手段）
７ バッファ
８ 転送制御回路（転送制御部）
９ 書き込み制御回路（コマンド制御部）
１０ 判定回路（処理判定部）
ＨＴ ホスト
ＢＬ バス
ＣＳ１，ＣＳ２ カード選択信号
ＴＳ 転送中フラグ信号
ＢＵＳＹ１，ＢＵＳＹ２ 内部ビジー信号（動作信号）
ＳＵＳ１，ＳＵＳ２ サスペンド信号
ＳＳ１，ＳＳ２ 転送中断信号
ＢＹ ビジー信号
ＣＭＤ コマンド
Ｄ データ
フロントページの続き
(72)発明者 片山 国弘
東京都小平市上水本町５丁目22番１号 株
式会社日立超エル・エス・アイ・システム
ズ内
(72)発明者 金森 賢樹
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 四方 淳史
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 大舘 英史
東京都小平市上水本町５丁目22番１号 株
式会社日立超エル・エス・アイ・システム
ズ内
(72)発明者 白石 敦
東京都小平市上水本町５丁目22番１号 株
式会社日立超エル・エス・アイ・システム
ズ内
Ｆターム(参考） 5B035 CA29
5B065 BA09 CE01
Claims (7)
- 【請求項１】 複数の不揮発性メモリセルを有し、所定
の情報を格納可能な不揮発性半導体メモリと、ホストか
ら発行されたコマンドに基づいて前記不揮発性半導体メ
モリの動作指示を行うコントローラとからなるメモリカ
ードであって、 前記コントローラは、 前記ホストからデータが転送中の際に、前記メモリカー
ドを選択するカード選択信号がアサートからネゲートに
遷移すると転送中断信号を出力する処理判定手段を備
え、 前記処理判定手段が転送中断信号を出力した際には、転
送中のデータをすべて無効とし、転送処理を中断するこ
とを特徴とするメモリカード。 - 【請求項２】 請求項１記載のメモリカードにおいて、 前記処理判定手段は、 前記ホストからデータが転送中であることを検出し、転
送中フラグ信号を出力する転送制御部と、 前記転送制御部から出力される転送中フラグ信号、なら
びに前記メモリカードを選択するカード選択信号が入力
され、前記転送中フラグ信号が入力されている間に前記
カード選択信号がアサートからネゲートに遷移した際
に、前記転送中断信号を出力する処理判定部とよりなる
ことを特徴とするメモリカード。 - 【請求項３】 複数の不揮発性メモリセルを有し、所定
の情報を格納可能な不揮発性半導体メモリと、ホストか
ら発行されたコマンドに基づいて前記不揮発性半導体メ
モリの動作指示を行うコントローラとからなるメモリカ
ードであって、 前記コントローラは、 前記ホストから転送されたコマンドの実行時に、前記メ
モリカードを選択するカード選択信号がアサートからネ
ゲートに遷移した際に、サスペンド信号を出力する処理
判定手段を備え、 前記処理判定手段がサスペンド信号を出力した際には、
前記カード選択信号の状態にかかわらず前記コマンドを
実行した後、データ転送前の状態で待機することを特徴
とするメモリカード。 - 【請求項４】 請求項３記載のメモリカードにおいて、 前記処理判定手段が、 前記コマンドの実行時に動作信号を出力するコマンド制
御部と、 前記コマンド制御部から出力される動作信号、および前
記メモリカードを選択するカード選択信号が入力され、
前記動作信号が入力されている間に前記カード選択信号
がアサートからネゲートに遷移した際に、前記サスペン
ド信号を出力する処理判定部とよりなることを特徴とす
るメモリカード。 - 【請求項５】 請求項４に記載のメモリカードにおい
て、 前記コマンド制御部が動作信号を出力する際のコマンド
が、リードコマンド、ライトコマンド、またはイレース
コマンドの少なくともいずれか１つであることを特徴と
するメモリカード。 - 【請求項６】 複数の不揮発性メモリセルを有し、所定
の情報を格納可能な不揮発性半導体メモリと、ホストか
ら発行されたコマンドに基づいて前記不揮発性半導体メ
モリの動作指示を行うコントローラとからなるメモリカ
ードであって、 前記コントローラは、 前記ホストからデータが転送中であることを検出し、転
送中フラグ信号を出力する転送制御部と、 前記ホストから転送されたコマンドの実行時に動作信号
を出力するコマンド制御部と、 前記転送制御部から出力される転送中フラグ信号、なら
びに前記メモリカードを選択するカード選択信号が入力
され、前記転送中フラグ信号が入力されている間に前記
カード選択信号がアサートからネゲートに遷移した際
に、中断信号を出力するとともに、前記コマンド制御部
から出力される動作信号、および前記カード選択信号が
入力され、前記動作信号が入力されている間に前記カー
ド選択信号がアサートからネゲートに遷移した際に、サ
スペンド信号を出力する処理判定部とを備え、 前記処理判定部が中断信号を出力した際には、転送中の
データをすべて無効として転送処理を中断し、前記処理
判定部が前記サスペンド信号を出力した際には、前記カ
ード選択信号の状態にかかわらず前記コマンドを実行し
た後、データ転送前の状態で待機することを特徴とする
メモリカード。 - 【請求項７】 請求項６に記載のメモリカードにおい
て、前記コマンド制御部が動作信号を出力する際のコマ
ンドが、リードコマンド、ライトコマンド、またはイレ
ースコマンドの少なくともいずれか１つであることを特
徴とするメモリカード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276002A JP3839288B2 (ja) | 2001-09-12 | 2001-09-12 | メモリカード |
| US10/195,400 US7133961B2 (en) | 2001-09-12 | 2002-07-16 | Non-volatile memory card and transfer interruption means |
| US11/541,543 US7343445B2 (en) | 2001-09-12 | 2006-10-03 | Non-volatile memory card and transfer interruption means |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276002A JP3839288B2 (ja) | 2001-09-12 | 2001-09-12 | メモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003085505A true JP2003085505A (ja) | 2003-03-20 |
| JP3839288B2 JP3839288B2 (ja) | 2006-11-01 |
Family
ID=19100771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001276002A Expired - Fee Related JP3839288B2 (ja) | 2001-09-12 | 2001-09-12 | メモリカード |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7133961B2 (ja) |
| JP (1) | JP3839288B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6499090B1 (en) * | 1999-12-28 | 2002-12-24 | Intel Corporation | Prioritized bus request scheduling mechanism for processing devices |
| US7565469B2 (en) * | 2004-11-17 | 2009-07-21 | Nokia Corporation | Multimedia card interface method, computer program product and apparatus |
| US7581678B2 (en) | 2005-02-22 | 2009-09-01 | Tyfone, Inc. | Electronic transaction card |
| US7930589B2 (en) * | 2005-06-17 | 2011-04-19 | Analog Devices, Inc. | Interrupt-responsive non-volatile memory system and method |
| US7487287B2 (en) * | 2006-02-08 | 2009-02-03 | Atmel Corporation | Time efficient embedded EEPROM/processor control method |
| DE102006028943B4 (de) * | 2006-06-23 | 2008-07-24 | Infineon Technologies Ag | Verfahren zum Betreiben eines flüchtigen Schreib-Lese-Speichers als Detektor und Schaltungsanordnung |
| KR100784869B1 (ko) * | 2006-06-26 | 2007-12-14 | 삼성전자주식회사 | 대기 전류를 줄일 수 있는 메모리 시스템 |
| KR100843136B1 (ko) * | 2006-11-14 | 2008-07-02 | 삼성전자주식회사 | 비휘발성 메모리에서 연산 처리를 제어하는 장치 및 그방법 |
| KR100866625B1 (ko) * | 2007-02-26 | 2008-11-03 | 삼성전자주식회사 | Ｍｍｃ 또는 ｓｄ 프로토콜을 사용하는 다수의 메모리장치들을 인터페이스하는 방법 및 시스템 |
| US9741027B2 (en) | 2007-12-14 | 2017-08-22 | Tyfone, Inc. | Memory card based contactless devices |
| US8451122B2 (en) | 2008-08-08 | 2013-05-28 | Tyfone, Inc. | Smartcard performance enhancement circuits and systems |
| US20100033310A1 (en) * | 2008-08-08 | 2010-02-11 | Narendra Siva G | Power negotation for small rfid card |
| US7961101B2 (en) | 2008-08-08 | 2011-06-14 | Tyfone, Inc. | Small RFID card with integrated inductive element |
| TWI420398B (zh) | 2009-02-24 | 2013-12-21 | Tyfone Inc | 具有微型天線的無接觸裝置 |
| US20140013031A1 (en) * | 2012-07-09 | 2014-01-09 | Yoko Masuo | Data storage apparatus, memory control method, and electronic apparatus having a data storage apparatus |
| KR102430983B1 (ko) | 2017-09-22 | 2022-08-09 | 삼성전자주식회사 | 스토리지 장치 및 그 동작 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5740404A (en) * | 1993-09-27 | 1998-04-14 | Hitachi America Limited | Digital signal processor with on-chip select decoder and wait state generator |
| US6278654B1 (en) * | 2000-06-30 | 2001-08-21 | Micron Technology, Inc. | Active terminate command in synchronous flash memory |
| US20030028806A1 (en) * | 2001-08-06 | 2003-02-06 | Rangaprasad Govindarajan | Dynamic allocation of ports at firewall |
| US20030172229A1 (en) * | 2002-03-08 | 2003-09-11 | Takasugi Robin Alexis | Systems and methods for detecting and compensating for runt block data transfers |
-
2001
- 2001-09-12 JP JP2001276002A patent/JP3839288B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-16 US US10/195,400 patent/US7133961B2/en not_active Expired - Lifetime
-
2006
- 2006-10-03 US US11/541,543 patent/US7343445B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20070033334A1 (en) | 2007-02-08 |
| US20030051094A1 (en) | 2003-03-13 |
| US7133961B2 (en) | 2006-11-07 |
| JP3839288B2 (ja) | 2006-11-01 |
| US7343445B2 (en) | 2008-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7343445B2 (en) | Non-volatile memory card and transfer interruption means | |
| KR100708128B1 (ko) | 낸드 플래시 메모리 제어 장치 및 방법 | |
| US9304691B2 (en) | Memory system and bank interleaving method | |
| JP5090819B2 (ja) | メモリーカード及び該データ格納方法 | |
| US20130219111A1 (en) | System and method for read-while-write with nand memory device | |
| US8316200B2 (en) | Microcomputer, electronic instrument, and flash memory protection method | |
| US6810444B2 (en) | Memory system allowing fast operation of processor while using flash memory incapable of random access | |
| US20080133860A1 (en) | Memory card and initialization setting method thereof | |
| WO2014164227A1 (en) | System and method of reading data from memory concurrently with sending write data to the memory | |
| US20040049617A1 (en) | Method of firmware update by USB interface | |
| JP2004355476A (ja) | コンピュータ制御装置、コンピュータ装置、カード媒体制御方法、およびプログラム | |
| JP4294894B2 (ja) | メモリカード | |
| US7844754B2 (en) | Data transfer apparatus and data transfer method | |
| JP2000276370A (ja) | マイクロコンピュータ、電子機器及びエミュレーション方法 | |
| JPWO2003009301A1 (ja) | 記憶装置 | |
| CN115033520A (zh) | Iic数据传输方法、装置、单片机设备及存储介质 | |
| CN109935252B (zh) | 存储器装置及其操作方法 | |
| JP2004192051A (ja) | 共用端子制御装置 | |
| KR100633120B1 (ko) | 저장 매체의 데이터 대역폭 향상 방법 및 이를 위한 장치 | |
| JP4793798B2 (ja) | マイクロコンピュータ | |
| JP2006127407A (ja) | 半導体集積回路 | |
| US10566062B2 (en) | Memory device and method for operating the same | |
| JP3556309B2 (ja) | コンピュータシステムおよびそのシステムで使用されるｉ／ｏ制御装置 | |
| JP2006301882A (ja) | メモリカード | |
| KR101101867B1 (ko) | 모바일 스토리지 제어 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |