JPS61223947A - 処理装置の未定義命令検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は処理装置の未定義命令検出方式に係り、特に、
広範な用途に適用するのに好適な処理装置に関する。

〔発明の背景〕

一般的な処理装置システムの構成例を第２図に示す、シ
ステムバス１００にデータの演算・処理を行うＣＰＵ　
（中央処理装置）　ｌ　Ｏ１、ＣＰＵｌ０Ｉが演算・処
理を行う命令及びデータを記憶する主記憶１０２．ＣＰ
ｔＪＩＯｌの制御の下でＣＰ　ＵＩＯＩと入出力装置１
０４間のデータの入出力制御を行う入出力処理装置１０
３、そして、バスの調停・監視を行うバス制御機構が接
続され、ＣＰＵ１０１を中心にデータの処理及び入出力
が行われる。

ＣＰＵの内部構成図を第３図に示す、ＣＰＵは主として
、内部レジスタ群２０８とプログラムカウンタ２０９と
ＡＬＵ　（算術論理演算ユニット）２０５と両者を接続
する内部バスをもち、データの演算・処理を行う実行部
、命令の処理の手順を記述したマイクロプログラムを格
納するための制御記憶をもち、実行部及びシステムバス
等の制御を行う制御ユニット２０４．命令に対してその
命令を処理するためのマイクロプログラムの先頭アドレ
スを生成する命令デコード部２０３、主記憶から取出し
たデータを、一旦、ホールドするためのＲＤＲ（読出デ
ータレジスタ）２０１、書込を行うデータを一部ホール
ドする為のＷＤＲ（書込データレジスタ）２０６、そし
て主記憶アクセス時の主記憶のアドレスをホールドする
ＭＡＲ（メモリアドレスレジスタ）２０７とからなる。

　ｃｐｕはプログラム実行時はプログラムカウンタ２０
９の内容をＭＡＲ２０７にセットし、プログラムカウン
タ２０９の内容で示される主記憶内のアドレスに対して
読出しアクセスを行う、読出した命令はＲＤＲ２０１に
取込まれる。ＲＤＲ２０１に取込まれた命令は命令実行
に際し命令デコーダ２０３で制御部２０４内の制御記憶
の命令に対応した内部処理手順のマイクロプログラムの
先頭アドレスを発生するとともに、命令がＣＰＵで実行
不可能な場合に未定義命令検出トラップ・エクセプショ
ンを発生する。命令デコーダの公知例には特開昭５６−
１０８１４９号公報がある。この命令の前に実行された
命令のマイクロプログラムが終了すると制御部２０４は
命令デコーダ２０３にて発生したアドレスから始まるマ
イクロプログラムに記述された処理手順により実行部及
びバスの制御を行う。

制御部の詳細ブロック図を第４図に示す。制御部は、一
般に、アドレス・セレクタ１　、　Ｃ５ＡＲ（制御記憶
アドレスレジスタ）２．制御記憶３．ＭＩＲ（マイクロ
命令レジスタ）４．マイクロ命令デコーダ５．及びＣ５
ＡＲ２の内容を１加算する加算器６からなる。アドレス
セレクタにはマイクロプログラムのアドレスとして命令
デコード部で生成された新たな命令の処理マイクロプロ
グラムアドレス３０１、ＭＩＲに分岐命令がセットされ
たときのマイクロプログラムの分岐アドレス３０２、及
び現在処理中のマイクロプログラムの次のアドレス３０
３の三種が入力される。これらの入力アドレスの選択信
号としてＭＩＲ４より一命令に対する一連のマイクロプ
ログラムが終了したことを示す信号２３とＭＩＲ４にマ
イクロプログラムの分岐命令がセットされていることを
示す信号２２が入力され、信号２３が論理“１”である
場合１次の命令に対するマイクロプログラムの先頭アド
レス３０１が、信号２２が論理“１”の場合分岐命令の
分岐アドレス３０２が、信号２３と信号２が共に論理“
０″の場合は次のマイクロ命令のアドレス３０３が選択
され、Ｃ３ＡＲ２にセットされる。

Ｃ５ＡＲ２の内容によって示されるアドレスにより制御
記憶３はそのアドレスに格納されているマイクロ命令を
ＭＩＲ４に出力する。このマイクロ命令はクロック２１
により同期化され、ＭＩＲ４にセットされ、セットされ
たマイクロ命令はマイクロ命令デコーダにより実行部及
び外部バスの制御信号に変換される。この制御信号によ
って主記憶へのアクセス、入出力処理装置、あるいは、
入出力装置の制御、内部バスの操作によるデータの演算
・処理が行われ、ＣＰＵはその機能を発揮する。

このように命令はそれぞれ一連のマイクロプログラムに
より処理されるため、このマイクロプログラムを第４図
中ＡＳＴＰ５１（補助プロセッサ）等の制御記憶を書換
る手段を用いて書換ることができれば命令に対する処理
を変更することが可能であり、更に、制御記憶の記憶容
量を大きくとれば命令の拡張も可能である。書換可能な
制御記憶（ＷＯ２）に関する公知例としては米国デイジ
タルイクイプメントコーボレイション−（Ｄｉｇｉｔａ
ｌＥｑｕｉｐｍｅｎｔ　Ｃｏｒｐｏｒａｔｉｏｎ）　（
Ｄ　Ｅ　Ｃ）社のヴイエイエクス（ＶＡＸ）　、ハード
ウェアハンドブック（ＨＡＲＤＷＡＲＥ　ＨＡＮＤＢＯ
ＯＫ）　、及びヴアクＸ１１７−チテクチヤーハンドブ
ツク（ＶＡＸ　１１　ＡＲＣ）ＩＩＴＥＣＴＵＲＥＨＡ
ＮＤＢＯＯに）があり、本例によると一部の命令をユー
ザ定義命令としてユーザがマイクロプログラムを書換る
ことにより、そのユーザ独自の命令を追加できると記さ
れている。

本例ではユーザが定義可能な命令処理のマイクロブログ
ラムの先頭アドレスは定まっており、命令デコード部に
ユーザ定義命令コードとマイクロプログラムの先頭アド
レスを生成する機能が既に定っている。

この様な書換可能な制御記憶をもつＣＰＵを使用して命
令体系の一部（または全部）を変更して、処理装置の用
途別に最適な命令体系をサポートさせることが可能であ
れば、同一のハードウェアをもつＣＰＵを使用して多種
の用途に最適な処理装置を提供することにより、ハード
ウェア開発コストの大幅な低減となる。例えば、科学技
術計算用処理装置として処理装置を使用する場合は、浮
動小数点演算命令を充実させ、推論型計算機として使用
する場合は、推論処理用命令を充実させることにより同
一のハードウェアをもつＣＰＵを両目的に使用すること
が可能である。また、制御記憶の容量に余裕をもたせて
おけば需要の変化に対応して命令体系の拡張・変更も容
易である。

しかし、従来例のように命令デコード部に用途別・拡張
命令のデコード及びマイクロプログラムの先頭アドレス
を生成機能を持たせた場合、命令体系の複雑化に伴い、
命令デコード部の論理も複雑となること、将来命令体系
の異なる拡張・変更があった場合、命令デコード部の論
理変更が必要となること、また、拡張命令のマイクロプ
ログラムが制御記憶に存在しない場合の未定義命令検出
が困難であることなどの理由により、命令デコード部の
ハードウェアが複雑、かつ、巨大なものになるという欠
点がある。

〔発明の目的〕

本発明の目的は命令体系の拡張・変更が容易であって、
複数の用途に応じて最適な命令体系をもつ処理装置を提
供することにある。

〔発明の概要〕

本発明では未定義命令検出機構を命令デコード部ではな
く制御記憶に設けることに着眼し、制御記憶に命令処理
マイクロプログラムの先頭であるか否かを記憶する手段
を設け、マイクロプログラムを制御記憶に書込む際、書
込むマイクロ命令が命令処理の先頭である場合に、この
手段にその旨記憶し、命令実行の際、これを参照するこ
とによりこの命令を処理するマイクロプログラムが制御
記憶内に存在するか否かを検出することにより。

命令デコード部のハードウェアを簡単化する。

〔発明の実施例〕

以下、本発明の一実施例を第１図により説明する。マイ
クロプログラムのアドレスセレクタ１゜Ｃ５ＡＲ２、全
部又は一部が書換可能な制御記憶３゜ＭＩＲ４，マイク
ロ命令デコーダ５．制御記憶アばレス加算機６そして制
御記憶を書換える手段であるＡＳＴＰ５１（補助プロセ
ッサ）からなる処理装置の制御部において制御記憶３に
゛命令を処理するマイクロプログラムの先頭であるか否
かの情報を記憶するＩＴＯＰビット７　、　ＩＴＯＰビ
ット７の出力の否定を示す信号線２４と命令処理マイク
ロプログラムの最終ステップであることを示す信号線２
３との論理積を出力するＮＡＮＤゲート８．そしてＮＡ
ＮＤゲートの出力をＭＩＲ４と同一のクロックで同期化
するフリップ・フロップ９が追加されている。また、フ
リップフロップ９の出力信号２５は未定義命令トラップ
エクセプションを発生するようになっており、マイクロ
命令デコーダ５の出力を禁止するように接続されている
。　ＡＳＴＰ５１で制御記憶３に対してマイクロプログ
ラムの書込を行う際。

ＡＳＴＰ５１は、命令処理の先頭である場合は論理“１
”、命令処理の先頭でない場合は論理“ＯｎをＩＴＯＰ
ビット７に書込む。

一方、命令デコード部は拡張命令の命令語の一部がその
命令を処理するマイクロプログラムが制御記憶中に存在
するか否かにかかわらず、その命令に対応するマイクロ
プログラムの先頭アドレスを生成する。

この命令デコード部及び制御部を持つＣＰＵが拡張命令
の内、マイクロプログラムが制御記憶に存在しないもの
を読出した場合、命令デコードはその命令に対応するマ
イクロプログラムの先頭アドレスを生成し、制御部に出
力する。この命令の一つ前に読出された命令のマイクロ
プログラム処理が終了すると、マイクロプログラム終了
を示す信号２３が論理１８１　Ｎとなり、先頭アドレス
がＣ９ＡＲ２にセットされる。これにより、制御記憶３
の先頭アドレスにはマイクロプログラムの先頭が存在し
ないため、ｌ５ＴＯＰビツトは論理１′Ｏ”となってお
り、その否定である論理“１　ｐｐが信号線２４に出力
される。ＮＡＮＤゲート８の出力は信号線２３と信号線
２４の論理積であるから、論理″１”がフリップフロッ
プ９に出力される。フリップ・フロップ９はＭＩＲ４に
制御記憶３の出力がセットされると同時にセットされ、
論理“１”を出力し、未定義命令トラップ・エクセプシ
ョンを発生することにより、未定義命令を検出し、暴走
防止のためにマイクロ命令デコーダの出力を禁止する。

本発明による処理装置の拡張命令セット及び制御記憶の
拡張命令用空間の使用例を第５図により説明する。処理
装置は、推論拡張命令セットを備えた推論型計算機、関
数演算拡張命令セットを備えた科学技術用計算機、十進
数演算拡張命令セットを備えた事務処理用計算機として
同一のハードウェアで使用される。拡張命令の命令語は
それぞれ推論拡張命令は（ＡＯＯＯ）、、　〜（ＡＦＦ
Ｆ）１．、１１１Ｍ演算拡張命令は（Ａ１００）０．〜
（ＡＩＦＦ）、、　、十進数演算拡張命令は（Ａ２００
）１．〜（Ａ２ＦＦ）ｚ−どなっており。

それぞれ制御記憶の（０００）、、〜（ＯＦＦ）ｉ、。

（１００）ｚ−〜（ＩＦＦ）１．、（２００）工、〜（
２ＦＦ）１ｇをマイクロプログラムの先頭アドレスとな
っている。拡張命令のマイクロプログラムの大きさはそ
れぞれＩＫ語で、拡張命令用制御記憶の容量がＩＫ語で
ある。この様な場合であっても、その用途で使用しない
命令先頭用の空間を使用することにより、少ない空間を
有効に使用でき、その処理装置でサポートしない命令を
読出した場合、その命令のマイクロプログラムの先頭ア
ドレスのＩＴＯＰビットが論理“０“どなっているので
未定義命令として検出される。

また、未定義命令検出論理は未定義命令検出を命令デコ
ード部にて行う場合、おびただしい数の論理ゲートを必
要とし、命令体系が複雑であればある程、所要ゲート数
が増加するのに対し、制御記憶で行う場合、制御記憶の
語数×１ビットのメモリとたかだか数個のＩＣで構成す
ることができるので、ハードウェアを小型、がっ、安価
にすることができる。

さらに、拡張命令が使用されない場合に、その命令のマ
イクロプログラムの先頭用空間を他の命令のマイクロプ
ログラムに流用できるので制御記憶の拡張命令用空間の
容量を小さくできる。

〔発明の効果〕

本発明によれば、命令体系の拡張・変更に際して未定義
命令検出論理の変更を必要とせず、ハードウェアの変更
なしに命令体系の拡張・変更ができるので多様な用途に
最適な命令体系を備えた処理装置を同一のハードウェア
にて提供することが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例の処理装置の制御部の内部構
成図、第２図は処理装置のシステム構成図、第３図は処
理装置の内部構成図、第４図は処理装置の制御部の内部
構成図、第５図は拡張命令と制御記憶の使用例を示す図
である。 ３・・・制御記憶、４・・・マイクロ命令レジスタ、７
・・・実行可能な命令のマイクロプログラムの先頭であ
ることを示すＩＴＯＰビット、８・・・ＮＡＮＤゲート
、９・・・フリップフロップ、２３・・・命令処理マイ
クロプログラム終了を示す信号、２４・・・マイクロ命
令がマイクロプログラムの先頭ではないことを示す信号
、２５・・・未定義命令検出信号、２０３・・・命令デ
コード部。

Claims (1)

【特許請求の範囲】
1. １、作業レジスタ及び算術論理演算ユニットをもち、デ
   ータの演算及び処理を行う実行部、命令に対応した前記
   実行部の制御手順を記述したマイクロプログラムを格納
   するための制御記憶をもち、前記マイクロプログラムに
   従つて前記実行部及び前記外部バスの制御を行う制御部
   、主記憶より取込んだ命令を解読し、前記命令を実行す
   るための処理手順マイクロプログラムの先頭番地を生成
   する命令デコード部からなる処理装置に於いて、前記制
   御記憶を置換可能なものとし、命令の拡張・変更が可能
   であり、前記マイクロプログラムを前記制御記憶の書換
   可能部に書込む時に、前記制御記憶の番地が前記処理装
   置で実行可能な命令の先頭番地であるか否かの情報を記
   憶する手段を前記制御記憶の各番地に設け、命令実行に
   際し前記命令に対応して命令デコード部が生成した番地
   に設けられた前記手段を参照することにより、前記命令
   が前記処理装置で実行可能であるか否かを判断すること
   を特徴とする処理装置の未定義命令検出方法。