JPS6380331A - フア−ムウエアリトライ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はファームウェアリトライ方式に関し、特にファ
ームウェアがリトライに必須なファームウェア開始アド
レスなどを予め退避して置き、ハードウェアエラーが発
生したときにこの退避情報を基にしてリトライを行うフ
ァームウェアリトライ方式に関する。

〔従来の技術〕

データ処理装置では、命令カウンタの内容を基に命令語
を再フェツチしてリトライを行う命令リトライと、命令
リトライを実施できない命令実行処理以外の処理および
命令実行処理であっても命令リトライを実施できないと
ころで実施されるファームウェアリトライとの２つの方
法でリトライが実施されている。

従来、この種のファームウェアリトライ方式では、パイ
プライン方式を採用したデータ処理装置でファームウェ
アリトライの可能／不可能を制御する場合、常にファー
ムウェアからパイプラインを通さずにファームウェアリ
トライ可能／不可能を決定するフリップフロップをセッ
ト／リセノトしていた。

詳しくは、パイプラインを通して更新される主記憶、ヘ
ースレジスタ、汎用レジスタ、命令カウンタなどの更新
のためにファームウェアリトライ可能状態から不可能状
態に遷移する場合、ファームウェアリトライ可能／不可
能を示すフリップフロップをパイプラインを通さずにリ
セットしていた。

また、ファームウェアリトライ可能状態のファームウェ
ア処理を終了し他のファームウェア処理に制御を渡す場
合にも、ファームウェアリトライ可能／不可能を示すフ
リップフロップをパイプラインを通さずにリセットして
いた。

〔発明が解決しようとする問題点〕

上述した従来のファームウェアリトライ方式は、データ
処理装置がパイプラインを通して実際にファームウェア
リトライ不可能状態になる前にファームウェアリトライ
可能／不可能を示すフリップフロップをリセットしてし
まうので、データ処理装置のりトライ率を必要以上に低
下させる欠点がある。

本発明の目的は、上述の点に鑑み、パイプラインによっ
て生じるフリップフロップの内容と実際のファームウェ
アリトライ可能／不可能の状態とのずれをなくしりトラ
イ率を向上させることができるファームウェアリトライ
方式を提供することにある。

〔問題点を解決するための手段〕

本発明のファームウェアリトライ方式は、パイプライン
方式を採用したデータ処理装置におけるファームウェア
リトライ方式において、ファームウェアリトライのため
に必須な情報を格納する記ｔｆＪ手段と、前記ファーム
ウェアリトライの可能／不可能を示す可能／不可能表示
手段と、この可能／不可能表示手段をファームウェアか
らパイプラインを通さずにセット／リセット可能な第１
の設定手段と、前記可能／不可能表示手段をファームウ
ェアからパイプラインを通してセット／リセット可能な
第２の設定手段とを有する。

〔作用〕

本発明のファームウェアリトライ方式では、記憶手段が
ファームウェアリトライのために必須な情報を格納し、
可能／不可能表示手段がファームウェアリトライの可能
／不可能を示し、第１の設定手段が可能／不可能表示手
段をファームウェアからパイプラインを通さずにセット
／リセット可能とし、第２の設定手段が可能／不可能表
示手段をファームウェアからパイプラインを通してセッ
ト／リセット可能とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例のファームウェアリトライ
方式が適用されたデータ処理装置の制御記憶周辺のブロ
ック図である。このデータ処理装置ハ、制ｊＩｌ記４１
１０１　ト、レジスタ１０２．１０６〜１１７　、１２
０および１２２〜１２５と、制御部１０３と、演算部１
０４と、作業記憶１０５と、レジスタファイル１１８お
よび１１９と、アダー１２１と、フリップフロップ１２
６とを含んで構成されている。

制御記憶１０１は、ファームウェア（以下、ＦＷと略記
する）を格納するリード／ライト可能なメモリである。

レジスタ１０２は、制御記憶１０１の読出しレジスタで
ある。

制ｉＩＤ部１０３は、制御′ＩＩＩ記憶１０１のアドレ
ス等を制御するＦＷシーケンス制？■部である。

演算部１０４は、作業記憶１０５およびレジスタ１０６
〜１０９を含み、ＦＷによって制御されデータの演算を
行う演算部である。

作業記ｊＱ１０５は、ＦＷの作業記憶用や各種情報管理
用のエリアを含むリード／ライト可能なメモリである０
作業記憶１０５は、ＦＷリトライのために必須なＦＷリ
トライ開始アドレスなどの情報を退避するエリアも含ん
でいる。

レジスタ１０６は、ＦＷにより主記憶、ペースレジスタ
、汎用レジスタまたは命令カウンタの更新指示が行われ
たときにその制御情報が設定されるレジスタである。

レジスタ１０７は、ＦＷにより主記憶、ペースレジスタ
、汎用レジスタまたは命令カウンタの更新指示が行われ
たときにその更新データが設定されるレジスタである。

レジスタ１０８は、ＦＷがＦＷリトライ可能／不可能を
パイプラインを通して設定するときにその制御情報が格
納されるレジスタである。

レジスタ１０９は、ＦＷがＦＷリトライ可能／不可能を
パイプラインを通さずに設定するときにその制御情報が
格納されるレジスタである。

レジスタ１１０〜１１３は、レジスタ１０６の内容をパ
イプラインの対応する各ステージで保持するレジスタで
ある。

レジスタ１１４〜１１７は、レジスタ１０７の内容をパ
イプラインの対応する各ステージで保持するレジスタで
ある。

レジスタファイル１１８は、上記ｔ＠へのストアデータ
をバッファリングするストアバッファである。

レジスタファイル１１９は、ペースレジスタおよび汎用
レジスタを含むレジスタファイルである。

レジスタ１２０は、命令カウンタである。

アダー１２１は、レジスタ１２０の内容と現命令語長と
の加算を行うアダーである。

レジスタ１２２〜１２５は、レジスタ１０８の内容をパ
イプラインの対応する各ステージで保持するレジスタで
ある。

フリップフロップ１２６は、その内容が論理１゛のとき
にＦＷリトライ可能を示し、論理０のときにＦＷリトラ
イ不可能を示し、レジスタ１２５またはレジスタ１０９
内の制御情報によってセット／リセットされるフリップ
フロップである。

第３図を参照すると、本実施例のファームウェアリトラ
イ方式が適用されるデータ処理装置のパイプラインの各
ステージ処理は、命令語の解読（Ｄ）ステージと、指定
されたレジスタの読出しくＲ）ステージと、論理アドレ
スの生成（Ａ）ステージと、アドレス変換テーブルアク
セス（Ｔ）ステージと、オペランドキャッシュアクセス
（０）ステージと、オペランドアライン（Ｌ）ステージ
と、桁合せ、コンディションコード予知（Ｇ）ステージ
と、演算（Ｅ）ステージと、正規化、ラウンド（Ｎ）ス
テージと、結果格納（Ｓ）ステージとからなる。ＦＷの
実行ステージ、すなわちレジスタ１０２のステージはＯ
ステージであり、レジスタ１０６　、　ＬＯＴおよび１
０８のステージがＬステージである。以下同様であり、
レジスタ１１３　、１１７および１２５のステージが最
終ステージのＳステージである。

次に、このように構成された本実施例のファームウェア
リトライ方式の動作について第２図ｆａ＋および（ｂｌ
を参照しながら説明する。

ＦＷは、制御記憶１０１からレジスタ１０２に１語ずつ
格納されて実行される。

パイプラインを通してフリップフロップ１２６をリセッ
トする指示がレジスタ１０２に格納された場合には、第
２図＋＆＋に示すように、その制御情報がレジスタ１０
８　、１２２　、　１２３　　、１２４および１２５と
順次保持されていき、レジスタ１２５の制御情報によっ
てフリップフロップ１２６が論理１から論理Ｏにリセッ
トされる。

また、パイプラインを通さずにフリップフロップ１２６
をリセットする指示がレジスタ１０２に格納された場合
には、第２図（ｂｌに示すように、その制御Ｍ情報がレ
ジスタ１０９に保持され、次にフリップフロップ１２６
が論理１から論理Ｏにリセットされる。

パイプライン方式を採用したデータ処理装置においては
、ＦＷの指示が実行されるステージ、すなわちレジスタ
１０２のステージとレジスタファイル１１８　、１１９
およびレジスタ１２０が実際に更新されるパイプライン
の最終ステージとの差が５マシンクロツクだけ生じる。

ＦＷリトライ可能状態で動作中のデータ処理装置がパイ
プラインを通して更新されるレジスタファイル１１８　
、１１９　、　　レジスタ１２０などが更新されたこと
によりＦＷリトライ不可能となる場合、ＦＷはパイプラ
インを通してフリップフロ、プ１２６をリセットするよ
うにする。

ＦＷリトライ可能状態で動作中のデータ処理装置がパイ
プラインを通さずに更新される作業記憶１０５などが更
新されたことによりＦＷＩＪＩ−ライ不可能となる場合
、ＦＷはパイプラインを通さすにフリップフロップ１２
６をリセットするようにする。

フリップフロップ１２６をセントする場合にも、同様の
考え方で行われる。

パイプライン方式を採用したデータ処理装置においてハ
ードウェアエラーが検出された場合は、マシンクロ７り
が停止されるとともにパイプライン制御も全て無効にさ
れる。したがって、パイプラインを通して更新されるレ
ジスタ等は、ＦＷで更新指示を完了してもハードウェア
エラーが検出されたために、パイプラインンの最終ステ
ージが完了しないときは以前の内容がそのまま保持され
ることになる。

〔発明の効果〕

以上説明したように本発明は、パイプライン方式を採用
したデータ処理装置のファームウェアリトライ方式にお
いて、ファームウェアリトライ可能／不可能を示すフリ
ップフロップをパイプラインを通さずにセット／リセッ
トする手段と、パイプラインを通してセント／リセット
する手段とを備え、データ処理装置がファームウェアリ
トライの可能状態と不可能状態とで遷移する場合に合せ
てファームウェアによってフリップフロップをセット／
リセットする手段を選択できるようにしたことにより、
パイプラインによって生じるフリップフロップの内容と
実際のファームウェアリトライ可能／不可能状態とのず
れをなくすことができ、データ処理装置のりトライ率を
向上させることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のファームウェアリトライ方
式が適用されたデータ処理装置における制御記憶周辺の
ブロック図、 第２図（ａ）および山）はフリップフロップをパイプラ
インを通してリセットする場合および通さずにリセット
する場合をそれぞれ示すタイムチャート、第３図は本実
施例のファームウェアリトライ方式が適用されるデータ
処理装置のパイプラインの各ステージの処理概要を示し
た流れ図である。 図において、 １０１　　・・・制御記憶、 １０２、１０６〜１１７，１２０，１２２〜１２５　　
・・・レジスタ、１０３　・・・制御部、 １０４　　・・・（ｉ４算部、 １０５　　・・・作業記憶、 １１８、１１９　　・・・レジスタファイル、１２１　
　・・・アダー、 １２６　　・・・フリップフロップである。

Claims (1)

1. 【特許請求の範囲】 パイプライン方式を採用したデータ処理装置におけるフ
   ァームウェアリトライ方式において、ファームウェアリ
   トライのために必須な情報を格納する記憶手段と、 前記ファームウェアリトライの可能／不可能を示す可能
   ／不可能表示手段と、 この可能／不可能表示手段をファームウェアからパイプ
   ラインを通さずにセット／リセット可能な第１の設定手
   段と、 前記可能／不可能表示手段をファームウェアからパイプ
   ラインを通してセット／リセット可能な第２の設定手段
   と、 を有することを特徴とするファームウェアリトライ方式
   。