JPS62237533A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS62237533A JPS62237533A JP61080595A JP8059586A JPS62237533A JP S62237533 A JPS62237533 A JP S62237533A JP 61080595 A JP61080595 A JP 61080595A JP 8059586 A JP8059586 A JP 8059586A JP S62237533 A JPS62237533 A JP S62237533A
- Authority
- JP
- Japan
- Prior art keywords
- contents
- register
- instruction
- shift register
- destroyed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000011835 investigation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は逐次命令を解釈して実行するデータ処理装置に
関し、特に異常時における調査を容易ならしめるように
したデータ処理装置に関する。
関し、特に異常時における調査を容易ならしめるように
したデータ処理装置に関する。
(従来の技術)
従来、この種のデータ処理装置では、プログラム上の論
理的な誤りにより不正命令を実行しようきした場合、プ
ログラムの実行を停止さぞ、この時点でのレジスタの内
容、および記憶部内容を調査して原因を究明していた。
理的な誤りにより不正命令を実行しようきした場合、プ
ログラムの実行を停止さぞ、この時点でのレジスタの内
容、および記憶部内容を調査して原因を究明していた。
(発明が解決しようとする問題点)
上述した従来のデータ処理装置において、プログラムの
停止に至る過程については、第1にプログラム停止時点
のレジスタ、および記憶部の内容より机上検討するか、
あるいは@2に舛現性があればプログラム上に細工して
プログラムの動作状態を記憶部へ格納するという方法に
より調査を実施していたため、きわめて櫂な事象は主と
して机上検討によって処理し、きわめて長い調査時間を
要するという欠点があった。
停止に至る過程については、第1にプログラム停止時点
のレジスタ、および記憶部の内容より机上検討するか、
あるいは@2に舛現性があればプログラム上に細工して
プログラムの動作状態を記憶部へ格納するという方法に
より調査を実施していたため、きわめて櫂な事象は主と
して机上検討によって処理し、きわめて長い調査時間を
要するという欠点があった。
本発明の目的は、通常動作時に破壊されるレジスタの内
容を逐次、シフトレジスタへ待避しておき、不正命令が
検出されたときに上記シフトレジスタの内容を参照しつ
つ命令の逆演算を行い、数命令前の状態に戻すことによ
って上記欠点を除去し、短時間で調査できるように構成
したデータ処理装置を提供することにある。
容を逐次、シフトレジスタへ待避しておき、不正命令が
検出されたときに上記シフトレジスタの内容を参照しつ
つ命令の逆演算を行い、数命令前の状態に戻すことによ
って上記欠点を除去し、短時間で調査できるように構成
したデータ処理装置を提供することにある。
(問題点を解決するための手段)
本発明によるデータ処理装置は、記憶部、プログラムカ
ウンタ、1台以上のレジスタ、シフトレジスタ、ならび
にプログラムカウンタに設定された値に従って記憶部の
内容を逐次解釈して実行するための演n部を備えて構成
したものである。
ウンタ、1台以上のレジスタ、シフトレジスタ、ならび
にプログラムカウンタに設定された値に従って記憶部の
内容を逐次解釈して実行するための演n部を備えて構成
したものである。
レジスタは、実行しようとする命令によって破壊される
内容を格納するものである。
内容を格納するものである。
シフトレジスタは、実行の前にレジスタの内容を退避し
て保存するものでるる。
て保存するものでるる。
演算部は、特定命令実行時にシフトレジスタの内容を最
後に退避した内容より順に読出し、レジスタの内容を復
元しつつ一命令または複数命令すつ逆に進めて各命令の
逆演算を行い、レジスタの内容全−命合または複数命令
前の状態に復帰するものである。
後に退避した内容より順に読出し、レジスタの内容を復
元しつつ一命令または複数命令すつ逆に進めて各命令の
逆演算を行い、レジスタの内容全−命合または複数命令
前の状態に復帰するものである。
(実施例)
次に、本発明について図面を参照して説明する。
第1図は、本発明1cよるデータ処理装置の一実施例を
示すブロック図である。第1図において、lは@鼻部、
2はレジスタ、3は記憶部、4はシフトレジスタ、21
,31.41はそれぞれバス信号線、22.32.42
はそれぞれ匍J御信号脚である。
示すブロック図である。第1図において、lは@鼻部、
2はレジスタ、3は記憶部、4はシフトレジスタ、21
,31.41はそれぞれバス信号線、22.32.42
はそれぞれ匍J御信号脚である。
第1図において、演算部lはバス信号線21゜31およ
び匍】御個号線22.32によってレジスタ2と記憶部
3とに接続され、バス信号線41と制#侶号線42とに
よって7フトレジスタ4に接続されている。
び匍】御個号線22.32によってレジスタ2と記憶部
3とに接続され、バス信号線41と制#侶号線42とに
よって7フトレジスタ4に接続されている。
第2図は、第1図に示した実施例の演算部1における一
命令を演算実行するための内部処理を示した内部プログ
ラムの70−チャートでろり、第1図におけるシフトレ
ジスタ4の使い方か示されている。なお、第2図のフロ
ーチャートのなかに逆演算モードを指定するのは内部処
理上のスイッチである。不正命令検出時には、このスイ
ッチの出力は%1jlとなり、初期値は%QIである。
命令を演算実行するための内部処理を示した内部プログ
ラムの70−チャートでろり、第1図におけるシフトレ
ジスタ4の使い方か示されている。なお、第2図のフロ
ーチャートのなかに逆演算モードを指定するのは内部処
理上のスイッチである。不正命令検出時には、このスイ
ッチの出力は%1jlとなり、初期値は%QIである。
また、上記フローチャートはレジスタ2の復旧のみが可
能な実例を示したものである。
能な実例を示したものである。
第3図は、第1図および第2図に示した本発明の実施例
において、具体的な命令の実行を説明する説明図である
。すなわち、第8図は001番地0’ MOVE D
B 1おLび002番地の不正命令の実行における動作
の詳細を示す説明図であり、シフトレジスタ4の状態が
示されている。
において、具体的な命令の実行を説明する説明図である
。すなわち、第8図は001番地0’ MOVE D
B 1おLび002番地の不正命令の実行における動作
の詳細を示す説明図であり、シフトレジスタ4の状態が
示されている。
第4図は、レジスタ2の内容だけではなく、記憶部の内
容も以前の状態に復旧できるように構成した処理を示す
7o−チャートでるる。破壊されるレジスタ2の内容、
および破壊される記憶部30内容がシフトレジスタ4へ
待避され、不正命令の検出時には上記の情報よりレジス
タ2の内容、および記憶部3の内容が復旧される。第4
図には斯かる動作が説明されている。
容も以前の状態に復旧できるように構成した処理を示す
7o−チャートでるる。破壊されるレジスタ2の内容、
および破壊される記憶部30内容がシフトレジスタ4へ
待避され、不正命令の検出時には上記の情報よりレジス
タ2の内容、および記憶部3の内容が復旧される。第4
図には斯かる動作が説明されている。
第5図は、JUMP命令によりプログラムカウンタがま
ったく異なる番地へ移る場合にも以前の状態に復旧でき
るようにした処理含水すフローチャートでおる。第5図
において、前述のシフトレジスタ4のようなシフトレジ
スタ4をさらにl(固設け、JUMP命令を実行しよう
とする番地を待機し、次に当該JUMP命令の実行結果
によりプログラムカウンタが移る番地を待避しておき、
第8図における逆演算モードの実行時には常時、最後に
当該シフトレジスタ4に待避した値、すなわちJUMP
命令によりプログラムカウンタが移った番地と現在のプ
ログラムカウンタの値とを比較する。上記値が一致した
場合には、再度、当該シフトレジスタ4よジ上記値を読
出し、JLTMP命令を実行した番地を得る。これによ
ってプログラムカウンタを復旧してJUMP命令の実行
前の状態とすることができる。
ったく異なる番地へ移る場合にも以前の状態に復旧でき
るようにした処理含水すフローチャートでおる。第5図
において、前述のシフトレジスタ4のようなシフトレジ
スタ4をさらにl(固設け、JUMP命令を実行しよう
とする番地を待機し、次に当該JUMP命令の実行結果
によりプログラムカウンタが移る番地を待避しておき、
第8図における逆演算モードの実行時には常時、最後に
当該シフトレジスタ4に待避した値、すなわちJUMP
命令によりプログラムカウンタが移った番地と現在のプ
ログラムカウンタの値とを比較する。上記値が一致した
場合には、再度、当該シフトレジスタ4よジ上記値を読
出し、JLTMP命令を実行した番地を得る。これによ
ってプログラムカウンタを復旧してJUMP命令の実行
前の状態とすることができる。
第5図においては、上記追加して設けられたシフトレジ
スタ4をアドレスレジスタと呼んでいる。
スタ4をアドレスレジスタと呼んでいる。
第5図において、第4図と同一の処理ケ示す部分は繁雑
さを避けるため割愛し、第4図の対応する箇所を示すべ
くの〜Oの標識によって示しである。
さを避けるため割愛し、第4図の対応する箇所を示すべ
くの〜Oの標識によって示しである。
本発明の実施例において、第2図〜第4図に示すような
1停止I状態に至った場合には、その後の動作について
は触れてはいない。すなわち、停止状態によシ状況を解
析するか、あるいは1命令ずつ動作させて動きを観察す
るようなことは従来技術に属するので、停止状態の後の
動作は述べる必要がない。
1停止I状態に至った場合には、その後の動作について
は触れてはいない。すなわち、停止状態によシ状況を解
析するか、あるいは1命令ずつ動作させて動きを観察す
るようなことは従来技術に属するので、停止状態の後の
動作は述べる必要がない。
本発明の実施例においては、すべて空になったシフトレ
ジスタ4、あるいは望になったアドレスレジスタを参照
しようとするまで命令の逆演算を行うように説明しであ
るが、特定の条件により逆演算を中止して停止状態とす
ることは容易である。
ジスタ4、あるいは望になったアドレスレジスタを参照
しようとするまで命令の逆演算を行うように説明しであ
るが、特定の条件により逆演算を中止して停止状態とす
ることは容易である。
本発明の実施例においては、すべて不正命令を実行しよ
うとしたときの復旧動作について述べであるが、他の要
因、例えば外部からの割込み信号により一つまたは複数
の命令だけ前の状態へ復旧することは容易であるととも
に有効でもある。
うとしたときの復旧動作について述べであるが、他の要
因、例えば外部からの割込み信号により一つまたは複数
の命令だけ前の状態へ復旧することは容易であるととも
に有効でもある。
本発明の実施例において、上記逆演算は演算部における
内部プログラムを実行するように説明されているが、逆
演算および上記シフトレジスタ4よシ退避された内容を
読出してレジスタ2を修復し、一つまたは複数の命令だ
け前の状態に矢す作業を上記記憶部3に書込まれた外部
命令によって実行することも可能である。
内部プログラムを実行するように説明されているが、逆
演算および上記シフトレジスタ4よシ退避された内容を
読出してレジスタ2を修復し、一つまたは複数の命令だ
け前の状態に矢す作業を上記記憶部3に書込まれた外部
命令によって実行することも可能である。
(発明の効果)
以上説明したように本発明は、通常動作時に破壊される
レジスタの内容を逐次、シフトレジスタへ待避しておき
、不正命令が検出されたときに上記シフトレジスタの内
容を参照しつつ命令の逆演算を行い、数命令前の状態に
戻すことによって上記欠点を除去し、異常動作時の問題
の解決を容易ならしめることができる丸め、運用性か向
上できるという効果がある。
レジスタの内容を逐次、シフトレジスタへ待避しておき
、不正命令が検出されたときに上記シフトレジスタの内
容を参照しつつ命令の逆演算を行い、数命令前の状態に
戻すことによって上記欠点を除去し、異常動作時の問題
の解決を容易ならしめることができる丸め、運用性か向
上できるという効果がある。
第1図は、本発明によるデータ処理装置の一実施例を示
すブロック図である。 第2図は、第1図の演算部における一つの命令の演算実
行のための内部処理を示すフローチャートである。 第8図は、第1スおよび第2図に示す実施例の具体的な
命令による動作の詳細を示す説明図である。 第4図、および第5図は、第2図の動作を改良した内部
処理の実例を示すフローチャートである。 l・・・演算部 2・・・レジスタ 3・・11記憶部 4−・会77トレジスタ
すブロック図である。 第2図は、第1図の演算部における一つの命令の演算実
行のための内部処理を示すフローチャートである。 第8図は、第1スおよび第2図に示す実施例の具体的な
命令による動作の詳細を示す説明図である。 第4図、および第5図は、第2図の動作を改良した内部
処理の実例を示すフローチャートである。 l・・・演算部 2・・・レジスタ 3・・11記憶部 4−・会77トレジスタ
Claims (1)
- 記憶部、プログラムカウンタ、1台以上のレジスタ、シ
フトレジスタ、ならびに前記プログラムカウンタに設定
された値に従つて前記記憶部の内容を逐次解釈して実行
するための演算部を備えて構成したデータ処理装置にお
いて、前記レジスタは前記実行しようとする命令によつ
て破壊される内容を格納し、前記シフトレジスタは前記
実行の前に前記レジスタの内容を退避して保持し、前記
演算部は特定命令実行時に前記シフトレジスタの内容を
最後に退避した内容より順に読出し、前記レジスタの内
容を復元しつつ、一命令または複数命令ずつ逆に進めて
各命令の逆演算を行い、前記レジスタの内容を前記一命
令または複数命令前の状態に復帰するように構成したこ
とを特徴とするデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61080595A JPS62237533A (ja) | 1986-04-08 | 1986-04-08 | デ−タ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61080595A JPS62237533A (ja) | 1986-04-08 | 1986-04-08 | デ−タ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62237533A true JPS62237533A (ja) | 1987-10-17 |
Family
ID=13722687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61080595A Pending JPS62237533A (ja) | 1986-04-08 | 1986-04-08 | デ−タ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62237533A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5469550A (en) * | 1992-01-28 | 1995-11-21 | Cezzar; Ruknet | Reversible computer apparatus and methods of constructing and utilizing same |
-
1986
- 1986-04-08 JP JP61080595A patent/JPS62237533A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5469550A (en) * | 1992-01-28 | 1995-11-21 | Cezzar; Ruknet | Reversible computer apparatus and methods of constructing and utilizing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5680599A (en) | Program counter save on reset system and method | |
JP2003508864A (ja) | スレッド志向デバッギング | |
JPS62237533A (ja) | デ−タ処理装置 | |
JPS623347A (ja) | エラ−回復情報退避方式 | |
JP2552738B2 (ja) | データ処理装置 | |
JP2715988B2 (ja) | プログラムシミュレータ装置及びプログラムデバッグ方法 | |
JP2671160B2 (ja) | 例外処理方式 | |
JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
JPS59112350A (ja) | プログラム監視制御方式 | |
JPH0675957A (ja) | 編集中障害の復旧機構 | |
JPH04181331A (ja) | 命令リトライ方式 | |
JPH01231126A (ja) | 情報処理装置 | |
JPS61131047A (ja) | パイプライン制御方式 | |
JP3428253B2 (ja) | シーケンサ | |
JPS61161557A (ja) | プログラム・デバツグ方法および装置 | |
JPH0475147A (ja) | 情報処理システムにおける時間監視装置 | |
JPS63155330A (ja) | マイクロプログラム制御装置 | |
JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
JPH0287237A (ja) | Execute命令制御方式 | |
JPH04328644A (ja) | デバッグ支援装置 | |
JPS59189452A (ja) | デ−タ処理装置用キユ−構造 | |
JPH02110744A (ja) | 情報処理装置 | |
JPH0234058B2 (ja) | ||
JPS63310040A (ja) | デ−タ採取方式 | |
JPH0282318A (ja) | 浮動小数点演算装置 |