JPS6156816B2 - - Google Patents
Info
- Publication number
- JPS6156816B2 JPS6156816B2 JP56141341A JP14134181A JPS6156816B2 JP S6156816 B2 JPS6156816 B2 JP S6156816B2 JP 56141341 A JP56141341 A JP 56141341A JP 14134181 A JP14134181 A JP 14134181A JP S6156816 B2 JPS6156816 B2 JP S6156816B2
- Authority
- JP
- Japan
- Prior art keywords
- subroutine
- stack
- register
- program
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003068 static effect Effects 0.000 claims description 23
- 230000007246 mechanism Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 239000000872 buffer Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
- G06F9/4486—Formation of subprogram jump address
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理装置における効率的なサブ
ルーチン呼び出し命令方式に関するものである。
ルーチン呼び出し命令方式に関するものである。
データ処理装置においてサブルーチン呼び出し
が生ずると、それまで実行していたプログラム処
理を中断し、サブルーチンでの処理の実行に移行
した後、元のプログラムへ復帰しその実行を再開
する。したがつて実行中のプログラムからサブル
ーチンプログラムへ切替える際必要な処理とし
て、実行中のプログラムを後で再開するために再
開情報を退避する処理と、サブルーチンを実行す
るための準備処理とがある。
が生ずると、それまで実行していたプログラム処
理を中断し、サブルーチンでの処理の実行に移行
した後、元のプログラムへ復帰しその実行を再開
する。したがつて実行中のプログラムからサブル
ーチンプログラムへ切替える際必要な処理とし
て、実行中のプログラムを後で再開するために再
開情報を退避する処理と、サブルーチンを実行す
るための準備処理とがある。
前者は例えばプログラムカウンタや使用中のレ
ジスタの内容の退避などであり、後者は例えばサ
ブルーチンで使用する作業エリアの確保である。
ここで、プログラム構造にブロツク構造を採用す
ると、後者にさらに静的リンク（静鎖、スタテイ
ツクチエインとも呼ぶ）の設定が必要となる。静
的リンクはブロツク構造の約束に従い該プログラ
ムのコンパイル時点で静的に定まるもので、実行
するプログラムの参照データまたはプログラムを
一義的に定める。これは実行するプログラム固有
のデータロツクを参照の許される親データブロツ
クに次々とアドレスリンクする事により実現でき
る。
ジスタの内容の退避などであり、後者は例えばサ
ブルーチンで使用する作業エリアの確保である。
ここで、プログラム構造にブロツク構造を採用す
ると、後者にさらに静的リンク（静鎖、スタテイ
ツクチエインとも呼ぶ）の設定が必要となる。静
的リンクはブロツク構造の約束に従い該プログラ
ムのコンパイル時点で静的に定まるもので、実行
するプログラムの参照データまたはプログラムを
一義的に定める。これは実行するプログラム固有
のデータロツクを参照の許される親データブロツ
クに次々とアドレスリンクする事により実現でき
る。
従来、プログラムにおいてサブルーチン呼び出
しが実行されると、ハードウエアでは中断時のプ
ログラムステータス語PSW（プログラムカウン
タとプロセツサステータス情報）のみを例えばス
タツクに退避してサブルーチンの先頭番地から実
行を開始するため、前記レジスタ群の退避、作業
エリアの確保、静的リンクの設定などの処理はす
べてソフトウエアにより行なわなければならず、
サブルーチン呼び出し回数が多い場合には、ソフ
トウエアのオーバヘツドが増大し、本来の有効な
処理に割当てられる時間が相対的に減少し、デー
タ処理装置の処理能力が大幅に低下する欠点があ
つた。
しが実行されると、ハードウエアでは中断時のプ
ログラムステータス語PSW（プログラムカウン
タとプロセツサステータス情報）のみを例えばス
タツクに退避してサブルーチンの先頭番地から実
行を開始するため、前記レジスタ群の退避、作業
エリアの確保、静的リンクの設定などの処理はす
べてソフトウエアにより行なわなければならず、
サブルーチン呼び出し回数が多い場合には、ソフ
トウエアのオーバヘツドが増大し、本来の有効な
処理に割当てられる時間が相対的に減少し、デー
タ処理装置の処理能力が大幅に低下する欠点があ
つた。
またスタツク構造によつては、ソフトウエアで
は静的リンクをスタツク上に設定する事ができ
ず、他の制御用バツフア領域を用いて実現してい
た。この場合プログラムの再帰呼び出し（同じプ
ログラムを多重に呼び出す）を実現するには複雑
な制御用バツフアの管理が必要となり、ソフトウ
エアのオーバヘツドはさらに大幅に増加する欠点
があつた。
は静的リンクをスタツク上に設定する事ができ
ず、他の制御用バツフア領域を用いて実現してい
た。この場合プログラムの再帰呼び出し（同じプ
ログラムを多重に呼び出す）を実現するには複雑
な制御用バツフアの管理が必要となり、ソフトウ
エアのオーバヘツドはさらに大幅に増加する欠点
があつた。
本発明はこれらの欠点を除去するため、スタツ
ク機構とサブルーチン呼び出し命令を有するデー
タ処理装置において、サブルーチン内にスタツク
へ退避すべきレジスタ群を指定する第１の制御情
報フイールドと、サブルーチンで使用するスタツ
ク上の作業エリアのサイズを指定する第２の制御
情報フイールドをもち、さらにサブルーチン呼び
出し命令の中に、今回のスタツク上のデータブロ
ツクを以前のデータブロツクに静的にリンクする
ための第３の制御情報フイールドをもち、サブル
ーチン呼び出し命令実行時に、前記第１の制御情
報フイールドの内容に従つてスタツク上に複数の
レジスタの内容を退避し、前記第２の制御情報フ
イールドの内容に従つてスタツク上に作業エリア
を確保し、前記第３の制御情報フイールドの内容
に従つてスタツク上に静的リンクを設定するハー
ドウエア機構を有し、これにより効率のよいサブ
ルーチン呼び出しを実行し得るようにしたもの
で、以下図面について詳細に説明する。
ク機構とサブルーチン呼び出し命令を有するデー
タ処理装置において、サブルーチン内にスタツク
へ退避すべきレジスタ群を指定する第１の制御情
報フイールドと、サブルーチンで使用するスタツ
ク上の作業エリアのサイズを指定する第２の制御
情報フイールドをもち、さらにサブルーチン呼び
出し命令の中に、今回のスタツク上のデータブロ
ツクを以前のデータブロツクに静的にリンクする
ための第３の制御情報フイールドをもち、サブル
ーチン呼び出し命令実行時に、前記第１の制御情
報フイールドの内容に従つてスタツク上に複数の
レジスタの内容を退避し、前記第２の制御情報フ
イールドの内容に従つてスタツク上に作業エリア
を確保し、前記第３の制御情報フイールドの内容
に従つてスタツク上に静的リンクを設定するハー
ドウエア機構を有し、これにより効率のよいサブ
ルーチン呼び出しを実行し得るようにしたもの
で、以下図面について詳細に説明する。
図面は本発明の実施例を示すものである。第１
図は本発明方式によるデータ処理装置を示すもの
で、１はサブルーチン呼び出し命令、サブルーチ
ンプログラム、スタツクバツフア、データなどを
含む主記憶装置（MM）、２は１語32ビツトの論
理仕様を有する中央処理装置（CPU）で、汎用
レジスタ３、プログラムステータス語（PSW）
４、第１のワークレジスタ（WR1）５、第２の
ワークレジスタ（WR2）６、デコーダ７、メモ
リアドレスレジスタ（MAR）８、第３のワーク
レジスタ（WR3）９、演算器及びシフト器
（ALU AND SHIFTER）１０、データバツフア
レジスタ（DBR）１１、プロセツサバス
（BUS）１２、第４のワークレジスタ（WR4）１
３、フアインドライトモストワン（FIND
RIGHT MOST ONE）回路（FRM）１４、命令
解釈実行制御部（CTL）１５を含む。
図は本発明方式によるデータ処理装置を示すもの
で、１はサブルーチン呼び出し命令、サブルーチ
ンプログラム、スタツクバツフア、データなどを
含む主記憶装置（MM）、２は１語32ビツトの論
理仕様を有する中央処理装置（CPU）で、汎用
レジスタ３、プログラムステータス語（PSW）
４、第１のワークレジスタ（WR1）５、第２の
ワークレジスタ（WR2）６、デコーダ７、メモ
リアドレスレジスタ（MAR）８、第３のワーク
レジスタ（WR3）９、演算器及びシフト器
（ALU AND SHIFTER）１０、データバツフア
レジスタ（DBR）１１、プロセツサバス
（BUS）１２、第４のワークレジスタ（WR4）１
３、フアインドライトモストワン（FIND
RIGHT MOST ONE）回路（FRM）１４、命令
解釈実行制御部（CTL）１５を含む。
命令の実行は、プログラムステータス語４に含
まれるプログラムカウンタの内容がプロセツサバ
ス１２を介してメモリアドレスレジスタ８に設定
され、メモリアドレスレジスタ８の示す主記憶装
置１の番地の内容がデータバツフアレジスタ１１
に読み取られ、命令解釈実行制御部１５による制
御の下に行なわれる。命令実行後プログラムカウ
ンタは１加算され次の命令の格納番地を示す。
まれるプログラムカウンタの内容がプロセツサバ
ス１２を介してメモリアドレスレジスタ８に設定
され、メモリアドレスレジスタ８の示す主記憶装
置１の番地の内容がデータバツフアレジスタ１１
に読み取られ、命令解釈実行制御部１５による制
御の下に行なわれる。命令実行後プログラムカウ
ンタは１加算され次の命令の格納番地を示す。
命令実行に伴なう主記憶装置１の内容の読み取
り、書き込みも対象となる番地をメモリアドレス
レジスタ８に設定し、データバツフアレジスタ１
１を介して行なう。
り、書き込みも対象となる番地をメモリアドレス
レジスタ８に設定し、データバツフアレジスタ１
１を介して行なう。
またスタツクバツフアは主記憶装置１の一部を
割り当て、スタツクポインタ（SP）で最新番地
を示す事により実現している。本実施例では汎用
レジスタ３の中のレジスタＲ１４をスタツクポイ
ンタとして使用している。スタツクバツフアへの
書き込みはスタツクポインタの内容を１減算し、
その値をメモリアドレスレジスタ８に設定しデー
タバツフアレジスタ１１に書き込みデータを設定
することにより行なわれる。この事よりスタツク
は高位アドレスから低位アドレスに伸張するのが
明確であろう。上記スタツクバツフアへの書き込
み動作がプツシユダウンと称する。逆にスタツク
バツフアからの読み出しは、スタツクポインタの
内容をメモリアドレスレジスタ８に設定すること
によりデータバツフアレジスタ１１に読み出され
る。その後スタツクポインタは１加算される。上
記スタツクバツフアからの読み出し動作をポツプ
アツプと称する。
割り当て、スタツクポインタ（SP）で最新番地
を示す事により実現している。本実施例では汎用
レジスタ３の中のレジスタＲ１４をスタツクポイ
ンタとして使用している。スタツクバツフアへの
書き込みはスタツクポインタの内容を１減算し、
その値をメモリアドレスレジスタ８に設定しデー
タバツフアレジスタ１１に書き込みデータを設定
することにより行なわれる。この事よりスタツク
は高位アドレスから低位アドレスに伸張するのが
明確であろう。上記スタツクバツフアへの書き込
み動作がプツシユダウンと称する。逆にスタツク
バツフアからの読み出しは、スタツクポインタの
内容をメモリアドレスレジスタ８に設定すること
によりデータバツフアレジスタ１１に読み出され
る。その後スタツクポインタは１加算される。上
記スタツクバツフアからの読み出し動作をポツプ
アツプと称する。
第２図は本発明におけるサブルーチン呼び出し
命令の形式を示すものであり、１０１はサブルー
チン呼び出し命令を示す命令コード部、１０２は
スタツク上へ設定すべき静的リンクアドレスを退
避してある汎用レジスタ番号（Ｒ）、１０３はサ
ブルーチンの先頭番地（JPA）である。
命令の形式を示すものであり、１０１はサブルー
チン呼び出し命令を示す命令コード部、１０２は
スタツク上へ設定すべき静的リンクアドレスを退
避してある汎用レジスタ番号（Ｒ）、１０３はサ
ブルーチンの先頭番地（JPA）である。
第３図はサブルーチンプログラムの構成を示す
もので、２０１は該サブルーチンで使用するスタ
ツク上の作業エリアサイズ指定フイールド
（VARN）、２０２は該サブルーチンでスタツク上
に退避すべきレジスタ群を示すレジスタセーブパ
タン（RSP）である。２０３は作業エリアサイズ
指定フイールド２０１とレジスタセーブパタン２
０２の総称でエントリパタン（EP）と称する。
２０４は元のプログラムへの復帰命令である。
もので、２０１は該サブルーチンで使用するスタ
ツク上の作業エリアサイズ指定フイールド
（VARN）、２０２は該サブルーチンでスタツク上
に退避すべきレジスタ群を示すレジスタセーブパ
タン（RSP）である。２０３は作業エリアサイズ
指定フイールド２０１とレジスタセーブパタン２
０２の総称でエントリパタン（EP）と称する。
２０４は元のプログラムへの復帰命令である。
第４図は上記レジスタセーブパタン２０２の形
式を示すもので、ビツト位置番号０〜15がレジス
タ番号R0〜R15に対応し、１が立つているビツト
位置番号のレジスタが退避の対象となつている。
式を示すもので、ビツト位置番号０〜15がレジス
タ番号R0〜R15に対応し、１が立つているビツト
位置番号のレジスタが退避の対象となつている。
第５図はサブルーチン呼び出し命令実行時のス
タツクの状態を示す説明図であり、また第６図は
本発明の実行シーケンスを示すものである。
タツクの状態を示す説明図であり、また第６図は
本発明の実行シーケンスを示すものである。
次にこれらの図面を用いて本発明の動作を説明
する。
する。
今、主記憶装置１により読み出された命令が第
２図に示す形式をとり、命令コード部１０１がサ
ブルーチン呼び出し命令を示していたとしよう。
この時命令解釈実行制御部１５は以下に述べる手
順でサブルーチン呼び出しを行なう。
２図に示す形式をとり、命令コード部１０１がサ
ブルーチン呼び出し命令を示していたとしよう。
この時命令解釈実行制御部１５は以下に述べる手
順でサブルーチン呼び出しを行なう。
(1) 命令の中にある静的リンクアドレス指定レジ
スタ番号１０２で示す汎用レジスタ３の内容を
読み取り第１のワークレジスタ５に退避する。
スタ番号１０２で示す汎用レジスタ３の内容を
読み取り第１のワークレジスタ５に退避する。
(2) 現在実行中のプログラム状態を示しているプ
ログラムステータス語４をスタツクへプツシユ
ダウンする。この動作終了後スタツクポインタ
は第５図のSP０で示す位置となる。
ログラムステータス語４をスタツクへプツシユ
ダウンする。この動作終了後スタツクポインタ
は第５図のSP０で示す位置となる。
(3) 命令のオペランドアドレス部で示されるサブ
ルーチンの先頭番地１０３の内容を読み出し、
エントリパタン２０３として第２のワークレジ
スタ６に退避する。その後エントリパタン２０
３の上位16ビツトを作業エリアサイズ指定フイ
ールド２０１として第３のワークレジスタ９に
退避し、下位16ビツトをレジスタセーブパタン
２０２として第４のワークレジスタ１３に退避
する。
ルーチンの先頭番地１０３の内容を読み出し、
エントリパタン２０３として第２のワークレジ
スタ６に退避する。その後エントリパタン２０
３の上位16ビツトを作業エリアサイズ指定フイ
ールド２０１として第３のワークレジスタ９に
退避し、下位16ビツトをレジスタセーブパタン
２０２として第４のワークレジスタ１３に退避
する。
(4) 第４のワークレジスタ１３はFRM回路１４
により最右端の１のビツト位置を検出されデコ
ーダ７を通して対応する汎用レジスタ３の各レ
ジスタが選択される。選択されたレジスタの内
容がスタツクへプツシユダウンされ、同時に
FRM回路１４は最右端の１を０に変換したパ
タンを出力し、プロセツサバス１２を通して再
度第４のワークレジスタ１３に格納される。以
下この動作がくり返され対応するレジスタが
次々とスタツクにプツシユダウンされ第４のワ
ークレジスタ１３の内容がすべて０になつた時
点で動作終了となる。この時スタツクポインタ
は第５図のSP１で示す位置となる。
により最右端の１のビツト位置を検出されデコ
ーダ７を通して対応する汎用レジスタ３の各レ
ジスタが選択される。選択されたレジスタの内
容がスタツクへプツシユダウンされ、同時に
FRM回路１４は最右端の１を０に変換したパ
タンを出力し、プロセツサバス１２を通して再
度第４のワークレジスタ１３に格納される。以
下この動作がくり返され対応するレジスタが
次々とスタツクにプツシユダウンされ第４のワ
ークレジスタ１３の内容がすべて０になつた時
点で動作終了となる。この時スタツクポインタ
は第５図のSP１で示す位置となる。
(5) 第３のワークレジスタ９の内容が示す作業エ
リアサイズ語分スタツクポインタの内容が演算
器１０で減算される。この動作によりスタツク
ポインタは第５図のSP２で示す位置となる。
これによりスタツク内に作業エリアが作業エリ
アサイズ語分確保されたことになる。
リアサイズ語分スタツクポインタの内容が演算
器１０で減算される。この動作によりスタツク
ポインタは第５図のSP２で示す位置となる。
これによりスタツク内に作業エリアが作業エリ
アサイズ語分確保されたことになる。
(6) 第２のワークレジスタ６の内容、つまりエン
トリパタン２０３をスタツクにプツシユダウン
する。この動作によりスタツクポインタは第５
図のSP３で示す位置となる。エントリパタン
２０３はサブルーチン処理が終了し、元のプロ
グラムへの復帰命令２０４が発せられたとき、
回復すべきスタツク内の作業エリアサイズおよ
びレジスタ群を識別するために必要である。
トリパタン２０３をスタツクにプツシユダウン
する。この動作によりスタツクポインタは第５
図のSP３で示す位置となる。エントリパタン
２０３はサブルーチン処理が終了し、元のプロ
グラムへの復帰命令２０４が発せられたとき、
回復すべきスタツク内の作業エリアサイズおよ
びレジスタ群を識別するために必要である。
(7) 第１のワークレジスタ５に退避してある静的
リンクアドレスをスタツクにプツシユダウンす
る。これにより今回のサブルーチンで使用する
データブロツクが親データブロツクにリンクさ
れたことになる。この動作によりスタツクポイ
ンタは第５図のSP４で示す位置となる。
リンクアドレスをスタツクにプツシユダウンす
る。これにより今回のサブルーチンで使用する
データブロツクが親データブロツクにリンクさ
れたことになる。この動作によりスタツクポイ
ンタは第５図のSP４で示す位置となる。
(8) 最後にプログラムステータス語４に含まれる
プログラムカウンタの内容を演算器１０を通し
て１加算しサブルーチンプログラム本体の先頭
番地を求めサブルーチンプログラムの実行を開
始する。
プログラムカウンタの内容を演算器１０を通し
て１加算しサブルーチンプログラム本体の先頭
番地を求めサブルーチンプログラムの実行を開
始する。
この時点でハードウエアによるサブルーチン
呼び出し動作は終了し、以後をソフトウエアに
引継ぐ事になる。
呼び出し動作は終了し、以後をソフトウエアに
引継ぐ事になる。
以上説明したハードウエア機構を用いる事に
より効率のよいサブルーチン呼び出しを実現で
きる。
より効率のよいサブルーチン呼び出しを実現で
きる。
次に以上述べたハードウエアによるレジスタ群
の退避、作業エリアの確保および静的リンクの設
定機能を使つてブロツク構造をもつプログラム構
成の実施例およびスタツクの状態について述べ
る。
の退避、作業エリアの確保および静的リンクの設
定機能を使つてブロツク構造をもつプログラム構
成の実施例およびスタツクの状態について述べ
る。
第７図はブロツク構造プログラムの例を示すも
ので実在実行中のサブルーチンSUB−Ａより
SUB−Ｂ、SUB−Ｃ、SUB−Ｄの各サブルーチ
ンが本発明によるサブルーチン呼び出し命令
（CALL）３０１，３０２，３０３で順次実行さ
れる事を示している。
ので実在実行中のサブルーチンSUB−Ａより
SUB−Ｂ、SUB−Ｃ、SUB−Ｄの各サブルーチ
ンが本発明によるサブルーチン呼び出し命令
（CALL）３０１，３０２，３０３で順次実行さ
れる事を示している。
第８図は各サブルーチンが順次呼び出された
時、スタツク上に実現されるデータブロツクとそ
の静的リンクの状況を示している。各データブロ
ツクは第５図を用いて前述した如き構成をもち、
Ａ０，Ａ１，Ａ２，Ａ３は各データブロツクのア
ドレスである。
時、スタツク上に実現されるデータブロツクとそ
の静的リンクの状況を示している。各データブロ
ツクは第５図を用いて前述した如き構成をもち、
Ａ０，Ａ１，Ａ２，Ａ３は各データブロツクのア
ドレスである。
今サブルーチンSUB−Ａが実行中でサブルー
チンSUB−Ａのデータブロツクが第８図の符号
４０１で示され、その静的リンク設定エリア４０
５にはサブルーチンSUB−Ａが呼び出される以
前の親データブロツクのアドレスＡが設定されて
いるものとすると、サブルーチンSUB−Ｂを呼
び出す時、コンパイル時点で定まつたサブルーチ
ンSUB−Ｂの使用する作業エリアのサイズ、退
避の必要なレジスタ群の指定を前記サブルーチン
SUB−Ｂの先頭番地にあエントリパタン２０３
に設定し、ブロツク構造の約束に従つてサブルー
チンSUB−ＢはサブルーチンSUB−Ａのデータ
ブロツクにリンクされるものとすると（コンパイ
ル時点で定まつている）、サブルーチンSUB−Ａ
（現在実行中）のデータブロツク４０１のアドレ
スＡ０を例えば汎用レジスタ３のレジスタ番号Ｒ
１に設定し、本発明によるサブルーチン呼び出し
命令３０１を実行すると、第８図のスタツク上に
は前記ハードウエアの動作終了後、サブルーチン
SUB−Ｂのデータブロツク４０２が確保され、
静的リンク設定エリアにはサブルーチンSUB−
Ａのデータブロツク４０１のアドレスＡ０が設定
される。
チンSUB−Ａのデータブロツクが第８図の符号
４０１で示され、その静的リンク設定エリア４０
５にはサブルーチンSUB−Ａが呼び出される以
前の親データブロツクのアドレスＡが設定されて
いるものとすると、サブルーチンSUB−Ｂを呼
び出す時、コンパイル時点で定まつたサブルーチ
ンSUB−Ｂの使用する作業エリアのサイズ、退
避の必要なレジスタ群の指定を前記サブルーチン
SUB−Ｂの先頭番地にあエントリパタン２０３
に設定し、ブロツク構造の約束に従つてサブルー
チンSUB−ＢはサブルーチンSUB−Ａのデータ
ブロツクにリンクされるものとすると（コンパイ
ル時点で定まつている）、サブルーチンSUB−Ａ
（現在実行中）のデータブロツク４０１のアドレ
スＡ０を例えば汎用レジスタ３のレジスタ番号Ｒ
１に設定し、本発明によるサブルーチン呼び出し
命令３０１を実行すると、第８図のスタツク上に
は前記ハードウエアの動作終了後、サブルーチン
SUB−Ｂのデータブロツク４０２が確保され、
静的リンク設定エリアにはサブルーチンSUB−
Ａのデータブロツク４０１のアドレスＡ０が設定
される。
以下同様にしてサブルーチンSUB−Ｃのデー
タブロツク４０３がサブルーチンSUB−Ｂのデ
ータブロツク４０２にリンクされるが、サブルー
チンSUB−Ｃの実行中にサブルーチンSUB−Ｄ
のサブルーチン呼び出しを行なつた場合、サブル
ーチンSUB−Ｄのデータブロツク４０４が確保
され、静的リンク設定エリアにはサブルーチン
SUB−Ａのデータブロツク４０１のアドレスＡ
０が設定される。
タブロツク４０３がサブルーチンSUB−Ｂのデ
ータブロツク４０２にリンクされるが、サブルー
チンSUB−Ｃの実行中にサブルーチンSUB−Ｄ
のサブルーチン呼び出しを行なつた場合、サブル
ーチンSUB−Ｄのデータブロツク４０４が確保
され、静的リンク設定エリアにはサブルーチン
SUB−Ａのデータブロツク４０１のアドレスＡ
０が設定される。
この場合の静的リンクアドレスはサブルーチン
SUB−ＣとSUB−Ｄのブロツク構造の深さの差
により約束されており、コンパイラがコンパイル
時点で決定する。
SUB−ＣとSUB−Ｄのブロツク構造の深さの差
により約束されており、コンパイラがコンパイル
時点で決定する。
上記静的リンクをスタツク上に設定することに
より、他のデータブロツク内の参照はスタツク上
の静的リンクを順次たどる事により簡単に行なえ
る。今サブルーチンSUB−Ｄからは自分自身の
データブロツク４０４とサブルーチンSUB−Ａ
のデータブロツク４０１内にあるデータおよびプ
ログラムのエントリのみ参照可能となり、サブル
ーチンSUB−Ｂ、サブルーチンSUB−Ｃとは干
渉しないプログラム構造（ブロツク構造）を実現
している。
より、他のデータブロツク内の参照はスタツク上
の静的リンクを順次たどる事により簡単に行なえ
る。今サブルーチンSUB−Ｄからは自分自身の
データブロツク４０４とサブルーチンSUB−Ａ
のデータブロツク４０１内にあるデータおよびプ
ログラムのエントリのみ参照可能となり、サブル
ーチンSUB−Ｂ、サブルーチンSUB−Ｃとは干
渉しないプログラム構造（ブロツク構造）を実現
している。
また、本実施例で示した様なスタツク機構すな
わちスタツクバツフアをスタツクポインタのみで
制御する機構において、スタツク上に静的リンク
を設定するには本発明によるサブルーチン呼び出
し命令は特に有効である。なぜならば静的リンク
はサブルーチンを呼ぶ側のプログラムで管理、設
定するものであり、本発明によるサブルーチン呼
び出し命令を使用しない場合、呼び側プログラム
で本実施例に示すスタツクの位置（第５図のSP
４）に静的リンク値を設定することは、スタツク
の伸張方向より考えて不可能である。
わちスタツクバツフアをスタツクポインタのみで
制御する機構において、スタツク上に静的リンク
を設定するには本発明によるサブルーチン呼び出
し命令は特に有効である。なぜならば静的リンク
はサブルーチンを呼ぶ側のプログラムで管理、設
定するものであり、本発明によるサブルーチン呼
び出し命令を使用しない場合、呼び側プログラム
で本実施例に示すスタツクの位置（第５図のSP
４）に静的リンク値を設定することは、スタツク
の伸張方向より考えて不可能である。
以上説明した如く本発明はサブルーチン呼び出
し時に、レジスタ群の退避、作業エリアの確保お
よび静的リンクの設定をスタツク上にハードウエ
ア（フアームウエアを含む）により自動的に行な
うようにしたので、次の利点が生ずる。
し時に、レジスタ群の退避、作業エリアの確保お
よび静的リンクの設定をスタツク上にハードウエ
ア（フアームウエアを含む）により自動的に行な
うようにしたので、次の利点が生ずる。
(1) スタツク上にレジスタ群の退避エリアや作業
エリアの確保を自動的に行うことにより、再入
可能なサブルーチンが容易に実現できる。ここ
でサブルーチンが再入可能とは、あるユーザが
該サブルーチンを実行中に他のユーザが同じサ
ブルーチンを実行し始めることができることを
意味し、マルチプログラミングシステムやタイ
ムシエアリングシステムにおいて資源（この場
合はプログラムの写しを格納するための一次記
憶）を共有する上で有用である。
エリアの確保を自動的に行うことにより、再入
可能なサブルーチンが容易に実現できる。ここ
でサブルーチンが再入可能とは、あるユーザが
該サブルーチンを実行中に他のユーザが同じサ
ブルーチンを実行し始めることができることを
意味し、マルチプログラミングシステムやタイ
ムシエアリングシステムにおいて資源（この場
合はプログラムの写しを格納するための一次記
憶）を共有する上で有用である。
(2) スタツク上に静的リンクを設定することによ
り、参照可能な親データブロツクへのアクセス
は静的リンクを順次たどるのみで行なえるの
で、サブルーチンの再帰呼び出しが可能なブロ
ツク構造をもつプログラムが容易に実現でき
る。
り、参照可能な親データブロツクへのアクセス
は静的リンクを順次たどるのみで行なえるの
で、サブルーチンの再帰呼び出しが可能なブロ
ツク構造をもつプログラムが容易に実現でき
る。
(3) 上記処理（レジスタ群の退避、作業エリアの
確保および静的リンクの設定）はフアームウエ
アを含むハードウエアで行われるため、ハード
ウエアまたはフアームウエアの有する並列処理
機能を用いて高速化できる。この結果、効率の
よいサブルーチン呼び出しが実現できる。さら
に副次的にソフトウエアの記述も簡明になる。
確保および静的リンクの設定）はフアームウエ
アを含むハードウエアで行われるため、ハード
ウエアまたはフアームウエアの有する並列処理
機能を用いて高速化できる。この結果、効率の
よいサブルーチン呼び出しが実現できる。さら
に副次的にソフトウエアの記述も簡明になる。
図面は本発明の一実施例を示すもので、第１図
はデータ処理装置の構成図、第２図はサブルーチ
ン呼び出し命令の形式を示す図、第３図はエント
リパタンを含むサブルーチンプログラムの構成
図、第４図はエントリパタンの中のレジスタセー
ブパタンの形式を示す図、第５図はサブルーチン
呼び出し命令実行時のスタツクの状態を示す説明
図、第６図は本発明の実行シーケンス図、第７図
はブロツク構造プログラムの一例を示す説明図、
第８図は第７図におけるサブルーチン呼び出し時
のスタツク上のデータブロツクのリンク状態を示
す説明図である。 １……主記憶装置（MM）、２……中央処理装
置（CPU）、３……汎用レジスタ、４……プログ
ラムステータス語（PSW）、５，６，９，１３…
…第１、第２、第３、第４の各ワークレジスタ
（WR1、WR2、WR3、WR4）、７……デコーダ、
８……メモリアドレスレジスタ（MAR）、１０…
…演算器およびシフト器、（ALU AND
SHIFTER）、１１……データバツフアレジスタ
（DBR）、１２……プロセツサバス、１４……
FRM回路、１５……命令解釈実行制御部。
はデータ処理装置の構成図、第２図はサブルーチ
ン呼び出し命令の形式を示す図、第３図はエント
リパタンを含むサブルーチンプログラムの構成
図、第４図はエントリパタンの中のレジスタセー
ブパタンの形式を示す図、第５図はサブルーチン
呼び出し命令実行時のスタツクの状態を示す説明
図、第６図は本発明の実行シーケンス図、第７図
はブロツク構造プログラムの一例を示す説明図、
第８図は第７図におけるサブルーチン呼び出し時
のスタツク上のデータブロツクのリンク状態を示
す説明図である。 １……主記憶装置（MM）、２……中央処理装
置（CPU）、３……汎用レジスタ、４……プログ
ラムステータス語（PSW）、５，６，９，１３…
…第１、第２、第３、第４の各ワークレジスタ
（WR1、WR2、WR3、WR4）、７……デコーダ、
８……メモリアドレスレジスタ（MAR）、１０…
…演算器およびシフト器、（ALU AND
SHIFTER）、１１……データバツフアレジスタ
（DBR）、１２……プロセツサバス、１４……
FRM回路、１５……命令解釈実行制御部。
Claims (1)
- １ スタツク機構とサブルーチン呼び出し命令を
有するデータ処理装置において、サブルーチン内
にスタツクへ退避すべきレジスタ群を指定する第
１の制御情報フイールドと、サブルーチンで使用
するスタツク上の作業エリアのサイズを指定する
第２の制御情報フイールドをもち、さらにサブル
ーチン呼び出し命令の中に、今回のスタツク上の
データブロツクを以前のデータブロツクに静的に
リンクするための第３の制御情報フイールドをも
ち、サブルーチン呼び出し命令実行時に、前記第
１の制御情報フイールドの内容に従つてスタツク
上に複数のレジスタの内容を退避し、前記第２の
制御情報フイールドの内容に従つてスタツク上に
作業エリアを確保し、前記第３の制御情報フイー
ルドの内容に従つてスタツク上に静的リンクを設
定するハードウエア機構を有することを特徴とす
るデータ処理装置の呼び出し命令方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141341A JPS5843043A (ja) | 1981-09-08 | 1981-09-08 | デ−タ処理装置の呼び出し命令方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141341A JPS5843043A (ja) | 1981-09-08 | 1981-09-08 | デ−タ処理装置の呼び出し命令方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5843043A JPS5843043A (ja) | 1983-03-12 |
| JPS6156816B2 true JPS6156816B2 (ja) | 1986-12-04 |
Family
ID=15289701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56141341A Granted JPS5843043A (ja) | 1981-09-08 | 1981-09-08 | デ−タ処理装置の呼び出し命令方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843043A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6297038A (ja) * | 1985-10-23 | 1987-05-06 | Fuji Electric Co Ltd | プログラム実行方式 |
| US4811208A (en) * | 1986-05-16 | 1989-03-07 | Intel Corporation | Stack frame cache on a microprocessor chip |
| DE3726192A1 (de) * | 1987-08-06 | 1989-02-16 | Otto Mueller | Stacksteuerung |
-
1981
- 1981-09-08 JP JP56141341A patent/JPS5843043A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| THE INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS INC=1979M2 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5843043A (ja) | 1983-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Case et al. | Architecture of the IBM System/370 | |
| US4777588A (en) | General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance | |
| CA1172375A (en) | Program call method | |
| US5487158A (en) | Method and procedure call mechanism for calling 16-bit functions from 32-bit functions | |
| KR101059906B1 (ko) | 연산 처리 장치 및 명령의 확장 방법 | |
| EP0104840B1 (en) | Multiprocessor system including firmware | |
| JPS6156816B2 (ja) | ||
| JPH10214203A (ja) | 情報処理装置 | |
| JPH0683615A (ja) | 命令セットエミュレーションを行う計算機 | |
| US5511206A (en) | Microprocessor based computer with virtual memory space in overwritable memory | |
| KR960012354B1 (ko) | 마이크로 프로세서 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JP3163196B2 (ja) | 仮想記憶制御における命令中断情報格納制御方法 | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JPH01217635A (ja) | レジスタ退避方式 | |
| JPH0756633B2 (ja) | タスク切換え方式 | |
| JPH0738168B2 (ja) | データ処理装置 | |
| JP3261708B2 (ja) | 仮想計算機のアドレス変換方式 | |
| JPH01300352A (ja) | ダンプ領域指示制御方式 | |
| JPS61201353A (ja) | アドレス変換装置 | |
| JPS61223947A (ja) | 処理装置の未定義命令検出方法 | |
| JPH0560130B2 (ja) | ||
| JPS63298652A (ja) | 情報処理装置 | |
| JPS6337416B2 (ja) | ||
| JPS6086638A (ja) | プログラムの記憶管理方式 |