JPS61201353A - アドレス変換装置 - Google Patents

アドレス変換装置

Info

Publication number
JPS61201353A
JPS61201353A JP60041111A JP4111185A JPS61201353A JP S61201353 A JPS61201353 A JP S61201353A JP 60041111 A JP60041111 A JP 60041111A JP 4111185 A JP4111185 A JP 4111185A JP S61201353 A JPS61201353 A JP S61201353A
Authority
JP
Japan
Prior art keywords
page
map
register
address
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60041111A
Other languages
English (en)
Inventor
Megumi Kondo
恵 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60041111A priority Critical patent/JPS61201353A/ja
Publication of JPS61201353A publication Critical patent/JPS61201353A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はプロセス毎にページマツプを有するアドレス変
換装置に係り、特に各プロセス空間に共通なページを設
ける際に有効な装置に関する。
〔発明の背景〕
最近はプログラム作成者に物理メモリの大きさを意識さ
せないために仮想記憶方式が採用されることが多く、そ
の際、アドレス変換やプロテクションを実現するハード
ウェアが用いられることが多い。
その際各プログラムにはページマツプとよばれるレジス
タ群が割当てられる。このレジスタ群で規定される空間
をプロセス空間PSとよぶ、各プログラムは実行に際し
て、オペレーティングシス≠ム(以下O8と略す)を呼
ぶので、O8はすべてのプロセス空間に存在していなけ
ればならない(第1図)。
各プロセス間にO8領域を共通に設けるための従来方式
1について第2@を用いて説明する。ページマツプはユ
ーザ空間US2を変換する部分とO8空間0882を変
換する部分からなり、ユーザ空間USについてはプロセ
ス数分のページマツプがあり、O8部分には1個のペー
ジマツプしかない。
この方法の欠点は、ユーザ空間US2.O8空間08S
2のサイズが固定であるため、プロセス空間PS2のサ
イズが不変であっても、ユーザ空間US2あるいはO8
空間05S2のサイズを拡大することができないという
点である。
従来方式2について第3図を用いて説明する。
各プロセス空間ごとにページマツプがあり、ユーザ空間
とカーネル空間は区別されていない、ページマツプへの
書き込みはマツプ翫レジスタ100に書込むべきページ
マツプの番号を設定した後、該当ページに対応したペー
ジアドレスに変換情報を書込む、各プロセス空間に共通
にO8を設定するためには、マツプ島レジスタの値を1
からnに変えながら、繰返し書込みを行なわなければな
らない。
〔発明の目的〕
本発明は上述した従来のページマツプ書換え方式の問題
点を解決し、複数のページマツプの内容を同時に書換え
、かつ、ユーザ領域とO8領域の境界を任意に設定する
ことのできる新規のアドレス変換装置の提供を目的とす
る。
〔発明の概要〕
以上の目的を達成するために本発明では、マツプ翫レジ
スタに特別の値を設定すると、1個のページマツプでは
なく全てのページマツプが選択され、ページマツプ内容
の書換えが指示されると全ページマツプの内容が同時に
書換わる。
〔発明の実施例〕
以下、本発明の実施例を図面を参照して説明する。
まず最初に第4図を用いてアドレス変換の概略を説明す
る。ページマツプ101は16個あり。
1個のページマツプは256ページからなり、1ページ
は4KBであるとする。ページマツプには、その仮想ペ
ージに対応する物理ページ番号が記入されている。変換
に先立ってマツプNαレジスタ100に、これから実行
させるプロセスに対応したページマツプ番号を書込む。
プログラム実行がはじまると、ソフトウェアが発する2
0ビツトの仮想アドレスADのうち、上位8ビツトで2
56個のうちの1ページを選ぶ。
このページに対応したページマツプ101の内容(11
ビツトのデータ)によって1024個のうちの1物理ペ
ージが選択される。物理ページと仮想アドレスの下位1
2ビツトで物理アドレスBAが構成される。
次にページマツプの設定について説明する。
ページマツプに書込むには、マツプ血レジスタ302に
該当プロセスに対応するマツプ番号(O〜n)を設定し
た後、仮想ページに対応するアドレスX+pageno
X 2 (ここで又はプロセス空間の範囲外にあってあ
らかじめ定められたアドレス、pagenoは仮想ペー
ジであり0〜mの値をとる。2はページマツプ1エント
リのサイズ(バイト数)である)番地に対して変換情報
(物理ページ番号等)を書込む。
今XをAOOOOO(16進)、仮想アトL/Xは24
ビツトからなるとする。最上位4ビツトはページマツプ
−数比回路303に入力され、その値が16進のAであ
ればページマツプに対するアクセスであることを意味し
、マツプアクセス信号306がONになる0次の8ビツ
トはページデコーダ304に入力され、m+1個のペー
ジの中から1ページが選択され、そのページに対応する
ページ選択信号32jがONになる。
以上に説明した様にマツプNα、レジスタとページデコ
ーダの出力によって(n+1)x (m+1)個あるペ
ージマツプレジスタijのうちの1個が選択される。
1個の書換え指示によって全マツプの内容を書換える場
合には、全マツプ選択レジスタ301をONにする。そ
の時には全マツプ選択信号がONになり、通常は排他的
に1個だけがONになるマツプ選択信号310〜31n
のすべてがONになる(全マツプが同時に選択される)
。ページの選択は上で説明したのと同様である。
1個のページマツプレジスタ部の構成を第6図を用いて
説明する。
1個のページマツプレジスタijに着目する。
マツプ選択信号311.ページ選択信号32j。
マツプアクセス信号306 、 write信号332
の4つがANDゲート330に入力され、すべてがON
の時出力がONになり、ゲート331が接続状態となり
書込みデータがレジスタijに書込まれる。
〔発明の効果〕
本発明によれば、1度の書換え指示が全マツプの同一ペ
ージを書換えることができるので、オペレーティングシ
ステムのメモリ管理部分を簡略化することができる。す
なわち、ページマツプを書換えるためにマツプNαレジ
スタを書換えると、参照可能なプロセス空間が変るため
、それまで参照可能であったエリアが見えなくなるので
、OSエリアのページマツプ書換え順序に配慮が必要で
ある。本発明によれば、OSエリアに関してはシングル
プロセスとして扱うことができる。
本発明によればOSオーバーヘッドを小さくすることが
できる。プロセス空間数を16.書換えページ数を50
,1ページ当りの書換え時間を1ptaとすると16X
50X1μ5=800usのオーバーヘッドを削減でき
る。
さらに本発明によればプロセス空間の中でのユーザ空間
とoS空間の区切りを任意に変更することができる。
【図面の簡単な説明】
第1図はプロセス空間の配置を示す図、第21は従来方
式その1劃弁←降、費秦#会その2を示す図、第4図は
本発明の実施例を示す図、第5図はページマツプの構成
図、第6図は第5図の一部分の詳細図である。 100・・・マツプNαレジスタ、101・・・ページ
マツプ、301・・・全マツプ選択レジスタ、302・
・・マツプNαレジスタ、3o3・・・ページマツプ−
数比回路、304・・・ページデコーダ、311・・・
マツプ選択信号、32j・・・ページ選択信号、ij・
・・ページ罵  1  図 冨 2  口 P10==コ F、口==コ 第3図 1sl) Zi図 1〃

Claims (1)

    【特許請求の範囲】
  1. プロセス毎に仮想アドレスを物理アドレスに変換するペ
    ージマップを有するアドレス変換装置において、ページ
    マップの内容(変換情報)を書換える際に、特別のペー
    ジマップNo.を指定することによつて、同一ページに
    対応するすべてのページマップの内容を1個の書換え指
    示によつて書換えられることを特徴とするアドレス変換
    装置。
JP60041111A 1985-03-04 1985-03-04 アドレス変換装置 Pending JPS61201353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60041111A JPS61201353A (ja) 1985-03-04 1985-03-04 アドレス変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60041111A JPS61201353A (ja) 1985-03-04 1985-03-04 アドレス変換装置

Publications (1)

Publication Number Publication Date
JPS61201353A true JPS61201353A (ja) 1986-09-06

Family

ID=12599365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60041111A Pending JPS61201353A (ja) 1985-03-04 1985-03-04 アドレス変換装置

Country Status (1)

Country Link
JP (1) JPS61201353A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62267793A (ja) * 1986-05-15 1987-11-20 オムロン株式会社 ビツトマツプデイスプレイ装置
JPH0322050A (ja) * 1989-06-19 1991-01-30 Matsushita Graphic Commun Syst Inc メモリ制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62267793A (ja) * 1986-05-15 1987-11-20 オムロン株式会社 ビツトマツプデイスプレイ装置
JPH0322050A (ja) * 1989-06-19 1991-01-30 Matsushita Graphic Commun Syst Inc メモリ制御装置

Similar Documents

Publication Publication Date Title
US3778776A (en) Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability
JPH05257803A (ja) 仮想記憶空間管理方法及びアドレス計算装置
JPH0248931B2 (ja)
KR19990036893A (ko) 다중 어드레싱 모드를 실행하는 프로세서 구조 및 그 설계방법
JPS593642A (ja) 制御レジスタ処理方式
JPS61156445A (ja) Tlbパ−ジ制御方式
JPH0221616B2 (ja)
JPS61201353A (ja) アドレス変換装置
JP3190032B2 (ja) データ記憶装置
JPS6137654B2 (ja)
JPS6220583B2 (ja)
JPH0697394B2 (ja) 記憶回路
JPS5821304B2 (ja) デ−タシヨリソウチ
JPS62120543A (ja) メモリバンクの切替方式
JPS6148174B2 (ja)
JP3203007B2 (ja) 仮想計算機のi/oアドレス変換方式
JPS60241135A (ja) アドレス生成方式
JPS6156816B2 (ja)
JPH0731608B2 (ja) 情報処理装置
JPS61250753A (ja) アドレス拡張方式
JP2573711B2 (ja) マイクロサブルーチン制御方式
JPS63271567A (ja) 非対称密結合マルチプロセツサシステム
JPH0315770B2 (ja)
JPS6318448A (ja) バス制御装置
JPH0334185A (ja) アドレス修飾可能なメモリアレイ