JPH0376504B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 セグメント起点アドレスとオフセツトとを加算
して物理アドレスを生成するアドレス方式におい
て、従来はセグメントレジスタの内容を一定量シ
フトして加算していた。

そのためアドレス空間、セグメント起点アドレ
スが固定化されていた。

本発明では、セグメントレジスタの所定のビツ
ト領域にシフト量を記入することにより、アドレ
ス空間の拡張、セグメント起点アドレスの任意設
定を可能とするものである。

〔産業上の利用分野〕

本発明はプロセツサにおけるアドレス拡張方式
に関する。

近年、メモリアクセス方式としてアドレス空間
を一定の論理的なアドレス空間（以下セグメント
と称する）に分割し、セグメントの起点アドレス
と相対アドレス（オフセツト）との和で物理アド
レスを生成する方式が採用されている。

例えば16ビツトプロセツサでは、セグメントレ
ジスタは１６ビツトであり、64kバイトのアドレ
ス空間が直接指定出来るが、その64kバイトをセ
グメントの取りうる空間とし、その起点アドレス
とオフセツトとを加算して物理アドレスとして送
出している。

しかし16ビツトで指定できる起点アドレスでは
アドレス空間に限界があるため、プロセツサ内で
その16ビツトの最下位ビツトに一定数の０を付加
（シフト）しており、例えば４ビツトシフトして
起点アドレスを20ビツト（1Mバイト）に拡張し
ている。

上記方式でシフト量を増加すれば最大32ビツト
のアドレス空間が得られるが、セグメント間隔が
拡大し、シフト量が一定のためプログラム単位ご
とに格納するセグメントが任意に設定できないと
いう問題があつた。

そのためアドレス空間が拡張可能であり、任意
にセグメントを設定し得るアドレス拡張方式が求
められている。

〔従来の技術〕

第３図ａはプロセツサの機能ブロツク図、第３
ｂ図は物理アドレス生成方式を示すブロツク図で
ある。

第３図ａにおいて、１は論理演算部ALU、２
は実行中のセグメントの起点アドレスを格納する
セグメントレジスタ、３は実行中のオフセツトを
表すプログラムカウンタ、４は制御レジスタ等複
数のレジスタ類を表すもの、５は加算器、６はア
ドレス信号を一時格納するアドレスバツフア、７
はデータバツフア、８は命令を解読するインスト
ラクシヨンデコーダ、１００は内部バス、１０１
はアドレスバス、１０２はデータバスである。

上記プロセツサにおいて、セグメントレジスタ
２とプログラムカウンタ３とを加算器５で加算し
て生成した物理アドレスをアドレスバツフア６を
通じてメモリをアクセスし、該メモリに格納され
ている命令、データ等を読取り、インストラクシ
ヨンデコーダ８で命令を解読したのち、指定の論
理演算を行う。

続いてプログラムカウンタ３を次のアドレスに
設定し、上記手順により処理を続行する。

以上の動作において、セグメントレジスタ２、
プログラムカウンタ３の初期値は実行を依頼する
プログラムに移すときオペレーテイングシステム
OSにより初期設定されるものである。

プロセツサが16ビツトマシンであると、通常セ
グメントレジスタ２、プログラムカウンタ３、レ
ジスタ類４は16ビツトで構成されており、IMバ
イトのアドレス空間はセグメントレジスタ２を４
ビツトシフトし、プログラムカウンタ３と加算し
ている。

第３図ｂは上記加算処理の詳細を表したもの
で、セグメントレジスタ２の最下位ビツト
（LSB）に４ビツトの０が付加されてプログラム
カウンタ３の値と加算されている。その結果セグ
メント起点アドレスは20ビツトに拡張され且つ４
ビツト即ち16バイトごと、IMバイトまで選択す
ることができる。

〔発明が解決しようとする問題点〕

以上説明したように制御装置の記憶容量の増設
によるアドレス空間の拡張はシフト量を増大すれ
ばよいが、従来の方式ではシフト量が一定であ
り、またシフト量を最大に設定するとセグメント
起点アドレスの取りうるアドレスの間隔が増大す
る。従つて最大のアドレス空間を使用しない用途
ではプログラム単位に格納するセグメントの選択
幅が狭くなつてメモリに無駄が生じる等の問題点
があつた。

そのため本発明の目的は任意にシフト量が設定
できるアドレス拡張方式を提供することにある。

〔問題点を解決するための手段〕

上記問題点の解決は、シフト量を設定するビツ
ト領域９を上記セグメントレジスタ２内に設けて
おき、上記セグメントレジスタ２内のセグメント
起点アドレスを該ビツト領域９に設定されたシフ
ト量だけシフトさせる手段１１と、シフトされた
セグメント起点アドレスとオフセツトとを加算す
る手段１２をを備えることを特徴とするアドレス
拡張方式によつて達成される。

〔作用〕

第１図は、本発明の原理説明図を示したもので
ある。本発明では、セグメントレジスタ２内にシ
フト量を設定するためのビツト領域９を設けてお
き、このビツト領域９には、各プログラムあるい
はオペレーテイングシステムにより任意のシフト
量を設定する。そして第１図中矢印で示したよう
に、セグメントレジスタ２内の上記ビツト領域９
およびそれ以外の領域からそれぞれシフト量およ
びセグメント起点アドレスがシフト手段１１に取
り込まれる。シフト手段１１は、ビツト領域９内
に設定されたシフト量を読み取つてその指令に基
づいてセグメント起点アドレスを上記シフト量だ
けシフトさせ、加算手段１２において、シフトさ
れたセグメント起点アドレスとプログラムカウン
タ３内に格納されているオフセツトを加算する。

例えば最下位の４ビツトをシフト量として設定
すれば、０，１，２……16ビツトシフト指定可能
であり、また４，８，12，16ビツトシフトに対応
してそれぞれ16，256，4k，64kバイトおきに起
点アドレスが設定できる。

〔実施例〕

本発明の実施例を図を用いて説明する。

第２図は本発明のプロセツサのブロツク図であ
る。

図中、１１はセグメントレジスタ２の所定ビツ
ト例えば最下位４ビツトと接続されその内容によ
り最下位ビツトに０を付加して左シフトするシフ
タである。なおシフタ１１、加算器１２、アドレ
スバツフア１３、アドレスバス１０３はそれぞれ
最大アドレス空間を指定し得るビツト幅をもつも
のである。

その他は第３図ａと同一記号は同一対象物を表
す。

以下動作を説明する。

各プログラムまたはオペレーテイングシステム
OSはプログラム、データ等が指定のメモリに格
納し得るようセグメントレジスタ２内のビツト領
域９にシフト量を記入しておく。

(1) 実行プログラムが起動されるとき、OSはセ
グメントレジスタ２にセグメント起点アドレス
およびプログラムカウンタ３に所定の値を格納
する。

(2) シフタ１１はセグメントレジスタ２内のビツ
ト領域９のの所定ビツト情報を読取り、その指
令に基づきセグメントレジスタ２内に格納され
ているセグメント起点アドレスをシフトして加
算器１２に出力する。

(3) 加算器１２は上記出力とプログラムカウンタ
３との内容を加算して、アドレスバツフア１３
を通じてアドレスバス１０３に出力する。

以上のごとくプログラマブルにセグメントレジ
スタのシフト量が設定でき、制御装置のアドレス
空間の拡張に容易に対処することができる。

〔発明の効果〕

以上の説明のごとくセグメントレジスタ内の所
定のビツト領域にシフト量を設定するのみで新た
な装置を用いることなく、任意にアドレス空間の
拡張およびセグメントベースアドレスを選定する
ことができ、プログラムサイズの大小に従つて容
易にかつ安価にアドレス空間を設定できる効果が
ある。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は実施例
を示すプロセツサのブロツク図、第３図ａは従来
のプロセツサのブロツク図、第３図ｂは従来のア
ドレス生成方式説明図、である。 図中、１は論理演算部ALU、２はセグメント
レジスタ、３はプログラムカウンタ、４はレジス
タ類、５，１２は加算器、６，１３はアドレスバ
ツフア、７はデータバツフア、８はインストラク
シヨンデコーダ、１１はシフタ、１００は内部バ
ス、１０１，１０３はアドレスバス、１０２はデ
ータバス、である。

Claims (1)

1. 【特許請求の範囲】 １ セグメントレジスタ２内に格納されているセ
   グメント起点アドレスをシフトさせ、そのシフト
   出力とオフセツトとを加算して物理アドレスを生
   成するアドレス拡張方式であつて、 シフト量を設定するビツト領域９を上記セグメ
   ントレジスタ２内に設けておき、 上記セグメントレジスタ２内のセグメント起点
   アドレスを該ビツト領域９に設定されたシフト量
   だけシフトさせる手段１１と、 シフトされたセグメント起点アドレスとオフセ
   ツトとを加算する手段１２を備えることを特徴と
   するアドレス拡張方式。