JPS62271022A - マイクロプログラム制御装置 - Google Patents

マイクロプログラム制御装置

Info

Publication number
JPS62271022A
JPS62271022A JP25132485A JP25132485A JPS62271022A JP S62271022 A JPS62271022 A JP S62271022A JP 25132485 A JP25132485 A JP 25132485A JP 25132485 A JP25132485 A JP 25132485A JP S62271022 A JPS62271022 A JP S62271022A
Authority
JP
Japan
Prior art keywords
microinstruction
instruction
executed
pointer
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25132485A
Other languages
English (en)
Inventor
Toshimichi Matsuzaki
敏道 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP25132485A priority Critical patent/JPS62271022A/ja
Publication of JPS62271022A publication Critical patent/JPS62271022A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 産業上の利用分野 本発明は簡単なハードウェアにより同一マイクロ命令を
指定回数だけ繰返し実行するマイクロプログラム制御装
置に関する。
従来の技術 複雑な命令や命令体系の柔軟性を考慮して比較的小規模
な制御用のワンチップマイクロコンピュータに於てもマ
イクロプログラムによる制御が一般的になってきている
。ところが実行ステップ数の長い乗除算命令などでは同
一処理が続くにもがかわらず、実行ステップ数に相当す
るマイクロ命令を記述しなければならない為、量容の大
きいマイクロROMが必要である。従らて一つのマイク
ロ命令で処理する処理単位を大きくして、複数回演算さ
せたり、マイクロ命令に複雑な分岐機能を持たせて、マ
イクロ命令を共用するなどの工夫によりマイクロROM
の容量を削減する工夫がされている。更に、マイクロ命
令の共用化を図る為にマイクロROMをPLAとROM
のハイブリッド構成とし、複数のデコード線を同時に選
択して合成することが可能なPLAデコーダを利用する
ことも考えられている。
発明が解決しようとする問題点 しかしながら上記の手段によっても、同一マイクロ命令
が続く場合は、そのマイクロ命令を必要なステップ数だ
け並べて記述しなければならず、マイクロROMの有効
利用が図れない。本発明はかかる点に鑑みてなされたも
ので、同一マイクロ命令を続けて実行する場合には、そ
のマイクロ命令を一回だけ記述しておき、必要な回数だ
け繰り返して実行させることによりマイクロROMの全
ステップ数が削減できるマイクロプログラム制御装置を
提供することを目的としている。
問題点を解決するだめの手段 本発明は上記問題を解決する為、マイクロ命令の次アド
レスの一部をロードし、システムクロックに同期して計
数するカウンタと、カウンタに接続され、そのオーバフ
ローを検出するオーバフロー検出手段と、カウンタに次
アドレスの一部をロードしてからオーバフローが検出さ
れるまでの期間、マイクロ命令ポインタの更新を禁止す
る禁止手段とを設け、マイクロ命令の次アドレスの一部
が同一マイクロ命令の繰り返し回数を指定するようにマ
イクロ命令のアドレス割当てを行なう。
作  用 本発明は上記手段により、同一マイクロ命令の繰り返し
がある場合でも一つのマイクロ命令だけ記述すれば良い
のでマイクロROMの有効利用が図れる。また、繰り返
し回路の指定はマイクロ命令の次アドレスの一部を利用
するので、その為の特別なハードウェアが不要である。
実施例 第1図は本発明の一実施例を示す図で、1はマイクロ命
令を格納するマイクロROM、2はマイクロROM1か
ら出力されるマイクロ命令を一時記憶しておくマイクロ
命令レジスタ、3はマイクロ命令レジスタ2に記憶され
たマイクロ命令の次に実行すべきマイクロ命令の次アド
レス、4は次アドレス3の一部をロードし、システムク
ロックS1でカウントアツプするカウンタ、5はカウン
タ4のオーバフロー信号、6はカウンタへのロード信号
、7はオーバ70−信号6を検出するRSタイプのラッ
チ、8はロード信号6が出されてからカウンタ4がオー
バフローするまでの間口−レベルが出力されるマイクロ
命令ポインタ更新禁止信号、9はマイクロ命令のアドレ
スを格絡するマイクロ命令ポインタ、10は更新禁止信
号8によりマイクロ命令ポインタの更新を禁止する更新
禁止ゲート、11は最初に実行するマイクロ命令のアド
レスを決めるマツピングアドレスと次アドレス3を選択
してマイクロ命令ポインタ9に出力するマルチプレクサ
である。
以上のように構成された本発明の一実施例の動作を、第
2図のタイミング図に基いて説明する。
今、命令nの実行が終了したとする。次の命令n+1は
第3図に示すように、3種類のマイクロ命令a、b、c
でプログラムされ、途中のマイクロ命令すは4回繰り返
されて全部で6マシンサイクル必要であるとする。
まず、マイクロ命令aのアドレスx′/C′がマツピン
グアドレスとしてマルチプレクサ11により選釈貞れ一
マイクロ命令ポインタ9にセットされているので、命令
nの終了時には既にマイクロ命令aがマイクロROM1
から読み出され、マイクロ命令レジスタ2に記憶されて
いる。マイクロ命令aでは、次のマイクロ命令すを4回
縁シ返すことが分っているので、次アドレス3に出力さ
れるx′/D′の下位4ピツトをカウンタ4にロードす
る為のロード信号6を出力する。ロード信号6によりカ
ウンタ4にはX′ρ′がロードされると共に、更新禁止
信号8がローレベルになる。
次に、最初のマイクロ命令すが実行される。このとき1
つ前のマイクロ命令aの実行により更新禁止信号8がロ
ーレベルになっているので、マイクロ命令ポインタ9は
、更新が禁止され依然X’7D ’のままである。この
間カウンタ4はインクリメントされ、X′β′になる。
次に、マイクロ命令ポインタはX′ρ′のままであるか
ら同様に2回目、3回目のマイクロ命令すが実行される
。3回目のマイクロ命令すの実行中にカウンタ4はオー
バフロー信号5が出力され、マイクロ命令ポインタの更
新禁止信号8が解除される。しかしこの時点のマイクロ
命令ポインタ9は依然X / /p /であるから、3
回目のマイクロ命令すの実行終了後、更にマイクロ命令
すが1回実行される。4回目のマイクロ命令すの実行中
にマイクロ命令ポインタ9は更新され、マイクロ命令C
のアドレスx′/E′になる。
最後にマイクロ命令Cが実行され、命令n+1の実行を
終了する。
以上説明したように命令n+1は6マシンサイクルであ
るから、従来はマイクロ命令も6個必要であったが、本
発明によると同一マイクロ命令が続く場合には、それを
1個のマイクロ命令で実行できるので、命令n−1−1
は3個のマイクロ命令でプログラムできる。
なお本発明の一実施例では、カウンタ4を4ビツトとし
、第4図に示すようなマイクロ命令のアドレス割当てを
したが、マイクロ命令すのアドレスはX′ρ′である必
要はなく、下位4ビツトがX′ρ′であればどこに割当
てても良い。マイクロ命令a、  cに関しては全く自
由である。
またカウンタ4の動作からも明らかなように、繰り返し
の回数が5回必要であればそのマイクロ命令は下位4ビ
ツトがx′/C/のアドレスに割当てれば良い。従って
0に割当てた場合が最大で、17回繰り返すことができ
る。カウンタ4のビット数を変えれば最大繰り返し回数
は自由に設定できることは明らかである。
発明の効果 以上述べたように本発明によれば、複雑な分岐制御やマ
イクロROMの構成を必要とせず、次アドレスをカウン
タの初期値として利用する簡単なハードウェアにより同
一マイクロ命令の繰り返し実行が可能となり、マイクロ
ROMの有効利用が図れる。
【図面の簡単な説明】
第1図は本発明の一実施例におけるマイクロプログラム
制御装置の構成図、第2図はその動作タイミング図、第
3図はマイクロ命令の遷移図、第4図はマイクロ命令の
アドレス割当て図である。 4・・・・・・計数手段、7・・・・・・あふれ検出手
段、10・・・・・・更新禁止手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1

Claims (1)

    【特許請求の範囲】
  1. マイクロ命令の次アドレスフィールドに接続され、次ア
    ドレスの一部をロード後システムクロックに同期して計
    数する計数手段と、前記計数手段に接続され、マイクロ
    命令の指示により前記計数手段のあふれを検出するあふ
    れ検出手段と、前記あふれ検出手段の出力によりマイク
    ロ命令ポインタの更新を禁止する更新禁止手段とを有し
    、前記マイクロ命令の指示により計数手段が計数を開始
    してからあふれ検出手段があふれを検出するまでの間、
    前記更新禁止手段により前記マイクロ命令ポインタの更
    新を禁止することにより同一マイクロ命令を繰り返し実
    行することを特徴とするマイクロプログラム制御装置。
JP25132485A 1985-11-08 1985-11-08 マイクロプログラム制御装置 Pending JPS62271022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25132485A JPS62271022A (ja) 1985-11-08 1985-11-08 マイクロプログラム制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25132485A JPS62271022A (ja) 1985-11-08 1985-11-08 マイクロプログラム制御装置

Publications (1)

Publication Number Publication Date
JPS62271022A true JPS62271022A (ja) 1987-11-25

Family

ID=17221122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25132485A Pending JPS62271022A (ja) 1985-11-08 1985-11-08 マイクロプログラム制御装置

Country Status (1)

Country Link
JP (1) JPS62271022A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145529A1 (ja) * 2012-03-30 2013-10-03 日本電気株式会社 演算処理装置、その演算処理方法、及び演算処理プログラムが格納された記憶媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145529A1 (ja) * 2012-03-30 2013-10-03 日本電気株式会社 演算処理装置、その演算処理方法、及び演算処理プログラムが格納された記憶媒体
JPWO2013145529A1 (ja) * 2012-03-30 2015-12-10 日本電気株式会社 演算処理装置、その演算処理方法、及び演算処理プログラム

Similar Documents

Publication Publication Date Title
US4354227A (en) Fixed resource allocation method and apparatus for multiprocessor systems having complementarily phased cycles
US4430706A (en) Branch prediction apparatus and method for a data processing system
EP0045634B1 (en) Programmable digital data processing apparatus arranged for the execution of instructions in overlap
EP0025087B1 (en) Pipeline control apparatus for generating instructions in a digital computer
US4251859A (en) Data processing system with an enhanced pipeline control
IE74215B1 (en) Pipelined Processor
WO1983001133A1 (en) Microprocessor with memory having interleaved address inputs and interleaved instruction and data outputs
EP0378415A2 (en) Multiple instruction dispatch mechanism
US5032983A (en) Entry point mapping and skipping method and apparatus
US4318172A (en) Store data buffer control system
JPS63155336A (ja) デ−タ処理装置
US5872961A (en) Microcomputer allowing external monitoring of internal resources
JPS62271022A (ja) マイクロプログラム制御装置
US4566062A (en) Timing control system in data processor
JPS62145435A (ja) コンカレント処理命令を有するマイクロプロセツサ
EP0286352B1 (en) Entry point mapping and skipping method and apparatus
JPS62164138A (ja) コンカレントル−プを有するマイクロプロセツサ
JPS59183434A (ja) 命令先取り制御方式
EP0344951A2 (en) Method and apparatus for controlling execution speed of computer processor
JP2864630B2 (ja) マイクロコンピュータのプログラム暴走検出回路
JPS6031644A (ja) マイクロプログラム制御装置
JPS6398735A (ja) マイクロ制御装置
JPS59121440A (ja) 集積回路
JPH02244355A (ja) パルスカウント方式
JPH0365753A (ja) 多重プロセッサシステム