JPS63155336A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサに係り、特にマイクロプロ
セッサのソフトウェアのデバッグやデータ検索に好適な
、ブレイク機能を有するマイクロプロセッサに関する。

〔従来の技術〕

従来、アドレスを用いたブレイク機能については、アイ
・イー・イー・イー、マイクロ、　１９８５年１２月号
、第４頁から第２２頁（ＩＥＥＥ　Ｍｉｃｒｏ、Ｄｅｃ
。

１９８５、　ｐ　ｐ　４＾２２）、イントロダクション
　トウ　ザ　Ｎ５１６０００アーキテクチヤ、　１９８
３年１月。

第３１頁から第３２頁（Ｉｎｔｒｏｄｕｃｔｉｏｎ　ｔ
ｏ　ＴｈｅＮ５１６ＱＯＯ＾ｒｃｈｉｔｅｃｔａｒｅ、
Ｊａｎ、１９８３．ｐ　ｐ　３１−３２）。

日経エレクトロニクス、　１９８６年３月２４日号、第
１９９頁から第２４０頁にあげられている。

〔発明が解決しようとする問題点〕

キャッシュメモリをプロセッサ内に持つと、チップ内の
キャッシュに、求めるデータがある場合にはチップ外部
へアクセスを行なう必要がなくなる。そのため、キャッ
シュメモリへのアクセスはチップ外でとらえられず、従
来はエミュレータが外付は回路で実現していた機能を、
チップ内部にハードウェア化して持たせる必要が生じて
きた。

メモリ管理機構をチップ内に持った場合でも、論理アド
レスでブレイクをかけたい時には同じ問題が生じる。

上記従来技術は、各アドレスについて独立・並列にブレ
イクをかける機能を提供していた。しかしそれだけでは
、サブプログラムやループを持つプログラムのデバッグ
には機能が不足している。

例えばサブプログラムＢを多数のサブプログラムがコー
ルしうるとする。サブプログラムＡの中にもＢをコール
しうる命令があるが、その呼び出し先は可変であり、Ｂ
をコールするものとは限らない。この時、ＡがＢをコー
ルした時点でブレイクをかけようとしても、上記従来技
術では困難である。なぜならば、Ａ中のコール命令はＢ
をコールするとは限らず、ＢはＡにコールされるとは限
らないため、どちらのアドレスでブレイクをかけてもＡ
がＢをコールしたときにブレイクしたとは言えないから
である。これを解決するためには、複数の比較結果をま
とめて組み合わせとして扱う必要がある。

本発明の目的は、上記のような欠点を除いてソフトウェ
アのデバッグをやり易くすると共に、同一のハードウェ
アをデータ検索にも使用できるようにし、高速なデータ
検索を可能とすることでハードウェアの利用効率を高め
ることにある。

〔問題点を解決するための手段〕

上記目的は、チップ内部に比較用のレジスタを複数用意
し、アクセスの際にアクセスするアドレスとそれらのレ
ジスタの内容を比較し、その結果の組み合わせが指定さ
れた条件を満たした時に。

その報告とブレイク起動指示を発する機能をハードウェ
アで用意してやることにより、達成される。

２つの異なるアドレスＡｔ、Ａ２があった時、まずＡ１
へのアクセスが生じ、その後しばらく間をおいてＡ２に
アクセスした場合にはブレイクが起こり、Ａ１へのアク
セスなしでＡ２にアクセスしてもブレイクを起こさない
といった機能は、履歴を用いることで可能になる。

また、同様のハードウェアをデータ用に用意することで
、高速なデータ検索が可能になる。アドレス用とデータ
用のハードウェアは独立に持つことも可能であるが、セ
レクタを用いて一個のハードを共用することができる。

〔作用〕

ブレイクの対象がアドレスである場合、チップ内部の比
較用レジスタには、ブレイクポイントを示すアドレスが
設定される。アクセスが生じた時、アクセスするアドレ
スとこれらのレジスタ内の値が比較され、その結果はブ
レイクの制御回路に入力される。ブレイク制御回路は比
較結果を監視し。

この結果の組み合わせ及び比較結果の履歴を入力として
、指定された条件を満たしているか否か。

すなわちブレイクを起こすか否かを決定する。このよう
に、本発明ではブレイク制御回路が単独の比較結果また
は複数の比較結果の組み合わせまたは単独の比較結果と
その履歴または複数の比較結果とその履歴の組み合わせ
を入力としているため、複雑なブレイク条件の指定が可
能となる。

ブレイクの対象がデータである場合１本機能はデータ検
索に利用できる。すなわち本回路は一度に複数のデータ
との比較が実行可能であり、さらには上記のように組み
合わせや履歴を用いて制御することにより、複雑な条件
１例えば文字列のサーチやＡからＥまでの５文字といっ
た特定の範囲にある文字が入っているかの判断が、一度
の比較でできるようになる。

〔実施例〕

第１図に本発明の基本的な実施例の構成を示す。

ｎ本のブレイクポイントレジスタＢＲＰｉ　　（ｉ＝０
．１，２．・・・ｎ）には比較されるべきアドレスもし
くはデータの値が保持される。ＢＲＰｉのそれぞれの値
の出力ｂｉと、ａを入力とするｎ個の比較器ＣＭＰが並
ぶ。ここに入力ａはアドレスＡＤＲもしくはデータＤＡ
ＴＡをアライナＡＬＮでアラインメントした結果のいず
れかであり、セレクタＳＥＬの出力である。ここにＡＬ
Ｎは、種種のサイズのデータを入力とし、同一サイズの
形で出力する機能を持つ。アドレスまたはデータの一方
のみをとる構成でもかまわない、ＣＡＭＰではａ、ｂｉ
の値の比較を行ない、一致もしくは大小関係を示す信号
ｃｉを出力とする。一致のみを検出するか、大小比較を
行なうかによってＣＭＰのハード量は大きく異なるため
、ｎ個のＣＭＰのうちの幾つかのみに大小比較の機能を
設け、他のＣＭＰは一致のみを検出するといった構成が
現実的である。

ｎ個のＣＭＰからの出力ｃｉはブレイク制御回路ＢＲＣ
ＮＴに入力される。そして保持すべき履歴情報ｄ２はＦ
ＢＣＮＴに入力・保持される。そしてその保持された履
歴はＢＲＣＮＴの入力（ｆ）となる、またさらに、ＢＲ
ＣＮＴとＦＢＣＮＴへの制御信号ｅｏ、ｅｌがある。Ｂ
ＲＣＮＴはこれらの信号を入力とする状態機械（ステー
トマシン）であり、ランダムロジックもしくはＰＬＡや
ＲＯＭで構成できる。ＢＲＣＮＴからの出力ｄＯはブレ
イク指示信号、ｄｌは指定された条件を満たしたことを
告げる報告信号である。制御信号ｅの内容によってはｄ
ｌがアサートされてもｄｏがアサートされない場合があ
る。

第２図はアドレスを比較する場合の一実施例の構成を示
している。ＢＲＰｉにはアドレスが設定され、ａを通し
てアドレスＡＤＲが各ＣＭ　Ｐに入力される。各ＣＭＰ
はａとｂｉを比較し、一致した時にＧｏまたはＣ１に１
を出力する。制御レジスタＣＲ中の２ビツトｄ１は、こ
れらの比較結果を示している。ブレイク指示信号ｄｏは
ｄｌと同じ＜ＣＲ中にある。ｄＯは、ＢＲＣＮＴへの制
御信号ｆ及び制御信号ＢＥＯ，ＢＥＩ、ＤＢよりなるｅ
ｏによって指定された条件を満たす入力Ｇ　ｏ　。

ＣＩが入った時にアサートされる。ここにＤＢはブレイ
クを可能にする制御信号、ＢＥＯおよびＢＥＩはブレイ
クを起こす条件を指定する信号、ｆはＢＲＣＮＴにＦＢ
ＣＮＴから与えられる履歴情報である。ＦＢＣＮＴの内
部状態は、これをクリアするための制御信号ｅ１でクリ
アされる。第３図に、ＢＥＯとＢＥＩで指定される条件
を示す。

ＢＥＯ＝１．ＢＥ１＝１の時はシーケンシャル、ブレイ
クモードと呼ぶモードに設定される。シーケンシャル・
ブレイクモードにおいてＢＲＰＯの内容とＡＤＲの値が
一致すると、Ｇｏが′１′になり、ＦＢＣＮＴ内のＦ／
Ｆの入力Ｓが′１′となって、Ｆ／Ｆの出力Ｆが′１′
になる。その後アドレスＡＤＨが何回か変化し、ＢＲＰ
Ｉの内容と一致すると０１が′１′になる。Ｆ／Ｆの出
力が１１′でかつＬｌが１１′の時、Ｌ４が１１′にな
る。この時ＤＢ＝１であればブレイク指示信号ｄＯがア
サートされる。ＢＲＰＯに何度ヒツトしても、またＢＲ
ＰＯにヒツトする以前にＢＲＰＩにヒツトしてもブレイ
クは起こらない、過去にＢＲＰＯにヒツトしていた場合
に限り、ＢＲＰＩにヒツトするとブレイクがおこる。Ｂ
ＥＯ，ＢＥＩで示される４つのモードの中で、このシー
ケンシャル・モードは唯一履歴を用いた条件となってい
る。

第４図はデータを比較する場合の一実施例の構成を示し
ている。ＢＲＰｉにはデータが設定され、アライナを通
したデータａとの間で大小比較が行なわれる。ＱＯはａ
（ｂｏ、・ｇＯはａ　＞　ｂｏ。

ＱＯはａ（ｂｌ、ｇｏはａ、≧−ｂ１を満たした時にそ
れぞれ１１′になる。ＣＣＯ，ＣＣＩ、ＣＣ２はブレイ
ク条件を示す制御信号である。第５図はＣＣＯ，ＣＣＩ
、ＣＣ２によって指定される条件を示している１例えば
ＢＲＰｉが３２ビツトレジスタであり、３２ビツトで表
現可能な正整数Ｏ〜２δＯ（ＭＳＢは符号ビットする）
のうち、１０００〜１００００の範囲にある数の総数を
カウントする場合、次の様になる。

まずＣＣＯ，ＣＣＩ、ＣＣ２の全てにＯを入力し、ＣＲ
の値をクリアする。ここにＣＲはフラグとして実行制御
部に入力されており、この値によって条件分岐可能であ
るとする。続いてＢＲＰＯに値１０００．ＢＲＰＩに１
００００をセットし、さらにＣＣＩを１１′にする。後
は比較データＤＡＴＡをＡＬＮを通じて入力し、一定の
演算時間経過後にＣＲをセットすれば、もし１０００＜
ＤＡＴＡ＜１００００ならばＣＲ＝１となっている。そ
して実行部はこれを基にして、特定のレジスタの値を＋
１し、総数をカウントする。ここでＤＡＴＡはアライナ
を通して与えられるため、８゜１６．３２ビツトの各種
サイズのデータも一律に扱える。

〔発明の効果〕

本発明によれば、複雑な条件指定の下でブレイクを行な
うことが可能になる。例えばモジュール性の高いプログ
ラムのデバッグにおいて、特定のモジュール間のコール
をトラップすることが可能になる。また、２方向をこえ
る多方向への分岐についても、その分岐命令と複数の分
岐先命令のアドレスを用いて１分岐直後にトラップがで
きる。

このように、従来のブレイク機能では不可能であったト
ラップを可能とし、ソフトウェアのデバツト グ−強力なツールを提供する。

また、セレクタを１個追加することで、同一のハードウ
ェアをデータにも使用できるようにし、データの検索を
高速化できる。これは同時に、チップにかかるコストを
ほとんど増やさずに機能を強化できるというメリットが
ある。

【図面の簡単な説明】

第１図は本発明の構成図である。第２図はアドレスを入
力とした一実施例である。第３図は第２図の構成で選択
可能な４つのモードを示している。 第４図はデータを入力とした一実施例である。第５図は
第４図の構成で、各制御線によって指定される条件を示
している。 ＢＲＰｉ・・・ブレイクポイントレジスタ、ＡＤＲ・・
・アドレス、ＡＬＮ・・・アライナ、ＣＭＰ・・・比較
器、ＤＡＴＡ・・・データ、ＢＲＣＮＴ・・・ブレイク
制御回路、ＳＥＬ・・・セレクタ。 で・ 第　　１　　図 ＢＲＰ、　　フ゛Ｌイフｆ４シトしン°ヌタ　　ｆ−Ｍ
　テ゛−７ＡりＲＴｋＬス ′ｆＪ　２　図 ｆ）Ｂ　　デバプ７フラク′ ■　３　凹 罵　５　図

Claims (1)

1. 【特許請求の範囲】 １、参照情報を保持する手段と前記参照情報に対応する
   情報と保持された参照情報とを比較する手段を有し、比
   較結果が所定の条件にあるときその旨の出力をする手段
   を有するデータ処理装置において、前記保持手段及び比
   較手段が夫々複数個備えられ、且、夫々の比較結果の組
   合せ条件を指定する手段を備え、組合せ条件が満足され
   たときその旨の出力をすることを特徴とするデータ処理
   装置。 ２、特許請求の範囲第１項において、比較する参照情報
   がアドレスであるデータ処理装置。 ３、特許請求の範囲第１項において、比較する参照情報
   がデータであるデータ処理装置。 ４、特許請求の範囲第１項において、比較する参照情報
   がアドレスまたはデータであり、それらが選択可能なデ
   ータ処理装置。 ５、特許請求の範囲第２項または第３項または第４項に
   おいて、該データ処理装置が一チツプ上にあるデータ処
   理装置。 ６、特許請求の範囲第５項において、比較結果の履歴を
   保持する手段を有し、該比較結果の履歴と、比較結果の
   組み合わせが指定の条件を満足するとき出力をするデー
   タ処理装置。