JPS6031644A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS6031644A JPS6031644A JP13945883A JP13945883A JPS6031644A JP S6031644 A JPS6031644 A JP S6031644A JP 13945883 A JP13945883 A JP 13945883A JP 13945883 A JP13945883 A JP 13945883A JP S6031644 A JPS6031644 A JP S6031644A
- Authority
- JP
- Japan
- Prior art keywords
- micro
- microinstruction
- register
- instruction
- replacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔分 野〕
本発明は、データ処理装置に於けるマイクロプログラム
制御装置に関するものであり、特にマイクロ命令実行制
御方式に特徴を有するマイクロプログラム制御装置に関
するものである。
制御装置に関するものであり、特にマイクロ命令実行制
御方式に特徴を有するマイクロプログラム制御装置に関
するものである。
従来この種のマイクロプログラム制御装置は。
マイクロプログラムルーチンの共用化を行なう１つの方
法として、フリップフロップの値により予め定められた
２つの動作のうちの１つを実行する方法が知られている
。そしてこの代表例としては、演算制御装置の一部であ
る算術論理演算ユニットに対する動作指示をフリップフ
ロップの値により加算か減算を行なうようにするもので
あり、各々の場合に従ってフリップフロップをセットま
たはリセットしておき、加算ルーチンと減算ルーチンを
共用化する方法がある。
法として、フリップフロップの値により予め定められた
２つの動作のうちの１つを実行する方法が知られている
。そしてこの代表例としては、演算制御装置の一部であ
る算術論理演算ユニットに対する動作指示をフリップフ
ロップの値により加算か減算を行なうようにするもので
あり、各々の場合に従ってフリップフロップをセットま
たはリセットしておき、加算ルーチンと減算ルーチンを
共用化する方法がある。
しかしながらこの方法では、動作内容が予めハードウェ
アにより決まっており、またノリツブフロップの出力で
マイクロ操作の指示が２通りに使えるようハードウェア
を設計しなければならないので、汎用性（二乏しく、こ
のため制御記憶容量が大きくなる欠点があった。
アにより決まっており、またノリツブフロップの出力で
マイクロ操作の指示が２通りに使えるようハードウェア
を設計しなければならないので、汎用性（二乏しく、こ
のため制御記憶容量が大きくなる欠点があった。
したがって本発明の目的は、マイクロ命令の共用と削除
のできる。すなわちより少ない制御記憶容量で動作する
マイクロプログラム制御装置を得ることにある。
のできる。すなわちより少ない制御記憶容量で動作する
マイクロプログラム制御装置を得ることにある。
本発明によれば、マイクロ命令内におのおの置換指示部
を有する複数個のマイクロ操作フィールドを持たせてお
き、前記置換指示部が有効か否かを示すマイクロ命令に
よってセットとリセットの可能な置換制御フリップフロ
ップと。
を有する複数個のマイクロ操作フィールドを持たせてお
き、前記置換指示部が有効か否かを示すマイクロ命令に
よってセットとリセットの可能な置換制御フリップフロ
ップと。
制御記憶から読み出されたマイクロ命令を前記置換指示
部を含めてマイクロ操作フィールド単位に保持する第１
のマイクロ命令レジスタと。
部を含めてマイクロ操作フィールド単位に保持する第１
のマイクロ命令レジスタと。
マイクロ命令の一部又は全部をマイクロ操作フィールド
単位に保持できる第２のマイクロ命令レジスタと、前記
置換制御フリップフロップが無効状態の場合は前記第１
のマイクロ命令レジスタを選択するように、有効状態の
場合は前記第１のマイクロ命令レジスタの置換指示部が
有効表示されているマイクロ操作フィールドを前記第２
のマイクロ命令レジスタの対応マイクロ操作フィールド
の内容で置換するように選択する選択回路とを備えたマ
イクロプログラム制御装置が得られる。
単位に保持できる第２のマイクロ命令レジスタと、前記
置換制御フリップフロップが無効状態の場合は前記第１
のマイクロ命令レジスタを選択するように、有効状態の
場合は前記第１のマイクロ命令レジスタの置換指示部が
有効表示されているマイクロ操作フィールドを前記第２
のマイクロ命令レジスタの対応マイクロ操作フィールド
の内容で置換するように選択する選択回路とを備えたマ
イクロプログラム制御装置が得られる。
次に図面を参照して詳細に説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。はじめに構成要素の名称と各要素の機能を主として
説明すると、第１図のマイクロプログラム制御装置は、
制御記憶１と、この制御記゛Ｉｆｉ １からの読み出し
データａをマイクロ操作フィールド単位で保持する第１
のマイクロ命令レジスタ２と、制御信号すにより前記レ
ジスタ２のマイクロ命令の命令部（後述）に相当する内
容Ｃをマイクロ操作フィールド毎にセットできる第２の
マイクロ命令レジスタ３と。
る。はじめに構成要素の名称と各要素の機能を主として
説明すると、第１図のマイクロプログラム制御装置は、
制御記憶１と、この制御記゛Ｉｆｉ １からの読み出し
データａをマイクロ操作フィールド単位で保持する第１
のマイクロ命令レジスタ２と、制御信号すにより前記レ
ジスタ２のマイクロ命令の命令部（後述）に相当する内
容Ｃをマイクロ操作フィールド毎にセットできる第２の
マイクロ命令レジスタ３と。
前記２つのマイクロ命令レジスタ２．６のいずれか一方
を選択する選択回路４〜５と、マイクロ命令によってセ
ットまたはリセット可能な置換制御フリップフロップ６
と、このフリップフロップ乙のセットまたはリセットを
行なうマイクロ命令を解読するデコーダ７と、’ＡＮＤ
ゲート８ないし９とから成っている。上記第１および第
２のマイクロ命令レジスタ２と３は対応する７つのマイ
クロ操作フィールド２１〜２７および３１〜３７から構
成されているが、詳細についてはあとに説明する。なお
出力ｄ１〜ｄ７は第１および第２のマイクロ命令レジス
タ、マイクロ操作フィールド２１と３１．２２と３２．
・・・２７と３７からそれぞれ得られる出力信号であっ
て、演算装置やほかの装置（第１図の装置自体を含む）
への制御信号となる。
を選択する選択回路４〜５と、マイクロ命令によってセ
ットまたはリセット可能な置換制御フリップフロップ６
と、このフリップフロップ乙のセットまたはリセットを
行なうマイクロ命令を解読するデコーダ７と、’ＡＮＤ
ゲート８ないし９とから成っている。上記第１および第
２のマイクロ命令レジスタ２と３は対応する７つのマイ
クロ操作フィールド２１〜２７および３１〜３７から構
成されているが、詳細についてはあとに説明する。なお
出力ｄ１〜ｄ７は第１および第２のマイクロ命令レジス
タ、マイクロ操作フィールド２１と３１．２２と３２．
・・・２７と３７からそれぞれ得られる出力信号であっ
て、演算装置やほかの装置（第１図の装置自体を含む）
への制御信号となる。
第２図は上記の演算装置のうち本発明の装置の動作を説
明するのに必要な部分の構成を示したブロック図であり
、４１は算術論理ユニット（ＡＬＵなる記号を付す。以
下同じ）、４２と４３はＡＬＵの入力となる２つのオペ
ランドレジスタ（Ｓｌと８２）、４４はオペランドレジ
スタＳ１と８２のオペランドデータの取出しおよび格納
を行なうための複数の汎用レジスタ（ＧＲｎ）で・ある
。そして制御信号ｄ４〜ｄ７は先に説明したマイクロ操
作フィールド２４（３４）〜２７（３４）からの出力信
号である。
明するのに必要な部分の構成を示したブロック図であり
、４１は算術論理ユニット（ＡＬＵなる記号を付す。以
下同じ）、４２と４３はＡＬＵの入力となる２つのオペ
ランドレジスタ（Ｓｌと８２）、４４はオペランドレジ
スタＳ１と８２のオペランドデータの取出しおよび格納
を行なうための複数の汎用レジスタ（ＧＲｎ）で・ある
。そして制御信号ｄ４〜ｄ７は先に説明したマイクロ操
作フィールド２４（３４）〜２７（３４）からの出力信
号である。
第６図は使用するマイクロプログラムの一例を示したフ
ローチャートをあられした図であって、この場合機械語
の加算命令（ＡＤＤ）、減算命令（ＳＵＢ）、論理積命
令（ＡＮＤ）、論理和命令（ＯＲ） 、およびレジスタ
移送命令（ＴＪＤＲ）をマイクロ命令で実行する簡単な
例のマイクロプログラムである。
ローチャートをあられした図であって、この場合機械語
の加算命令（ＡＤＤ）、減算命令（ＳＵＢ）、論理積命
令（ＡＮＤ）、論理和命令（ＯＲ） 、およびレジスタ
移送命令（ＴＪＤＲ）をマイクロ命令で実行する簡単な
例のマイクロプログラムである。
次に第２図および第３図を併用して第１図の装置の動作
を説明するが、その前に先に第１図のところで説明を省
略した第１および第２のマイクロ命令レジスタ２と３の
詳細について説明する。第１のマイクロ命令レジスタ２
において。
を説明するが、その前に先に第１図のところで説明を省
略した第１および第２のマイクロ命令レジスタ２と３の
詳細について説明する。第１のマイクロ命令レジスタ２
において。
２１〜２６はマイクロ命令の順序制御やシステム内の各
装置の制御を行なうために必要なマイクロ操作フィール
ドであって、この例では２１が置換制御フリップフロッ
プ６を制御するマイクロ命令を含む命令部Ｍ１および置
換表示部ＭＩＳから成り、２２が第２のマイクロ命令レ
ジスタ乙にマイクロ命令をセットする命令を含む命令部
Ｍ２および置換表示部Ｍ２Ｓから成り、２３がその他の
命令を含む命令部Ｍ３および置換指示部Ｍ３Ｓから成っ
ているとする。また２４〜２７は演算装置における第２
図の各構成要素４１〜４４をそれぞれ制御するマイクロ
命令を含むマンイールドＡＬＵおよび置換表示部ＡＬＵ
Ｓから成り、２５および２６が２つのオペランドレジス
タ４２（８１）およびレジスタ４３（Ｓ２）をそれぞれ
制御するための８１フイールドおよびＳ２フイールドな
らびに各置換表示部ｓｉｓおよびｓ２ｓからそれぞれ成
り、２７が汎用レジスタ４４（ＧＲｎ）を制御するため
のＤフィールドおよびその置換指示部ＤＳから成ってい
るとする。
装置の制御を行なうために必要なマイクロ操作フィール
ドであって、この例では２１が置換制御フリップフロッ
プ６を制御するマイクロ命令を含む命令部Ｍ１および置
換表示部ＭＩＳから成り、２２が第２のマイクロ命令レ
ジスタ乙にマイクロ命令をセットする命令を含む命令部
Ｍ２および置換表示部Ｍ２Ｓから成り、２３がその他の
命令を含む命令部Ｍ３および置換指示部Ｍ３Ｓから成っ
ているとする。また２４〜２７は演算装置における第２
図の各構成要素４１〜４４をそれぞれ制御するマイクロ
命令を含むマンイールドＡＬＵおよび置換表示部ＡＬＵ
Ｓから成り、２５および２６が２つのオペランドレジス
タ４２（８１）およびレジスタ４３（Ｓ２）をそれぞれ
制御するための８１フイールドおよびＳ２フイールドな
らびに各置換表示部ｓｉｓおよびｓ２ｓからそれぞれ成
り、２７が汎用レジスタ４４（ＧＲｎ）を制御するため
のＤフィールドおよびその置換指示部ＤＳから成ってい
るとする。
また第２のマイクロ命令レジスタ６の内容は。
通常のマイクロ命令の実行を指示するフィールド３１．
５２および３３と、算術論理ユニット４１（ＡＬＵ）の
演算内容を指示するＡＬＵフィールド６４と、オペラン
ドレジスタ４２（Ｓｌ）と４３（Ｓ２）の入力データを
指示するＳ１フイールド３５およびＳ２フイールド６６
と、算術論理ユニッ）４１（ＡＬＵ）出力の格納先を指
示するＤフィールド３７とから構成されているとする。
５２および３３と、算術論理ユニット４１（ＡＬＵ）の
演算内容を指示するＡＬＵフィールド６４と、オペラン
ドレジスタ４２（Ｓｌ）と４３（Ｓ２）の入力データを
指示するＳ１フイールド３５およびＳ２フイールド６６
と、算術論理ユニッ）４１（ＡＬＵ）出力の格納先を指
示するＤフィールド３７とから構成されているとする。
更に第３図についての説明で述べた機械語命令のマイク
ロプログラムは次に示すような動作を行うものとする。
ロプログラムは次に示すような動作を行うものとする。
なお説明においては各構成要素は一部を除いて参照数字
を付すことなく記号だけで示しである。
を付すことなく記号だけで示しである。
加算命令（ＡＤＤ）・・・ＧＲｎから読み出された２つ
の固定小数点データを加算し、その結果をＧＲｎに格納
する。但しＧＲｎのレジスタの選択はその他のフィール
ドの指示によって与えられるものとする。
の固定小数点データを加算し、その結果をＧＲｎに格納
する。但しＧＲｎのレジスタの選択はその他のフィール
ドの指示によって与えられるものとする。
減算命令（ＳＵＢ）・ＧＲｎから読み出された２つの固
定小数点データを減算し、その結果をＧＲｎに格納する
。
定小数点データを減算し、その結果をＧＲｎに格納する
。
論理積命令（ＡＮＤ）・・・ＧＲｎから読み出された２
つの論理データの論理積をとり、その結果をＧ−Ｒｎに
格納する。
つの論理データの論理積をとり、その結果をＧ−Ｒｎに
格納する。
論理和命令（ＯＲ）・・・ＧＲｎから読み出された２つ
の論理データの論理和をとり、その結果をＧＲｎに格納
する。
の論理データの論理和をとり、その結果をＧＲｎに格納
する。
レジスタ移送命令（ＬＤＲ）・・・ＧＲｎから読み出さ
れたテークをＧＲｎに格納する。
れたテークをＧＲｎに格納する。
上記の機械語命令を実行するマイクロプログラムは、第
３図のフローチャートで示されるように、移送命令以外
はそれぞれ３ステツプ（Ｉ）。
３図のフローチャートで示されるように、移送命令以外
はそれぞれ３ステツプ（Ｉ）。
（Ｉｔ）、（ＩＩＩ）で実行され、レジスタ移送命令の
２ステツプ（ｎ）、（Ｉ［Ｄを５命令で共用しており１
合計として本来１４ステツプ必要であるが、６ステツプ
で構成されている。
２ステツプ（ｎ）、（Ｉ［Ｄを５命令で共用しており１
合計として本来１４ステツプ必要であるが、６ステツプ
で構成されている。
第６図に示される各ステップの概要は次の通りである。
このマイクロプログラムでは、マイクロ命令を発行した
次のタイミングでハードウェア動作が行なわれるもので
あり、置換制御ノリツブフロップ６（ＦＦであられすこ
とあり）の初期値はりセント状態とする。
次のタイミングでハードウェア動作が行なわれるもので
あり、置換制御ノリツブフロップ６（ＦＦであられすこ
とあり）の初期値はりセント状態とする。
ステップ マイクロ操作 指 示 内 容（Ｉ） Ｉ
Ｓｌ：ＧＲｎ ■汎用レジスタＧＲｎのオペランドデー タをレジスタＳ１ にセットする。
Ｓｌ：ＧＲｎ ■汎用レジスタＧＲｎのオペランドデー タをレジスタＳ１ にセットする。
ＦＦ：５ＦｉＴ ■置換制御フリップ
フロップをセット
する。
Ｃ８Ｒ： （ＡＬＵ ■第２マイクロ命令＝８１＋Ｅ１
２） レジスタ３のＡＬＵフィールド（＝加算 を指示するマイク ロ操作をセットす る。
２） レジスタ３のＡＬＵフィールド（＝加算 を指示するマイク ロ操作をセットす る。
（１）−２Ｓｌ ：ＧＲｎ ■と同じ
ＦＦ ： ＳＥＴ ■と同じ
Ｃ８Ｒ： （ＡＬＵ ■第２マイクロ命令＝８１−９２
） レジスタのＡＬＵフ ィールドに減算を 指示するマイクロ 操作をセットする。
） レジスタのＡＬＵフ ィールドに減算を 指示するマイクロ 操作をセットする。
（１） −３８１：ａＲｎ ■と同じ
ＦＦ：ＳＢＴ ■と同じ
Ｃ８Ｒ：（ＡＬＵ ■第２マイクロ命令＝３ｉ ＡＮＤ
８２） レジスタのＡＬＵフィールドに論理積 を指示するマイク ロ操作をセントす る。
８２） レジスタのＡＬＵフィールドに論理積 を指示するマイク ロ操作をセントす る。
（１）−４Ｓｌ：ＧＲｎ ■と同じ
Ｆｒ：ｓｒｒ ■と同じ
Ｃ８Ｒ：（ＡＬＵ ■第２マイクロ命令＝８１０ＲＳ２
） レジスタのＡＬＵフィールドに論理和 を指示するマイク ロ操作をセントす る。
） レジスタのＡＬＵフィールドに論理和 を指示するマイク ロ操作をセントす る。
（ＩＩ） Ｓｌ：ＨＬＤ ■レジスタＳ１の値を保持す
る。
る。
Ｓ２：ＧＲｎ ■汎用レジスタＧＲｎ
のオペランドデー
タをレジスタＳ２
にセットする。
ＡＬＵ：Ｓ２ ■論理演算ユニット
ＡＬＵの入力をレジ
スタＳ２とし、そ
のままの値を出力
とする。
ＡＬＵＳ：ＯＮ ［相］ＡＬＵフィールドの置換指示部
を有効 にし、置換制御フ リップフロップが セットされている 時は、第２マイク ロ命令レジスタ３ のＡＬＵフィールド を使用し、そうで ない時は、第１マ イクロ命令しジス タ２のＡＬＵフィー ルドの指示内容部 ち■の動作が行な われる。
を有効 にし、置換制御フ リップフロップが セットされている 時は、第２マイク ロ命令レジスタ３ のＡＬＵフィールド を使用し、そうで ない時は、第１マ イクロ命令しジス タ２のＡＬＵフィー ルドの指示内容部 ち■の動作が行な われる。
Ｑｌｌ） Ｄ：ＧＲｎ ＠ＡＬＵの出方をＧＲｎに格納
する。
する。
ＦＦ ： ＲＥＳＥＴ ■置換制御フリップフロップ６
をリセ ントする。この指 示は必ずしも必要 ではないが命令線 工時に初期値に戻 すものとする。
をリセ ントする。この指 示は必ずしも必要 ではないが命令線 工時に初期値に戻 すものとする。
以上の動作により、ＡＤＤ、ＳＵＢ、ＡＮＤ、ＯＲの４
命令では、各ステップ（１）−１ないしく１）−４で第
２マイクロ命令レジスタ６のＡ Ｔ、 Ｕフィールドに
セットした動作がステップ（Ｉｔ）で実行され。
命令では、各ステップ（１）−１ないしく１）−４で第
２マイクロ命令レジスタ６のＡ Ｔ、 Ｕフィールドに
セットした動作がステップ（Ｉｔ）で実行され。
Ｔ、 Ｄ Ｒ命令では置換制御フリップフロップ６がリ
セットされたままなので、ステップ（ＩＩ）のＡＬＵフ
ィールドで指示された動作が実行されることになり、こ
のようにして所望の動作が行なわれる。
セットされたままなので、ステップ（ＩＩ）のＡＬＵフ
ィールドで指示された動作が実行されることになり、こ
のようにして所望の動作が行なわれる。
本発明においては９以上説明したように、予めマイクロ
操作がセットされた第１のマイクロ命令レジスタの出力
を必要に応じて所望の動作が行なわれるよう、フィール
ド単位で第２のマイクロ命令レジスタの出力とを切換え
て指示を行なうように構成することにより、マイクロ命
令ステップの共用と削減ができるという効果がある。
操作がセットされた第１のマイクロ命令レジスタの出力
を必要に応じて所望の動作が行なわれるよう、フィール
ド単位で第２のマイクロ命令レジスタの出力とを切換え
て指示を行なうように構成することにより、マイクロ命
令ステップの共用と削減ができるという効果がある。
第１図は本発明の一実施例の構成を示したブロック図、
第２図は演算装置の一部構成を示したブロック図、第６
図はマイクロプログラムの一例を示したフローチャート
である。 記号の説明：１は制御記憶、２は第１のマイクロ命令レ
ジスタ、３は第２のマイクロ命令レジスタ、４と５は選
択回路、６は置換制御フリップフロップ、７はデコーダ
、８と９はＡＮＤゲート、２１〜２７および６１〜３７
はマイクロ操作フィール１ζ、４１は算術論理ユニット
、４２と４３はオペランドレジスタ、４４は汎用レジス
タ、 Ｍｌ、 Ｍ２．・・・Ｄは命令部、 ＭＩＳ、
Ｍ２Ｓ、・・・ＤＳは置換指示部をそれぞれあられして
いる。
第２図は演算装置の一部構成を示したブロック図、第６
図はマイクロプログラムの一例を示したフローチャート
である。 記号の説明：１は制御記憶、２は第１のマイクロ命令レ
ジスタ、３は第２のマイクロ命令レジスタ、４と５は選
択回路、６は置換制御フリップフロップ、７はデコーダ
、８と９はＡＮＤゲート、２１〜２７および６１〜３７
はマイクロ操作フィール１ζ、４１は算術論理ユニット
、４２と４３はオペランドレジスタ、４４は汎用レジス
タ、 Ｍｌ、 Ｍ２．・・・Ｄは命令部、 ＭＩＳ、
Ｍ２Ｓ、・・・ＤＳは置換指示部をそれぞれあられして
いる。
Claims (1)
- １、マイクロ命令内におのおの置換指示部を有する複数
個のマイクロ操作フィールドを持たせておき、前記置換
指示部が有効が否かを示すマイクロ命令によってセット
とリセットの可能な置換制御フリップフロップと、制御
記憶がら読み出されたマイクロ命令を前記置換指示部を
含めてマイクロ操作フィールド単位に保持する第１のマ
イクロ命令レジスタと、マイクロ命令の一部又は全部を
マイクロ操作フィールド単位に保持できる第２のマイク
ロ命令レジスタと、前記置換制御フリップフロップが無
効状態の場合は前記第１のマイクロ命令レジスタを選択
するように、有効状態の場合は前記第１のマイクロ命令
レジスタの置換指示部が有効表示されているマイクロ操
作フィールドを前記第２のマイクロ命令レジスタの対応
マイクロ操作フィールドの内容で置換するように選択す
る選択回路とを備えたマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13945883A JPS6031644A (ja) | 1983-08-01 | 1983-08-01 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13945883A JPS6031644A (ja) | 1983-08-01 | 1983-08-01 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031644A true JPS6031644A (ja) | 1985-02-18 |
Family
ID=15245681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13945883A Pending JPS6031644A (ja) | 1983-08-01 | 1983-08-01 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031644A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387009U (ja) * | 1986-11-26 | 1988-06-07 | ||
| JPS6387010U (ja) * | 1986-11-26 | 1988-06-07 |
-
1983
- 1983-08-01 JP JP13945883A patent/JPS6031644A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387009U (ja) * | 1986-11-26 | 1988-06-07 | ||
| JPS6387010U (ja) * | 1986-11-26 | 1988-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4016545A (en) | Plural memory controller apparatus | |
| US4187539A (en) | Pipelined data processing system with centralized microprogram control | |
| US3775756A (en) | Programmable special purpose processor having simultaneous execution and instruction and data access | |
| US4310880A (en) | High-speed synchronous computer using pipelined registers and a two-level fixed priority circuit | |
| US4443848A (en) | Two-level priority circuit | |
| JPH0374434B2 (ja) | ||
| JPS58219644A (ja) | 命令実行方式 | |
| NZ201809A (en) | Microprocessor | |
| US5479622A (en) | Single cycle dispatch delay in a multiple instruction dispatch mechanism of a data processing system | |
| JP3237858B2 (ja) | 演算装置 | |
| EP0229734A2 (en) | Microprogram control device | |
| JPS6031644A (ja) | マイクロプログラム制御装置 | |
| JPS6049337B2 (ja) | パイプライン制御方式 | |
| JPH03150633A (ja) | 命令解読装置 | |
| JPS63293638A (ja) | データ処理装置 | |
| JPS61114341A (ja) | 処理システム | |
| JP3271713B2 (ja) | マイクロ命令制御装置 | |
| JPS6379144A (ja) | マイクロプロセツサ | |
| JP3168663B2 (ja) | 情報処理装置 | |
| JPH04251331A (ja) | 情報処理装置 | |
| JPH0133852B2 (ja) | ||
| JPH0425938A (ja) | マイクロプログラム制御装置 | |
| JPH03263265A (ja) | ベクトル処理装置 | |
| JPH0557614B2 (ja) | ||
| JP2001005639A (ja) | 浮動小数点演算装置 |