JP3168663B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置に関し、
特に、割込み処理を行う情報処理装置においてＣＰＵへ
の割込み要求信号の入力を抑止する割込み抑止回路の改
良に関する。

【０００２】近年、情報処理装置において、一つ一つの
命令を単純化して複雑な論理を減少させ、各命令処理に
おける実行サイクルを短縮することで、高速処理を達成
する情報処理装置（ＲＩＳＣ）が登場している。ＲＩＳ
Ｃでは、通常の情報処理装置に比して各命令が単純化さ
れると共に命令種類が少ないので、例えば、リード・モ
ディファイ・ライト動作の如き複雑なコード命令を有し
ない。従って、かかる複雑な命令は、複数の単純命令が
組み合わされて構成されている。このため、ＲＩＳＣに
おいては、特に割込み要求の処理に関して特別の配慮が
必要である。

【０００３】

【従来の技術】図６（ａ）及び（ｂ）は夫々、割込み要
求処理が行なわれる従来のＲＩＳＣの構成及びこのＲＩ
ＳＣにおいてＣＰＵから出力される一連の命令（リード
・モディファイ・ライト命令）を例示している。同図
（ａ）において、この情報処理装置では、割込み入力１
１からの割込み要求信号は、割込み制御部１２を介して
ＣＰＵ１３に送られ、ＣＰＵ１３において必要な割込み
処理が行われる。

【０００４】ＲＩＳＣでは、前記の如くリード・モディ
ファイ・ライトの如き複雑なコード命令を有しておら
ず、例えばこのような命令の一例である“メモリの００
Ｈ番地のアドレスに格納されているデータの最下位ビッ
トを１にせよ”という命令の処理は、同図（ｂ）に示し
た一連の命令によって行なわれる。

【０００５】即ち、この命令の処理は、まずメモリ１４
の００Ｈ番地のデータを内部レジスタｒ１に転送し、こ
の内部レジスタｒ１のデータとイミディエイトデータ０
１ＨとのＯＲをとってレジスタｒ１の値とし、その後こ
のレジスタｒ１のデータをメモリ００Ｈ番地に転送する
というように、３つの単純な命令、即ち二つの転送命令
（ＭＯＶ）及び一つの論理和命令（ＯＲ）から成るコー
ド命令を組合せて処理することで行なわれる。

【０００６】上記組み合わされた三つの命令の処理が行
なわれている間に、ＣＰＵに対し割込み要求信号が入力
され、ＣＰＵによってこの割込み処理が行なわれる場合
には次の様な問題がある。

【０００７】例えば、最初のＭＯＶ命令とＯＲ命令との
間に割込み要求のための処理が行なわれ、その割込み処
理ルーチンにおいて内部レジスタｒ１或いはメモリ００
Ｈ番地に新たにデータが書き込まれると、その割込み処
理ルーチンから一連の命令処理ルーチンに復帰した際
に、内部レジスタｒ１或いはメモリ００Ｈ番地に書き込
まれた割込み処理におけるデータ或いは一連の命令処理
の際のデータが無意味になる。

【０００８】また、一連の命令処理において内部レジス
タｒ１に格納された００Ｈ番地のデータが周辺装置を成
すタイマのカウントデータである場合には、割込み処理
から復帰した時点では、このデータは割込み処理に要し
た時間だけ実際の時間とは相違したデータとなってしま
うので、同様に、一連の命令処理のデータに誤差が生じ
てしまう。

【０００９】従って、ＲＩＳＣにあっては、前記の如き
一連の命令処理の間において、ＣＰＵに対する割込み要
求信号の入力を抑止する必要がある。また、ＲＩＳＣに
留まらず、一般の情報処理装置においても、例えば、通
常の処理ルーチンからサブルーチンに移行して一連のサ
ブルーチン命令を処理する際に、レジスタ及びメモリ等
のデータをサブルーチン命令の処理の間に書き換えてし
まう場合には、同様に、処理されるデータに誤りが生ず
るため、かかる一連の命令処理の間においてはＣＰＵに
対する割込み要求信号の入力を抑止する必要がある。

【００１０】ＲＩＳＣを始めとする従来の情報処理装置
においては、上記割込み要求信号の入力を抑止する方法
の一つとして、ＣＰＵ内部に割込み処理フラグを設けて
おき、一連の命令を連続して処理する必要がある場合に
は、これら一連の命令の処理に先立って割込み処理フラ
グを“０”にして割込み処理を禁止し、一連の命令処理
が完了して割込み処理が可能になった時点で割込み処理
フラグを“１”に戻すことで、割込み処理フラグが割込
み許可を示す“１”の間においてのみ割込みを許可する
方法を採用するものがある。

【００１１】

【発明が解決しようとする課題】従来の情報処理装置で
採用されている、上記割込み処理フラグを採用する割込
み要求信号の入力抑止によると、ＣＰＵは、一連の命令
処理に先立って割込み処理フラグを“０”にする命令
と、その後再び割込み処理フラグを“１”にするという
命令の複数の命令を処理している。即ち、ＣＰＵは、一
連の命令処理のために、その前後に二つの付随的な命令
処理を行なう必要があり、掛かる命令処理実行時間のた
めに、特にＲＩＳＣにおいて必須の性能であるＣＰＵの
高速処理が妨げられるという問題がある。

【００１２】本発明は、上記従来の情報処理装置におけ
るＣＰＵに対する割込み要求信号の入力の抑止の問題に
鑑み、割込み要求信号の入力を抑止したい一連の命令処
理にあたって必要な割込み抑止のための命令処理数を減
ずることができ、ＣＰＵの高速処理ができるだけ可能と
なるように改良された情報処理装置を提供することを目
的とする。

【００１３】

【課題を解決するための手段】図１は、本発明の原理説
明図である。同図において、１はＣＰＵ、２は割込み抑
止部、２Ａは信号抑止部、２Ｂはカウンタである。

【００１４】前記目的を達成するため、本発明の情報処
理装置は、図１に示したように、割込み抑止を規定する
コード命令及びカウントのための最終値を指定するオペ
ランドから成る割込み抑止命令を出力するＣＰＵ（１）
と、入力端から割込み要求信号が入力され、前記割込み
抑止命令が出力されると出力端からの前記割込み要求信
号の出力を抑止する信号抑止部（２Ａ）、及び、前記カ
ウントのための最終値が入力され、前記割込み抑止命令
の出力後に前記ＣＰＵ（１）から出力される別の各命令
が処理される度毎にカウントし、前記最終値迄カウント
すると前記割込み要求信号の出力の抑止を解除する抑止
解除信号を出力するカウンタ（２Ｂ）を有する割込み抑
止部（２）とを備え、前記割込み抑止命令の出力後前記
別の各命令の処理の完了までの間、前記ＣＰＵ（１）に
対する割込み要求信号の入力を抑止することを特徴とす
るものである。

【００１５】なお、割込み抑止命令をコード命令として
備える構成に代えて、割込み抑止部に専用のデコーダを
設けることで、割込み処理のための特別なコード命令を
設けることなく、通常の汎用命令を割込み抑止のための
命令として採用することもできる。

【００１６】

【作用】割込み要求の入力を抑止したい一連の命令の処
理に先立って、ＣＰＵから割込みを抑止するための割込
み抑止命令を出力してこれを実行することで、信号抑止
部を介してＣＰＵに対する以後の割込み要求信号の入力
が抑止されると共に、この割込み抑止命令のオペランド
においてカウントのための最終値がカウンタに対して与
えられ、割込み抑止命令に後続する一連の命令処理にお
いて、各命令が処理される度毎にカウンタを介して命令
処理数がカウントされ、前記最終値までカウントする
と、割込み抑止を解除する抑止解除信号が出力されるの
で、割込み抑止の解除のための特別な命令処理を実行す
ること無く、ＣＰＵに対する割込み要求信号の入力の抑
止解除が可能となり、抑止解除のための命令処理の実行
時間が節約できる。

【００１７】

【実施例】図面を参照して本発明を更に説明する。図２
（ａ）は本発明の一実施例の情報処理装置のブロック図
である。同図に示したように、この情報処理装置では、
割込要求のための回路として、割込み入力３と、この割
込み入力から受け取った割込み要求を制御する割込み制
御部４と、割込み要求入力端２１において割込み制御部
４から割込み要求信号を受け取ると共に、割込み要求出
力端２８からの割込み要求信号の出力を抑止する割込み
抑止部２とを備え、この割込み抑止部２によって、ＣＰ
Ｕ１に対する割込み要求信号の入力を抑止する構成であ
る。

【００１８】図４は、図２（ａ）に示した割込み抑止部
２の構成を例示するブロック図である。同図において、
この割込み抑止部２は、カウンタ２５、フリップフロッ
プ２６及びＡＮＤ回路２７から構成されており、カウン
タ２５は、カウント最終値が入力されるカウント最終値
入力端２２、別の各命令が処理される度毎にカウント信
号が入力されるカウント入力端２３及び割込み抑止命令
が出力されるとリセット信号“１”が入力されるリセッ
ト入力端２４から夫々信号を受けている。

【００１９】フリップフロップ２６は、リセット端子Ｒ
が前記リセット入力端２４と接続されると共に、カウン
タ２５の出力にセット端子Ｓが接続されており、この構
成により、割込み抑止命令によって出力されるリセット
信号を介してリセットされると共に、カウンタ２５がカ
ウントアップすることにより発生する抑止解除信号によ
ってセットされる。

【００２０】フリップフロップ２６の出力は、ＡＮＤ回
路２７の一方の入力に与えられ、ＡＮＤ回路２７の他方
の入力は、割込み要求信号が入力される割込み要求入力
端２１に接続されており、ＡＮＤ回路２７の出力がこの
割込み抑止部２の出力端２８を成している

【００２１】上記構成において、図２（ａ）の実施例の
情報処理装置では、通常時、割込み抑止部２は、フリッ
プフロップ２６がセット状態にあり、これによって割込
み要求信号の出力を許可しているので、割込み要求信号
が発生すると、ＣＰＵ１によってその処理が行われる。

【００２２】割込みを抑止したい一連の命令を処理する
場合には、ＣＰＵ１から、図２（ｂ）に示した組合せ命
令７が出力される。同図の命令は、図６（ｂ）に示した
リード・モディファイ・ライト処理を行なう一連の命令
と、この一連の命令処理の間の割込み入力を抑止するた
め、この一連の命令に先立って出力される割込み抑止命
令とから成る組合せ命令として構成されて、メモリ５に
格納されている。

【００２３】割込み抑止命令は、この実施例の情報処理
装置に特有のコード命令である割込み抑止を規定するコ
ード命令と、割込みを抑止すべき命令処理数を直接数値
によって指定するイミディエイト・データを有するオペ
ランドとから構成されている。即ち、この割込み抑止命
令では、“NOTINT”が割込み抑止のコード命令を、“#0
3”が一連の命令の数が３であることを夫々示し、従っ
て、この命令に後続する命令数３の命令処理の間割込み
入力が抑止される旨を示している。

【００２４】割込み抑止命令が出力されると、ＣＰＵか
ら割込み抑止部２のリセット入力端２４にリセット信号
“１”が入力されて、フリップフロップ２６がリセット
されるので、その出力が“０”となり、ＡＮＤ回路２７
を介して割込み要求信号の出力を抑止する。

【００２５】また、これと同時に、バス線６を介してカ
ウントのための最終値がカウンタ２５に入力され、カウ
ンタ２５がセットされる。引続き、ＣＰＵ１からリード
・モディファイ・ライトのための一連の命令が出力され
てその処理が行なわれると、この一連の命令における各
命令の処理に夫々後続して、カウント信号がカウント入
力端２３を介してカウンタ２５に与えられ、カウンタ２
５は各命令が処理される度毎にカウントアップを行な
う。

【００２６】一連の命令の処理が終了すると、カウンタ
２５はカウント終了信号を成す抑止解除信号をフリップ
フロップ２６に出力し、これによってフリップフロップ
２６が“１”にセットされるので、ＡＮＤ回路２７にお
ける割込み要求信号の抑止が解除されて、発生する割込
み要求信号が出力端２８を介して出力される。

【００２７】上記実施例は、この情報処理装置のＣＰＵ
が、割込み抑止を規定する専用のコード命令を有する場
合である。この場合、ＲＩＳＣ等に採用されると、専用
のコード命令が一つ増加する例である。

【００２８】図３（ａ）は、本発明の第二の実施例の情
報処理装置の構成を示すブロック図である。この実施例
の情報処理装置は、割込み抑止部２に対して専用のデコ
ーダ８を設けたことにおいて、図２の実施例の情報処理
装置と異なる。なお、割込み抑止部２の回路構成は、先
の実施例に示したものと同じ構成である。デコーダ８
は、入力がバス線６に接続され、その出力が割込み抑止
部２のリセット入力端２４に接続されている。

【００２９】図３（ｂ）に、この第二の実施例の情報処
理装置においてＣＰＵ１から出力される組合せ命令７を
例示した。図２（ｂ）で示した命令と同様に、リード・
モディファイ・ライトのための一連の命令に先立って、
割込み抑止のための命令“ＭＯＶ １０Ｈ，＃０３Ｈ”
が出力されているが、この命令は、ＲＩＳＣ等で通常採
用されている汎用の転送命令である。

【００３０】デコーダ８は、割込み抑止のための転送命
令の第一のオペランドにおいて割込み抑止部２を指定す
るアドレス１０Ｈが出力されたことをバス線６から検出
すると、このアドレス１０Ｈに対応する割込み抑止部２
に対してリセット入力端２４を介してリセット信号を与
える。

【００３１】このように、第二の実施例の場合には、割
込み抑止のための命令が汎用の転送命令ＭＯＶで足りる
こととなり、割込み抑止のために特別のコード命令を用
意することを要しないので、ＲＩＳＣ本来の命令数で足
りる。しかし、この場合、先の実施例に比べると、専用
のデコーダが必要になり、回路の構成要素が増加する。

【００３２】図５は、上記各実施例において採用される
割込み抑止部２のカウンタ２５の構成を例示する回路図
である。カウンタ２５は三つの分周器３１、三つのイン
バータ３３、及び一つのＡＮＤ回路３２によって構成さ
れる。分周器３１は全体として３ビットのカウンタを構
成し、各分周器３１は、入力端Ｉから入力される周期信
号を２分周して出力端Ｏに出力し、リセット端子Ｒから
入力されるリセット信号“１”によって夫々リセットさ
れる。

【００３３】割込み抑止部２のカウント最終値入力端２
２は、３ビットの入力端２２₀、２２₁、２２₂から成
り、夫々のカウント最終値のビット入力は、対応する各
インバータ３３を介して反転されて、夫々の分周器３１
のデータ入力端Ｄに入力されて、各分周器３１における
カウント値のセットが行なわれる。

【００３４】各分周器３１がセットされると、その後、
割込み抑止命令に後続する一連の命令における各命令が
処理される度毎に、ＣＰＵ１からカウント入力端２３を
介してカウント信号が送られるため、カウンタは一つず
つカウントアップを行なう。セットされた最終値までカ
ウントすると、全ての分周器３１の出力が“１”となる
ので、ＡＮＤ回路３２の出力OUTが“１”になり、この
出力が図４に示したフリップフロップ２６に前記の如く
与えられるものである。

【００３５】なお、カウンタに対するカウント入力及び
カウントのための最終値の入力は、必ずしも上記の例に
限るものではなく、例えば、カウント入力はバス線を介
して送る構成も採用可能である。また、カウント方法
は、カウントアップの他にカウントダウンも採用でき
る。

【００３６】本発明では、上記各実施例で説明したよう
に、情報処理装置に割込み抑止部を設け、この割込み抑
止部に与える割込み抑止命令を介して割込み要求信号の
入力を抑止すると共に、割込みを抑止すべき一連の命令
における命令処理数を割込み抑止部のカウンタに与え、
命令が処理される度毎にカウンタを介して命令処理数を
カウントする。

【００３７】カウンタは、最終値までカウントすると、
抑止解除信号を出力するので、ＣＰＵから割込み抑止解
除命令を与えることなく信号抑止部における、抑止解除
が可能となり、抑止解除のための命令を処理する時間が
節約ができる。

【００３８】上記各図において示した情報処理装置の構
成及び命令は、何れも単に例示であり、例えば、割込み
抑止部及びカウンタの構成は種々の修正及び変更が可能
であることからも理解できるように、上記各図から周知
の修正及び変更を施した情報処理装置も本発明の範囲に
含まれる。

【００３９】なお、本発明における割込み抑止回路は、
ＲＩＳＣに好適であるが、必ずしもＲＩＳＣへの適用に
限るものではなく、サブルーチン処理等が行なわれる一
般の情報処理装置にも採用できる。

【００４０】

【発明の効果】以上説明したように、本発明によると、
割込み抑止命令によって割込み抑止の旨及び割込みを抑
止すべき一連の命令処理数を予め割込み抑止部に与え、
割込み抑止部において割込みを抑止すると共に一連の命
令処理数をカウントしてこの割込み抑止を解除すること
ができるので、割込み抑止及びその解除に必要な命令処
理数を全体として減らすことができ、情報処理装置の高
速化に寄与すること大という顕著な効果を奏する。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】（ａ）及び（ｂ）は夫々、本発明の第一の実施
例の情報処理装置のブロック図及びＣＰＵから出力され
る命令説明図である。

【図３】（ａ）及び（ｂ）は夫々、本発明の第二の実施
例の情報処理装置のブロック図及びＣＰＵから出力され
る命令説明図である。

【図４】図２及び図３の実施例における割込み抑止部の
構成を示すブロックである。

【図５】図４におけるカウンタの構成を例示するカウン
タ回路図である。

【図６】（ａ）及び（ｂ）は夫々、従来の情報処理装置
のブロック図及びＣＰＵからの命令説明図である。

【符号の説明】

１：ＣＰＵ ２：割込み抑止部 ３：割込み入力 ４：割込み制御部 ５：メモリ ６：バス線 ７：命令 2A：信号抑止部 2B：カウンタ 21：割込み要求入力端 22：カウント最終値入力端 23：カウント入力端 24：リセット入力端 25：カウンタ 26：フリップフロップ 27：ＡＮＤ回路 28：割込み要求出力端

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 9/46 G06F 9/30 G06F 1/14

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 特定のアドレス及び該アドレスに転送さ
   れるカウントのための最終値を指定するオペランドを有
   する転送命令を出力するＣＰＵと、 前記特定のアドレスを解読してリセット信号を出力する
   アドレスデコーダと、 入力端から割込み要求信号が入力され、前記リセット信
   号が出力されると出力端からの前記割込み要求信号の出
   力を抑止する信号抑止部、及び、前記カウントのための
   最終値が入力され、前記転送命令の出力後に前記ＣＰＵ
   から出力される別の各命令が処理される度毎にカウント
   し、前記最終値までカウントすると前記割込み要求信号
   の出力の抑止を解除する抑止解除信号を出力するカウン
   タを有する割込み信号抑止部とを備え、 前記転送命令の出力後前記別の各命令の処理の完了まで
   の間、前記ＣＰＵに対する割込み要求信号の入力を抑止
   することを特徴とする情報処理装置。