JPS6379144A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS6379144A JPS6379144A JP61223758A JP22375886A JPS6379144A JP S6379144 A JPS6379144 A JP S6379144A JP 61223758 A JP61223758 A JP 61223758A JP 22375886 A JP22375886 A JP 22375886A JP S6379144 A JPS6379144 A JP S6379144A
- Authority
- JP
- Japan
- Prior art keywords
- test
- address
- micro
- executed
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 33
- 238000012546 transfer Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 abstract description 4
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract description 2
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はマイクロプロセッサのセルフテストの際のマイ
クロプログラム制御装置に関するものである。
クロプログラム制御装置に関するものである。
（従来の技術）
マイクロ・プロセッサ内のマイクロ・プログ２ム用ＲＯ
Ｍに於けるマイクロ・プログラム記述方法は、第３図に
示すように、各マイクロ命令（制御のための処理手続）
、例えば算術演算、転送命令、分岐命令などを実行する
為のマイクロ命令のシーケンスがパマイクロプログラム
としてまとめられ記述されており、更に前記ＲＯＭ内に
マイクロプロセッサ内用のセルフ・テストの為のマイク
ロＲＯＭ内・プログラムは同−ＲＯＭ内に有りながら全
く独立のプログラムシーケンスとして記述されていた。
Ｍに於けるマイクロ・プログラム記述方法は、第３図に
示すように、各マイクロ命令（制御のための処理手続）
、例えば算術演算、転送命令、分岐命令などを実行する
為のマイクロ命令のシーケンスがパマイクロプログラム
としてまとめられ記述されており、更に前記ＲＯＭ内に
マイクロプロセッサ内用のセルフ・テストの為のマイク
ロＲＯＭ内・プログラムは同−ＲＯＭ内に有りながら全
く独立のプログラムシーケンスとして記述されていた。
（発明が解決しようとする問題点）
例えば従来方式のマイクロプロセッサに於いてマイクロ
ＲＯＭ内に記述されているライクローテスト・プログラ
ムを使用してセルフテスト機能を実現しようとする場合
、前記マイクロ・テスト・プログラムは、通常の即ち算
術演算命令、転送命令、分岐命令などのプログラムシー
ケンスとは全く独立に記述されており、マイクロプロセ
ッサが持りている機能のテストを行なう場合、詳しくテ
ストしようとすればそれ相応にテストプログラム本体の
ステップ数が必要となり、延いてはマイクロＲＯＭサイ
ズの大型化となる。又、少ないステップ数で前記マイク
ロプロセッサ内の詳細なテストを行なおうとするならば
テストプログラムの複雑化が伴ないマイクロテストプロ
グラム作成のための労力は大きなものとなる。
ＲＯＭ内に記述されているライクローテスト・プログラ
ムを使用してセルフテスト機能を実現しようとする場合
、前記マイクロ・テスト・プログラムは、通常の即ち算
術演算命令、転送命令、分岐命令などのプログラムシー
ケンスとは全く独立に記述されており、マイクロプロセ
ッサが持りている機能のテストを行なう場合、詳しくテ
ストしようとすればそれ相応にテストプログラム本体の
ステップ数が必要となり、延いてはマイクロＲＯＭサイ
ズの大型化となる。又、少ないステップ数で前記マイク
ロプロセッサ内の詳細なテストを行なおうとするならば
テストプログラムの複雑化が伴ないマイクロテストプロ
グラム作成のための労力は大きなものとなる。
本発明の目的は上記問題点を鑑みる事によりなされたも
のであり、即ち、マイクロプロセッサ内でのセルフテス
トを行なう際、マイクｏ ７’ ｏ セッサの細部に渡
るテストを効率良く行なうことができるマイクロプログ
ラム制御装置を提供することにある。
のであり、即ち、マイクロプロセッサ内でのセルフテス
トを行なう際、マイクｏ ７’ ｏ セッサの細部に渡
るテストを効率良く行なうことができるマイクロプログ
ラム制御装置を提供することにある。
（問題点を解決するための手段）
マイクロ命令より構成され、各機能単位に記述された！
イクロブログラムシーケンス群及ヒマイクロプロセッサ
のテストモード時に実行され、特定の命令から構成され
たテストプログラムが夫々格納されたマイクロＲ，ＯＭ
と、インストラクションレジスタを介し、前記マイクロ
ＲＯＭから転送されたマイクロ命令を解読し、且つ各機
能に制御４４号を転送するデコード部と、前記インスト
ラクションレジスタに接続されたアドレスレジスタと、
前記アドレスレジスタに接続され、マイクロプロセッサ
のテストモード時に実行される前記テストプログラムの
次に実行されるマイクロ命令のアドレス情報が格納され
、このアドレス情報を前記マイクロＲＯＭに転送するリ
ターンアドレスレジスタと、前記デコード部に接続され
、通常のマイクロ命令実行時に次のマイクロプログラム
群の先頭アドレス情報を格納し、前記マイクロＲＯＭに
この先頭アドレス情報を転送するマイクロＲＯＭ次アド
レス選択回路とを具備した事を特徴とするマイクロプロ
セッサ。
イクロブログラムシーケンス群及ヒマイクロプロセッサ
のテストモード時に実行され、特定の命令から構成され
たテストプログラムが夫々格納されたマイクロＲ，ＯＭ
と、インストラクションレジスタを介し、前記マイクロ
ＲＯＭから転送されたマイクロ命令を解読し、且つ各機
能に制御４４号を転送するデコード部と、前記インスト
ラクションレジスタに接続されたアドレスレジスタと、
前記アドレスレジスタに接続され、マイクロプロセッサ
のテストモード時に実行される前記テストプログラムの
次に実行されるマイクロ命令のアドレス情報が格納され
、このアドレス情報を前記マイクロＲＯＭに転送するリ
ターンアドレスレジスタと、前記デコード部に接続され
、通常のマイクロ命令実行時に次のマイクロプログラム
群の先頭アドレス情報を格納し、前記マイクロＲＯＭに
この先頭アドレス情報を転送するマイクロＲＯＭ次アド
レス選択回路とを具備した事を特徴とするマイクロプロ
セッサ。
（作用）
マイクロプロセッサの機能テストモードの隙、複数のジ
ャンプ命令から成るマイクロテストプログラムがメイン
プログラムとして実行される。この時、通常のプログラ
ムシーケンスにおケルマイクロ・プログラムをサブ・プ
ログラムとして用い、テストプログラムの第１ジヤンプ
命令により指定されたサブプログラムである。マイクロ
プログラムのマイクロ命令がシーケンスに前記インスト
ラクションレジスタ及び前記デコーダ部により処理され
る。この間、前記リターンアドレスレジスタにはテスト
プログラムの第２ジヤンプ命令が格納されたマイクロ几
ＯＭのアドレス情報を格納し、前記第１ジヤンプ命令に
より指定されたマイクロプログラムが処理された後、次
の実行としてこのアドレス情報により指定されたテスト
プログラムの第２のジャンプ命令が処理される。
ャンプ命令から成るマイクロテストプログラムがメイン
プログラムとして実行される。この時、通常のプログラ
ムシーケンスにおケルマイクロ・プログラムをサブ・プ
ログラムとして用い、テストプログラムの第１ジヤンプ
命令により指定されたサブプログラムである。マイクロ
プログラムのマイクロ命令がシーケンスに前記インスト
ラクションレジスタ及び前記デコーダ部により処理され
る。この間、前記リターンアドレスレジスタにはテスト
プログラムの第２ジヤンプ命令が格納されたマイクロ几
ＯＭのアドレス情報を格納し、前記第１ジヤンプ命令に
より指定されたマイクロプログラムが処理された後、次
の実行としてこのアドレス情報により指定されたテスト
プログラムの第２のジャンプ命令が処理される。
（実施例）
以下本発明の実施例を第１図及び第２図を用いて詳細に
説明する。
説明する。
第１図は本発明であるマイクロプロセッサに於けるｉイ
クロプログラム制御部を示すプロ、り図である。
クロプログラム制御部を示すプロ、り図である。
マイクロ命令より構成されるマイクロプログラムが格納
されているマイクロＲＯＭ （Ｒｏａｄ Ｏｎ Ｉｙ
Ｍｅ−ｍｏｒｙ） １の出力ライン２の一端は、命令格
納レジスタＩ’Ｒ（Ｉｎ５ｔｖｕｃｔｉｏｎ Ｒｅｙｉ
ｓｔｅｒ） ３に接続し、更に、命令格納レジスタＩＲ
３の出力ライン４．５はそれぞれマイクロ命令を解読す
るデコーダ６及びマイクロ８０Ｍ内の実行アドレスを格
納するアドレスレジスタＮＡＲ（Ｎｅｘｔ Ａｄｒｅｓ
ｓ Ｒｅｐｉｓｔｅｖ） ７ ニ接続Ｌ ティる。この
ＮＡ几７はカウントアツプ回路７で遂次カラントアップ
されて再びＮＡ几７に格納されると共にマイクロ几ＯＭ
Ｉに格納されたマイクロプログラムシーケンスの次に実
行されるマイクロ命令のアドレスを決定し、前記マイク
ロＲＯＭ １へこのアドレス情報が転送され、次に実行
されるマイクロ命令を読み出し実行される。このＮＡ几
７の出力ライン８にはＲＡＲ（Ｒｅｔｕｒｎ Ａｄｒｅ
ｓｓ Ｒｅｐｉｓｔｅｒ） ９が接続さし、コのＢＡＲ
９はマイクロ・プロセッサのテストモード時には実行さ
れる前記マイクロＲＯＭ １のテストシーケンスプログ
ラムの次のマイクロ命令のアドレスが格納されるレジス
タである。このＲ，ＡＲ９の出力ライン１０はマイクロ
几ＯＭＩに接続している。
されているマイクロＲＯＭ （Ｒｏａｄ Ｏｎ Ｉｙ
Ｍｅ−ｍｏｒｙ） １の出力ライン２の一端は、命令格
納レジスタＩ’Ｒ（Ｉｎ５ｔｖｕｃｔｉｏｎ Ｒｅｙｉ
ｓｔｅｒ） ３に接続し、更に、命令格納レジスタＩＲ
３の出力ライン４．５はそれぞれマイクロ命令を解読す
るデコーダ６及びマイクロ８０Ｍ内の実行アドレスを格
納するアドレスレジスタＮＡＲ（Ｎｅｘｔ Ａｄｒｅｓ
ｓ Ｒｅｐｉｓｔｅｖ） ７ ニ接続Ｌ ティる。この
ＮＡ几７はカウントアツプ回路７で遂次カラントアップ
されて再びＮＡ几７に格納されると共にマイクロ几ＯＭ
Ｉに格納されたマイクロプログラムシーケンスの次に実
行されるマイクロ命令のアドレスを決定し、前記マイク
ロＲＯＭ １へこのアドレス情報が転送され、次に実行
されるマイクロ命令を読み出し実行される。このＮＡ几
７の出力ライン８にはＲＡＲ（Ｒｅｔｕｒｎ Ａｄｒｅ
ｓｓ Ｒｅｐｉｓｔｅｒ） ９が接続さし、コのＢＡＲ
９はマイクロ・プロセッサのテストモード時には実行さ
れる前記マイクロＲＯＭ １のテストシーケンスプログ
ラムの次のマイクロ命令のアドレスが格納されるレジス
タである。このＲ，ＡＲ９の出力ライン１０はマイクロ
几ＯＭＩに接続している。
又、前記デコーダの出力ラインは各周辺回路に接続され
マイクロ命令に従ってこれら各周辺回路に制御信号を転
送する。この出力ラインの内、数ライン例えばライン１
１．１２はテストモード切換部１３に接続されている。
マイクロ命令に従ってこれら各周辺回路に制御信号を転
送する。この出力ラインの内、数ライン例えばライン１
１．１２はテストモード切換部１３に接続されている。
このテストモード切換部１３は複数の論理回路からなり
、デコーダから及び外部からの制御信号により、テスト
モード又は一般マイクロプログラム処理モードとに選択
される。出力ライン１５．１６はそれぞれ正規のルーチ
ンの際に使用されるマイクロＲＯＭ次アドレス選択回路
１４及び前記ＲＡＲ９に接続されている。入力ライン１
７は外部からの情報を転送するラインであり、この人力
ライン１７よりユーザーからのテストモード情報が転送
された時、前記ＢＡＲ９に信号が転送されこのＲＡＲ９
が選択される。又、外部からの情報が無く通常のマイク
ロ命令を処理する際は、マイクロＲＯＭ次アドレス選択
回路１４が選択される。このマイクロ）ＬＯＭ次アドレ
ス選択回路には実効されるマイクロプログラムシーケン
スの第１番目のマイクロ命令が格納されたアドレス情報
を格納しておく回路である。
、デコーダから及び外部からの制御信号により、テスト
モード又は一般マイクロプログラム処理モードとに選択
される。出力ライン１５．１６はそれぞれ正規のルーチ
ンの際に使用されるマイクロＲＯＭ次アドレス選択回路
１４及び前記ＲＡＲ９に接続されている。入力ライン１
７は外部からの情報を転送するラインであり、この人力
ライン１７よりユーザーからのテストモード情報が転送
された時、前記ＢＡＲ９に信号が転送されこのＲＡＲ９
が選択される。又、外部からの情報が無く通常のマイク
ロ命令を処理する際は、マイクロＲＯＭ次アドレス選択
回路１４が選択される。このマイクロ）ＬＯＭ次アドレ
ス選択回路には実効されるマイクロプログラムシーケン
スの第１番目のマイクロ命令が格納されたアドレス情報
を格納しておく回路である。
以下、第１図及び第２図を用いて更にテストモード時の
動作を詳細に説明する。
動作を詳細に説明する。
テストモードにおいてマイクロａｏＭｌ内のテストプロ
グラムが実行される場合マイクロＲＯＭ内の記述構造は
第２図に示す構造となっており、テストプログラム部Ｔ
１には通常のプログラム拳シーケ／スＳｎヘジャンプす
る命令が記述されている。今例えばＴｌ中の第１番目の
Ｊ ｕｍｐ １命令が実行される時、通常のマイクロプ
ログラムシーケンスＳ１が実行されるがこの時、テスト
シーケンスＴ１のマイクロ命令Ｊｕｍｐ２が格納されて
いるアドレス情報がＢＡＲに格納される。即ちテストプ
ログラムの次に実行されるアドレスがＲＡＲ９に格納さ
れるのである。Ｓｌの一連の命令が実行されＳｌの最後
の命令がＩＲ３を経てデコードされた時、ＳＩのプログ
ラムシーケンスの終了を示す信号がＢＡＲ９に転送され
、このＢＡＲ９には既に前記Ｊｕｍｐ２が格納されてい
るマイクロ几ＯＭ１のアドレス情報が格納されているの
で、そのアドレス情報がマイクロＲＯＭ １に転送され
上記同様例えば通常のマイクロプログラムシーケンスの
８２が処理される。
グラムが実行される場合マイクロＲＯＭ内の記述構造は
第２図に示す構造となっており、テストプログラム部Ｔ
１には通常のプログラム拳シーケ／スＳｎヘジャンプす
る命令が記述されている。今例えばＴｌ中の第１番目の
Ｊ ｕｍｐ １命令が実行される時、通常のマイクロプ
ログラムシーケンスＳ１が実行されるがこの時、テスト
シーケンスＴ１のマイクロ命令Ｊｕｍｐ２が格納されて
いるアドレス情報がＢＡＲに格納される。即ちテストプ
ログラムの次に実行されるアドレスがＲＡＲ９に格納さ
れるのである。Ｓｌの一連の命令が実行されＳｌの最後
の命令がＩＲ３を経てデコードされた時、ＳＩのプログ
ラムシーケンスの終了を示す信号がＢＡＲ９に転送され
、このＢＡＲ９には既に前記Ｊｕｍｐ２が格納されてい
るマイクロ几ＯＭ１のアドレス情報が格納されているの
で、そのアドレス情報がマイクロＲＯＭ １に転送され
上記同様例えば通常のマイクロプログラムシーケンスの
８２が処理される。
以上のようにマイクロ−プロセッサ内のデコード制御部
にリターンアドレスを制御する回路を付加し、マイクロ
プログラムの特定フィールドにマイクロ命令終了の意味
付けし、テストモード信号によって制御をすることによ
って簡単なテストプログラムで従来と同等なマイクロプ
ロセッサの機能テストを行なう事が可能となる。又、ノ
・−ドウエアの変更が発生した場合にもテストプログラ
ムの変更が不要になるばかりでなく、十分なノ・−ドウ
エアの活用を計って作成された通常シーケンスを使用し
たテストプログラムであるので本来二次的作業であるテ
ストプログラムの変更に手間を取られることはない。更
に、テストプログラムから実行する通常シーケンスは分
岐先アドレスを変えるだけで済むのでその変更が発生し
た際にも容易に行なうことができる。当然マイクロＲＯ
Ｍの縮少化にも貢献するものである。
にリターンアドレスを制御する回路を付加し、マイクロ
プログラムの特定フィールドにマイクロ命令終了の意味
付けし、テストモード信号によって制御をすることによ
って簡単なテストプログラムで従来と同等なマイクロプ
ロセッサの機能テストを行なう事が可能となる。又、ノ
・−ドウエアの変更が発生した場合にもテストプログラ
ムの変更が不要になるばかりでなく、十分なノ・−ドウ
エアの活用を計って作成された通常シーケンスを使用し
たテストプログラムであるので本来二次的作業であるテ
ストプログラムの変更に手間を取られることはない。更
に、テストプログラムから実行する通常シーケンスは分
岐先アドレスを変えるだけで済むのでその変更が発生し
た際にも容易に行なうことができる。当然マイクロＲＯ
Ｍの縮少化にも貢献するものである。
本願発明によりマイクロプロセッサ内でのセルフテスト
を行なう際、マイクロプロセッサの細部に渡るテストを
効率良く行なうことができるマイクロプログラム制御装
置を提供することができる。
を行なう際、マイクロプロセッサの細部に渡るテストを
効率良く行なうことができるマイクロプログラム制御装
置を提供することができる。
第１図は本発明の実施例を示すブロック図である。第２
図は不発明に於けるマイクロプログラム用ＲＯＭの記述
構造を示した図である。第３図は従来のマイクロプログ
ラム用ＲＯＭ内の記述構造である。 ｌ・・・マイクロＲＯｂｉ ２、４．５．８．１０・・・出力ライン３・・・命令格
納レジスタ ６・・・マイクロ命令を解読するデコーダ７．９・・・
アドレスレジスタ ７・・・カウントアツプ回路 １１．１２・・・制御信号転送ライン １３・・・テストモード切換部 １４・・・マイクロＲＯＭ次アドレス選択回路代理人
弁理士 則 近 憲 体 間 大胡典夫 第１１１１ 第２図
図は不発明に於けるマイクロプログラム用ＲＯＭの記述
構造を示した図である。第３図は従来のマイクロプログ
ラム用ＲＯＭ内の記述構造である。 ｌ・・・マイクロＲＯｂｉ ２、４．５．８．１０・・・出力ライン３・・・命令格
納レジスタ ６・・・マイクロ命令を解読するデコーダ７．９・・・
アドレスレジスタ ７・・・カウントアツプ回路 １１．１２・・・制御信号転送ライン １３・・・テストモード切換部 １４・・・マイクロＲＯＭ次アドレス選択回路代理人
弁理士 則 近 憲 体 間 大胡典夫 第１１１１ 第２図
Claims (1)
- 【特許請求の範囲】 マイクロ命令より構成され、各機能単位に記述されたマ
イクロプログラムシーケンス群及びマイクロプロセッサ
のテストモード時に実行され、特定のマイクロ命令から
構成されたテストプログラムが夫々格納されたマイクロ
ＲＯＭと、 インストラクションレジスタを介し、前記マイクロＲＯ
Ｍから転送されたマイクロ命令を解読し、且つ各機能に
制御信号を転送するデコード部と、前記インストラクシ
ョンレジスタに接続されたアドレスレジスタと、 前記アドレスレジスタに接続され、マイクロプロセッサ
のテキストモード時に実行される前記テストプログラム
の次に実行されるマイクロ命令のアドレス情報が格納さ
れ、このアドレス情報を前記マイクロＲＯＭに転送する
リターンアドレスレジスタと、 前記デコード部に接続され、通常のマイクロ命令実行時
に次のマイクロプログラム群の先頭アドレス情報を格納
し、前記マイクロＲＯＭにこの先頭アドレス情報を転送
するマイクロＲＯＭ次アドレス選択回路とを具備した事
を特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223758A JPS6379144A (ja) | 1986-09-24 | 1986-09-24 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223758A JPS6379144A (ja) | 1986-09-24 | 1986-09-24 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6379144A true JPS6379144A (ja) | 1988-04-09 |
Family
ID=16803250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61223758A Pending JPS6379144A (ja) | 1986-09-24 | 1986-09-24 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6379144A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0327450A (ja) * | 1989-06-23 | 1991-02-05 | Mitsubishi Electric Corp | マイクロプロセッサ |
-
1986
- 1986-09-24 JP JP61223758A patent/JPS6379144A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0327450A (ja) * | 1989-06-23 | 1991-02-05 | Mitsubishi Electric Corp | マイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0378415A2 (en) | Multiple instruction dispatch mechanism | |
| JP3237858B2 (ja) | 演算装置 | |
| JPS6089274A (ja) | ベクトルマスク制御システム | |
| JPS6379144A (ja) | マイクロプロセツサ | |
| JP2594130B2 (ja) | 半導体回路 | |
| JP2806075B2 (ja) | マイクロコンピュータ | |
| JPS63141131A (ja) | パイプライン制御方式 | |
| JPS6031644A (ja) | マイクロプログラム制御装置 | |
| JPS6143347A (ja) | ベクトル命令シミユレ−シヨン方法 | |
| JPS59160239A (ja) | 情報処理装置 | |
| JPS58221444A (ja) | マイクロプログラム制御装置 | |
| JPH04358227A (ja) | マイクロプロセッサ | |
| JPH0353321A (ja) | 情報処理装置 | |
| JPH03263265A (ja) | ベクトル処理装置 | |
| JPH01253032A (ja) | マイクロプログラム制御型プロセッサ | |
| JPH02137028A (ja) | 命令制御方式 | |
| JPS6128139B2 (ja) | ||
| JPH0133852B2 (ja) | ||
| JPS58159150A (ja) | 制御記憶装置の診断装置 | |
| JPS61807A (ja) | シ−ケンスコントロ−ラ | |
| JPH052481A (ja) | 演算制御回路 | |
| JPS62271022A (ja) | マイクロプログラム制御装置 | |
| JPS61221844A (ja) | マイクロ・コンピユ−タ | |
| JPS62205430A (ja) | マイクロ命令制御回路 | |
| JPS6120135A (ja) | デ−タ処理装置 |