JPH0425938A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に関し、特にマイクロプログラ
ムにより演算制御を行うマイクロプログラム制御装置に
おけるシーケンス制御に関する。

〔従来の技術］ マイクロプログラム制御装置は、コントロールメモリか
ら読出されたマイクロ命令を格納する読出しレジスタと
、コントロールメモリのアドレスを格納するアドレスレ
ジスタとを備え、読出しレジスタに格納されているアド
レスフィールドをアドレスレジスタに転送後、コントロ
ールメモリのアクセスに使う。このようなマイクロプロ
グラム制御装置においては、マイクロ命令の示す分岐先
アドレスは、２ステツプ先のアドレスを指定することに
なる。このようなマイクロプログラム制御装置の従来技
術の例を第３図に示す。

第３図において、アドレスレジスタ８は、コントロール
メモリ２をアクセスするアドレスを格納するレジスタで
ある。コントロールメモリ２は、マイクロ命令を記憶す
るメモリである。セレクタ３は、分岐条件選択回路５の
指示に従ってコントロールメモリ２から読出された４ワ
一ド分のマイクロ命令のうち、１ワードを選択するセレ
クタである。このマイクロプログラム制御装置において
は、コントロールメモリ２は、アドレスレジスタ８で示
されるどのアトルスにも４ワ一ド分のマイクロ命令を格
納しており、分岐条件選択回路５の示す２ビツトの条件
に従って４ワードのうち１ワードを選択することによっ
て、４ウエイの条件分岐を実現している。読出しレジス
タ４は、コントロールメモリ２から読出されセレクタ３
で選択されたマイクロ命令を格納するレジスタである。

分岐条件選択回路５は、分岐条件選択指示信号線１０２
の指示に従い、分岐条件信号線１０１で送られてくる多
種の条件のうち、２つを選択して出力する回路である。

条件分岐を実行しないときには、固定値”　ＯＯ（り”
を出力する。セレクタ７は、分岐条件選択回路５から出
力される２ビツトの条件に従って、読出しレジスタ４に
格納されでいる４種類のアドレスのうち１つを選択する
セレクタである。

このようなマイクロプログラム制御装置において、条件
分岐を実行する際のマイクロ命令の形式を第４図に示す
。第４図に示すように、このマイクロ命令は、分岐条件
選択指示フィールドと、演算制御フィールドと、その他
のフィールドと、アドレスフィールド（０）と、アドレ
スフィールド（１）と、アドレスフィールド（２）と、
アドレスフィールド（３）とから成る。

第４図に示すように、２ステツプ先のアドレスを示すア
ドレスフィールドは、４ウエイ（ｗａｙ）条件分岐を実
行する場合に、４種類必要である。４ウ工イ分岐実行の
際に分岐条件選択指示フィールドに従って分岐条件選択
回路の選択した２ビツトの条件が“ＯＬゎ”であれば、
アドレスフィールド（０）がセレクタ７で選択されて、
アドレスレジスタ１に格納され、次のクロックサイクル
にコントロールメモリ２のアクセスに使われる。選択さ
れた条件が０１ｕ、”ならアドレスフィールド（１）が
選択され、”１０＋ｚ＋　”ならアドレスフィールド（
２）が選択され、“”１１１２）　”ならアドレスフィ
ールド（３）が選択される。条件分岐でないときには、
分岐条件選択回路５は“’００（２１”を出力するので
、アドレスフィールド（０）が選択される。このとき、
他のアドレスフィールドは意味を持たない。

〔発明が解決しようとする課題〕

上述した従来のマイクロプログラム制御装置では、条件
分岐を指示するマイクロ命令中にアドレスフィールドを
多重に持つ必要があり、マイクロ命令のビット長が長く
なるため、メモリ、レジスタ等のハードウェアが増える
という欠点がある。

本発明の目的は、このような欠点を除去し、ハードウェ
ア量を減少できるマイクロプログラム制御装置を提供す
ることにある。

〔課題を解決するための手段〕

本発明のマイクロプログラム制御装置は、分岐先のマイ
クロ命令のアドレスを示すアドレスフィールドを含むマ
イクロ命令を記憶するコントロールメモリ部と、 コントロールメモリ部から読出されたマイクロ命令を格
納する読出しレジスタ部と、 コントロールメモリ部から読出すマイクロ命令のアドレ
スとして読出しレジスタ部から転送されるアドレスフィ
ールドを格納するアドレスレジスタ部と、 マイクロプログラムにおける条件分岐を実行する際にｎ
ビットの条件を示す条件指示部と、条件分岐を実行する
際に条件指示部の示すｎビットの条件のうち、ｍビット
（ｍ≦ｎ）をアドレスレジスタ部の所定のｍビットに格
納するアドレス変更部とを有し、 条件指示部の示すｎビットの条件に従って条件分岐を実
行することを特徴としている。

［実施例〕 次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例を示すブロック図である。

第１図に示されるマイクロプログラム制御装置は、アド
レスレジスタ１と、コントロールメモリ２と、セレクタ
３，６と、読出しレジスタ４と、分岐条件選択回路５と
を備えている。

このようなマイクロプログラム制御装置において、アド
レスレジスタ１は、下位の２ビ・ント番こはセレクタ６
の出力を格納し、他のビ・ントは読出しレジスタ４の出
力を格納するレジスタである。アドレスレジスタ１は、
セレクタ６と、コントロールメモリ２と、読出しレジス
タ４とに接続されている。

セレクタ６は、条件分岐を実行する際には、分岐条件選
択回路５から出力される２ビ・ントの条件を選択し、条
件分岐を実行するとき以外は読出しレジスタ４の出力を
選択するセレクタである。セレクタ６は、読出しレジス
タ４と、分岐条件選択回路５とに接続されている。

コントロールメモリ２．セレクタ３．読出しレジスタ４
および分岐条件選択回路５は、第３図の同じ番号を付け
た構成要素と同じとなっている。

このマイクロプログラム制御装置で用いられるマイクロ
命令の形式が第２図に示されている。第２図に示される
ように、このマイクロ命令は、分岐条件選択指示フィー
ルドと、演算制御フィールドと、その他のフィールドと
、アドレスフィールド（ａ）と、アドレスフィールド（
ｂ）とから成っている。このようなマイクロ命令では、
２ステツプ先のアドレスはアドレスフィールド（ａ）と
、２ビツトのアドレスフィールド（ｂ）から成る。

次に、このマイクロプログラム制御装置の動作について
説明する。

コントロールメモリ２は、マイクロ命令を記憶し、セレ
クタ３は分岐条件選択回路５の指示に従ってコントロー
ルメモリ２から読出された４ワ一ド分のマイクロ命令の
うち１ワードを選択する。

このマイクロプログラム制御装置においては、コントロ
ールメモリ２はアドレスレジスタ１で示されるどのアド
レスにも４ワ一ド分のマイクロ命令を格納しており、分
岐条件選択回路５の示す２ビツトの条件に従って４ワー
ドのうち１ワードを選択することによって４ウエイの条
件分岐を実現している。読出しレジスタ４は、コントロ
ールメモリ２から読出されセレクタ３で選択されたマイ
クロ命令を格納し、分岐条件選択回路５は、分岐条件選
択指示信号線１０２の指示に従い分岐条件信号線１０１
で送られてくる多種の条件のうち２つを選択して出力す
る。

このマイクロプログラム制御装置において条件分岐を実
行する際には、セレクタ６は分岐条件選択回路５の出力
を選択する。すなわち、アドレスレジスタ１の上位には
読出しレジスタ４内のアドレスフィールド（ａ）が転送
されて格納され、下位２ビツトには分岐条件選択回路５
で選択された２ビツトの条件がそのまま格納される。条
件分岐を実行するとき以外は、読出しレジスタ４内のア
ドレスフィールド（ｂ）が選択されてアドレスレジスタ
１の下位２ビツトに格納される。

このように、本実施例であるマイクロプログラム制御装
置は、分岐先のマイクロ命令のアドレスを示すアドレス
フィールドを含むマイクロ命令を記憶するコントロール
メモリと、コントロールメモリから読出されたマイクロ
命令を格納する読出しレジスタと、コントロールメモリ
から読出すマイクロ命令のアドレスとして読出しレジス
タから転送されるアドレスフィールドを格納するアドレ
スレジスタと、マイクロプログラムにおける条件分岐を
実行する際に条件を示す条件指示手段を有し、条件指示
手段の示すｎビットの条件に従って条件分岐を実行する
マイクロプログラム制御装置において、条件分岐を実行
する際には条件指示手段の示すｎビットの条件のうち特
定のｍビット（ｍ≦ｎ）をアドレスレジスタの特定のｍ
ビットに格納するアドレス変更手段を有している。

したがって、本実施例のマイクロプログラム制御装置で
は、条件分岐を指示するマイクロ命令中にアドレスフィ
ールドを多重に持たなくても２ステツプ先のマイクロ命
令のアドレスとして４種類の異なるアドレスを得ること
ができる。

なお、本実施例においては、条件分岐を実行するために
分岐条件選択回路が指定する条件は２ビットであるが、
必ずしも２ビツトである必要はなく、例えば３ビツトの
条件に従って８ウエイの条件分岐を実行するマイクロプ
ログラム制御装置であってもかまわない。また、２ビ・
ントの条件をすべてアドレスレジスタ１に格納している
が、必ずしも条件をすべてアドレスレジスタに格納する
必要はなく、１ビツトだけをアドレスレジスタに格納す
るマイクロプログラム制御装置であってもかまわない。

（発明の効果〕 以上説明したように、本発明は、条件分岐を実行する際
に用いられるｎビットの条件のうち、ｍビット（ｍ≦ｎ
）を２ステツプ先のアドレスの一部として使うことによ
り、条件分岐を指示するマイクロ命令中にアドレスフィ
ールドを多重に持つ必要がないので、ハードウェア量の
少ないマイクロプログラム制御装置を実現できる効果が
ある。

【図面の簡単な説明】

第１図は、本発明の一実施例であるマイクロプログラム
制御装置のブロック図、 第２図は、第１図のマイクロプログラム制御装置で用い
られるマイクロ命令の形式を示す図、第３図は、従来技
術のマイクロプログラム制御装置の一例を示すブロック
図、 第４図は、第３図のマイクロプログラム制御装置で用い
られるマイクロ命令の形式を示す図である。 ・アドレスレジスタ ・コントロールメモリ ・セレクタ ・読出しレジスタ ・分岐条件選択回路

Claims (1)

【特許請求の範囲】
1. （１）分岐先のマイクロ命令のアドレスを示すアドレス
   フィールドを含むマイクロ命令を記憶するコントロール
   メモリ部と、 コントロールメモリ部から読出されたマイクロ命令を格
   納する読出しレジスタ部と、 コントロールメモリ部から読出すマイクロ命令のアドレ
   スとして読出しレジスタ部から転送されるアドレスフィ
   ールドを格納するアドレスレジスタ部と、 マイクロプログラムにおける条件分岐を実行する際にｎ
   ビットの条件を示す条件指示部と、条件分岐を実行する
   際に条件指示部の示すｎビットの条件のうち、ｍビット
   （ｍ≦ｎ）をアドレスレジスタ部の所定のｍビットに格
   納するアドレス変更部とを有し、 条件指示部の示すｎビットの条件に従って条件分岐を実
   行するマイクロプログラム制御装置。