JPH0290324A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、マイクロプログラム処理方式の情報処理装置
に用いられるマイクロプログラム制御装置に関する。

（従来の技術） 従来の情報処理装置に用いられているマイクロプログラ
ム制御装置のシーケンス制御回路の構成例を第３図に示
す。図において、１はシーケンサであり、マイクロ命令
アドレスＳ１を生成して出力するものである。すなわち
、後述するデコダ４からの制御信号Ｓ６および外部から
供給される分岐条件信号Ｃに従って、その内部に設けら
れているカウンタ（図示しない）の出力または後述する
レジスタ４が保持している分岐先アドレスＳ７のいずれ
かを選択してマイクロ命令アドレスＳｌとして出力する
ものである。なお、上記カウンタは１マシンサイクル毎
にインクリメントされるもので、現在実行しているマイ
クロ命令＋１番地のマイクロ命令アドレスを出力するよ
うに制御されるものである。

制御記憶２はマイクロ命令コードを格納する記憶装置で
あり、マイクロ命令アドレスＳ１により指定された番地
の内容がマイクロ命令データＳ２として読出されるよう
になっている。

レジスタ３は、上記マイクロ命令データＳ２を１マシン
サイクル毎にセットするものである。このレジスタ３に
セットされたデータの一部Ｓ４はデコーダ４に供給され
、他の一部Ｓ７は分岐先アドレス情報としてシーケンサ
１に供給されるようになっている。上記デコーダ４は信
号Ｓ４を解読して、現実行マイクロ命令が分岐マイクロ
命令であるか否かを示す制御信号Ｓ６をシーケンサ１に
供給するとともに、装置各部を制御する制御信号Ｓ５を
装置各部に供給するようになっている。

次に、第４図に示すフローチャートを参照して、分岐機
能を有する分岐マイクロ命令を含むマイクロプログラム
のシーケンス制御を説明する。

まず、第４図の１０１番地のマイクロ命令を実行してい
るときの装置各部の状態を説明する。レジスタ３には１
０１番地のマイクロ命令コードがセットされており、こ
の一部の信号ｓ４はデコダ４で解読され、図示しない演
算ユニット等に制御信号Ｓ５として供給される。演算ユ
ニットでは、この制御信号Ｓ５に基づき例えばマイクロ
オペレーションｒＡ十Ｂ→Ｂ」が実行されている状態に
ある。

一方、上記演算動作と並行して、デコーダ４が出力する
制御信号Ｓ６は、現在実行しているマイクロ命令が分岐
マイクロ命令でない旨をシーケンサ１に知らせるように
なっており、これによりシケンサ１は、内蔵するカウン
タの内容をマイクロ命令アドレスＳ１として出力してい
る。このシケンサ１が出力する値は、常に現実行アドレ
スを＋１した値となるように制御されており、この場合
は“１０２”が出力されている。したがって、制御記憶
２からは、次に実行するマイクロ命令として、現実行マ
イクロ命令アドレス＋１番地（１０２番地）のマイクロ
命令が読出されている状態にある。

かかる状態で推移し、そのマシンサイクルが終了すると
同時に制御記憶２から読出されているマイクロ命令デー
タＳ２はレジスタ３にセットされる。つまり、１０２番
地の分岐マイクロ命令コードがレジスタ３にセットされ
、分岐機能の実行が開始される。すなわち、レジスタ３
にセットされた一部の信号Ｓ４がデコーダ４に供給され
、デコダ４で解読されて制御信号Ｓ６としてシーケンサ
−に供給される。シーケンサ１は、現在実行しているマ
イクロ命令が分岐マイクロ命令である旨を認識すると、
外部から供給されている分岐条件信号Ｃに従って分岐を
行なうか否かを判断する。

ここで、分岐条件が成立していない場合は、シーケンサ
１は内蔵するカウンタの内容をマイクロ命令アドレスＳ
１として出力する。このシーケンサ−が出力する値は、
上述したように、常に現実行アドレスを＋１した値とな
るように制御されているので、この場合は“１０３”が
出力される。

したがって、制御記憶２からは、次に実行するマイクロ
命令として、現実行マイクロ命令アドレス＋１番地（１
０３番地）のマイクロ命令が続出されている状態にある
。そして、当該マシンサイクルの終了により１０３番地
のマイクロ命令がレジスタ３にセットされ、次いで上記
と同様に１０３番地のマイクロ命令の実行に移る。以下
同様にしてマイクロプログラムのシーケンスが進行して
いく。

一方、上記分岐条件が成立すると、シーケンサ１はレジ
スタ３にセットされている分岐先アドレス情報Ｓ７をマ
イクロ命令アドレスＳ１として出力する。この場合、１
０２番地のマイクロ命令は、そのフィールド中に分岐先
アドレス情報として“２００”を有しているので、マイ
クロ命令アドレスＳ１として“２００”出力される。し
たかって、制御記憶２からは、次に実行するマイクロ命
令として、現実行マイクロ命令アドレスとは無関係に２
００番地のマイクロ命令が読出されている状態にある。

そして、当該マシンサイクルの終了により２００番地の
マイクロ命令がレジスタ３にセットされ、次いで上記と
同様に２００番地のマイクロ命令の実行に移る。以下同
様にしてマイクロプログラムのシーケンスが進行してい
く。

このように、分岐マイクロ命令は、そのマイクロ命令フ
ィールドの一部に分岐先アドレス情報を保持しておき、
分岐条件が成立した場合はこの分岐先アドレス情報に従
って分岐を行なうようになっているので、分岐先アドレ
ス情報として使用されるフィールド分だけ他のマイクロ
オペレーションを指定するフィールドが削減され、同時
に実行できるマイクロオペレーションが少なくなるので
、１つの処理を実行するのに多数のマイクロステップを
必要とする。このことは、処理速度の低下を招くととも
に、マイクロプログラム容量の増加を招き大容量の制御
記憶を必要とするという欠点となっている。

（発明が解決しようとする課題） 本発明は、上記したように分岐マイクロ命令は、そのマ
イクロ命令フィールドの一部に分岐先アドレス情報を保
持しておく必要があるので、他のマイクロオペレーショ
ンを指定するフィールドが削減され、同時に実行できる
マイクロオペレションが少なくなるので、１つの処理を
実行するのに多数のマイクロステップを必要とし、処理
速度の低下を招くとともに、マイクロプログラム容量の
増加を招き大容量の制御記憶を必要とするという欠点を
解消するためになされたもので、分岐先アドレス情報を
必要とせずに分岐機能を行なうことにより同時に多数の
マイクロオペレーションの実行を可能にし、これにより
処理速度の高速化とマイクロプログラム容量の削減とを
実現できるマイクロプログラム制御装置を提供すること
を目的とする。

［発明の構成］ （課題を解決するための手段） 本発明のマイクロプログラム制御装置は、同一アドレス
空間を有し、アドレス指定されたマイクロ命令コードを
同時に出力する複数の制御記憶と、この制御記憶より出
力された上記各マイクロ命令コードのいずれか１つを選
択するセレクタと、このセレクタより出力されたマイク
ロ命令コードを貯えるレジスタと、このレジスタに貯え
られたマイクロ命令コードを解読するデコーダと、この
デコーダの特定出力信号と外部より与えられた分岐条件
信号とを受けて分岐条件の成立／不成立を判定し、この
判定結果を上記セレクタに選択信号として供給するセレ
クタ制御回路とを具備し、分岐マイクロ命令実行の際、
上記各制御記憶が出力する各マイクロ命令コードのうち
セレクタにより選択されたマイクロ命令コードを次に実
行するマイクロ命令コードとすることことを特徴とする
。

（作用） 本発明は、分岐マイクロ命令コードの分岐先マイクロ命
令を、当該分岐マイクロ命令コードが格納されている−
の制御記憶と異なる他の制御記憶の、当該分岐マイクロ
命令コードが格納されている番地に対応する番地の次番
地に格納しておき、分岐条件の成否により次に実行する
マイクロ命令コードを上記−の制御記憶から読出したも
のを使用するか他の制御記憶から読出したものを使用す
るかをセレクタにより選択するようにしたものである。

これにより分岐機能を有するマイクロ命令コードであっ
ても分岐先アドレス情報をマイクロ命令コード内に保持
しておく必要がなく、したがって、分岐先アドレス情報
が不要になった分だけ他のマイクロオペレーションを指
定することができるので、同時に多数のマイクロオペレ
ーションを指定することができ、処理速度の高速化およ
びマイクロプログラム容量の削減を図ることができる。

（実施例） 以下図面を参照して本発明の一実施例を説明する。

第１図は本発明の一実施例を示すブロック図である。図
において、１１は従来例で示したと同様のシーケンサで
あり、マイクロ命令アドレスＳｌｌを生成して出力する
ものである。すなわち、後述するデコーダ１５からの制
御信号Ｓ１９および外部から供給される分岐条件信号Ｃ
に従って、その内部に設けられているカウンタ（図示し
ない）の出力または後述するレジスタ１４が保持してい
る分岐先アドレス８１８のいずれかを選択してマイクロ
命令アドレスＳｌｌとして出力するものである。なお、
上記カウンタは１マシンサイクル毎にインクリメントさ
れるもので、現在実行しているマイクロ命令＋１番地の
マイクロ命令アドレスを出力するように制御されるもの
である。

制御記憶１２はマイクロ命令コードを格納する記憶装置
であり、同一アドレス空間を有する４つの制御記憶１２
ａ、１２ｂ、１２ｃ、１２ｄにより構成されている。す
なわち、これら４つの制御記憶１２　ａ、　１２　ｂ、
　１２　ｃ、　１２　ｄには同一のマイクロ命令アドレ
スＳｌｌが供給されるようになっており、あるマイクロ
命令アドレスＳｌｌが供給された際は、各制御記憶１２
ａ、１２ｂ。

１２ｃ、１２ｄの同一番地に格納されているマイクロ命
令コードがマイクロ命令データＳ１２、Ｓ１３、Ｓ１４
、Ｓ１５として一斉に読出され、セレクタ１３に供給さ
れるようになっている。

セレクタ１３は、後述するセレクタ制御回路１６からの
選択信号Ｓ２２により、上記４つのマイクロ命令データ
Ｓ１２、Ｓ１３、Ｓ１４、Ｓ１５のうちの１つを選択し
てマイクロ命令ブタＳ１６として出力するものである。

レジスタ１４は、上述した従来例の場合と同様に、上記
マイクロ命令データＳ１６を１マシンサイクル毎にセッ
トするものである。このレジスタ１４にセットされたデ
ータの一部Ｓ１７はデコダ１５に供給され、他の一部３
１８は分岐先アドレス情報としてシーケンサ１に供給さ
れるようになっている。

上記デコーダ１５は信号Ｓ１７を解読して、現実行マイ
クロ命令が分岐アドレスを有するタイプの分岐マイクロ
命令であるか否かを示す制御信号Ｓ１９をシーケンサ１
１に供給するとともに、図示しない装置各部を制御する
制御信号Ｓ２０を装置２ 置各部に供給するようになっている。この信号Ｓ２０に
より、レジスタ１４の内容に沿った、つまりマイクロ命
令フィールドで指定されたマイクロペレーションが実行
されるようになっている。

セレクタ制御回路１６は、上記デコーダ１５からの制御
信号（特定出力信号）Ｓ２１と外部からの分岐条件信号
Ｃとを入力し、上記セレクタ１３の選択信号Ｓ２２を出
力するものである。

ここで、本実施例に係るマイクロプログラム制御装置は
、従来例で説明したと同様の、分岐先アドレスを有する
タイプの分岐マイクロ命令と分岐先アドレスを有しない
タイプの分岐マイクロ命令とを備えているものとする。

分岐先アドレスを有するタイプの分岐マイクロ命令は、
従来例で説明したと同様に、分岐マイクロ命令である旨
を示す制御信号８１９と分岐条件信号Ｃとにより分岐条
件成立の成否が判断され、条件成立の際は、分岐先アド
レス情報によって指定される番地へ分岐する。この分岐
する場合の動作は既に説明したので以下においては説明
を省略する。

上記デコーダ１５が出力する制御信号Ｓ２１は、レジス
タ１４にセットされたマイクロ命令が分岐先アドレスを
有しないタイプの分岐マイクロ命令であることを示す信
号である。

次に、第２図に示すフローチャートを参照して、分岐先
アドレスを有しないタイプの分岐マイクロ命令を含むマ
イクロプログラムのシーケンス制御を説明する。

まず、第２図の１００番地のマイクロ命令を実行してい
るときの装置各部の状態を説明する。レジスタ１４には
１００番地のマイクロ命令コードがセットされており、
この一部の信号Ｓ１７はデコーダ１５で解読され、図示
しない装置各部へ制御信号Ｓ２０として供給され、図示
しないマイクロベレーションを実行している状態にある
。

一方、上記動作と並行して、デコーダ１５が出力する制
御信号Ｓ１９は、現在実行しているマイクロ命令が分岐
マイクロ命令でない旨をシーケンサ１１に知らせるよう
になっており、これによりシーケンサ１１は内蔵するカ
ウンタの内容をマイクロ命令アドレスＳｌｌとして出力
している。このシーケンサ１１が出力する値は、常に現
実行アドレスを＋１した値となるように制御されており
、この場合は“１０１”が出力されている。したがって
、各制御記憶１２　ａ、　１２　ｂ、　１２　ｃ。

１２ｄのそれぞれからは、次に実行するマイクロ命令と
して、現実行マイクロ命令アドレス＋１番地（１０１番
地）のマイクロ命令データＳ１２、Ｓ１３、Ｓ１４、Ｓ
１５が同時に読出されている状態にある。

この際、デコーダ１５が出力する制御信号Ｓ２１は、分
岐先アドレスを有しないタイプの分岐マイクロ命令であ
る旨を出力しており、これにより分岐条件信号Ｃの如何
に拘らず選択信号Ｓ２２は、セレクタ１３のＡ入力を通
過させるように作用する。したがって、マイクロ命令デ
ータＳ１６としては、制御記憶１２ａの１０１番地の内
容が出力されている。

かかる状態で推移し、そのマシンサイクルが終了すると
同時に、制御記憶１２ａから読出されているマイクロ命
令データＳ１２はレジスタ１４にセットされる。つまり
、１０１番地の分岐先アドレスを有しないタイプの分岐
マイクロ命令がレジスタ１４にセットされ、これにより
分岐機能の実行が開始される。すなわち、レジスタ１４
にセットされた一部の信号Ｓ１７がデコーダ１５に供給
され、デコーダ１５で解読されて制御信号Ｓ２１として
セレクタ制御回路１６に供給される。このとき、シーケ
ンサ１１は、制御信号Ｓ１９により現在実行しているマ
イクロ命令が分岐先アドレスを有しないタイプの分岐マ
イクロ命令である旨を認識すると、内蔵するカウンタの
内容をマイクロ命令アドレスＳｌｌとして出力する。こ
のシーケンサ１１が出力する値は、上述したように、常
に現実行アドレスを＋１した値となるように制御されて
いるので、この場合は“１０２”が出力されている。し
たがって、各制御記憶１２ａ、１２ｂ。

１２ｃ、１２ｄからは、次に実行するマイクロ命令とし
て、現実行マイクロ命令アドレス＋１番地（１０２番地
）のマイクロ命令データＳ１２、Ｓ１３、Ｓ１４、Ｓ１
５が同時に読出されている状態にある。

一方、セレクタ制御回路１６は、上記制御信号Ｓ１９と
外部から供給されている分岐条件信号Ｃとに従って分岐
を行なうか否かを判断する。

すなわち、分岐条件が成立していない場合は、セレクタ
制御回路１６は選択信号Ｓ２２としてセレクタ３のＡ入
力を出力するように制御する。したがって、マイクロ命
令データＳ１６には、次に実行するマイクロ命令として
、制御記憶１２Ｈの１０２番地のマイクロ命令が読出さ
れている状態にある。

また、上記動作と並行して、レジスタ１４セツトされて
いる１０１番地のマイクロ命令コードの一部の信号Ｓ１
７はデコーダ１５で解読され、図示しない演算ユニット
等に制御信号Ｓ２０として供給される。演算ユニットで
は、この制御信号Ｓ２０に基づき例えばマイクロオペレ
ーションｒＡ＋Ｂ　＋ＢＪが実行されている状態にある
。

かかる状態において、当該マシンサイクルの終了により
１０２番地のマイクロ命令コードがレジスタ１４にセッ
トされ、次いで上記と同様に１０２番地のマイクロ命令
の実行に移る。以下同様にしてマイクロプログラムのシ
ーケンスが進行していく。

一方、上記分岐条件が成立すると、セレクタ制御回路１
６は選択信号Ｓ２２としてセレクタ１３のＢ入力を出力
するように制御する。したがって、マイクロ命令データ
Ｓ１６には、次に実行するマイクロ命令として、制御記
憶１２ｂの１０２番地のマイクロ命令が読出されている
状態にある。この場合も、演算ユニットでは、制御信号
Ｓ２０に基づきマイクロオペレーションｒＡ＋Ｂ　＋Ｂ
Ｊが実行されている状態にある。そして、当該マシンサ
イクルの終了により制御記憶１２ｂの１０２番地のマイ
クロ命令コードがレジスタ１４にセットされ、次いで上
記と同様に制御記憶１２ｂの１０２番地のマイクロ命令
の実行に移る。以下同様にしてマイクロプログラムのシ
ーケンスが進行していく。

以上説明したように、同一アドレス空間を有する複数の
制御記憶１２ａ、１２ｂｓ　１２Ｃ％１２ｄを設けると
ともに、これらに対してマイクロ命令アドレスとして同
一の値を供給することにより上記制御記憶１２ａ、１２
ｂ、１２Ｃ％１２ｄの同一番地の内容を一斉に読出すよ
うに構成し、分岐先アドレスを有しないタイプの分岐マ
イクロ命令の分岐先マイクロ命令を、当該分岐マイクロ
命令が格納されている−の制御記憶と異なる他の制御記
憶の、当該分岐マイクロ命令が格納されている番地に対
応する番地の次番地（＋１番地）に格納しておき、分岐
条件の成否により次に実行するマイクロ命令コードを上
記−の制御記憶から読出したものを採用するか他の制御
記憶から読出したものを採用するかをセレクタで選択す
るようにしたので、マイクロ命令フィールド中に分岐先
アドレス情報を保持しておく必要がなく、分岐先アドレ
ス情報分のフィールドを、他のマイクロオペレーション
を指定するために使用することができる。例えば、第４
図に示す従来例の、１０１番地のマイクロオペレーショ
ンｒＡ十Ｂ−Ｂ」と１０２番地の分岐機能を、第２図に
示す１０１番地のマイクロ命令のように、マイクロオペ
レーション「Ａ＋Ｂ−ＢＪと分岐機能を有した１つのマ
イクロ命令で実行することができるようになる。これに
より、マイクロステップの減少が可能となり、したがっ
て高速実行が可能となる。

また、マイクロプログラム容量も減少させることができ
るものとなっている。

なお、上記実施例では制御記憶１２ａと制御記憶１２ｂ
との間の択一選択により分岐機能を実現した場合につい
て説明したが、これに限定されるものでなく、いずれの
制御記憶の組合わせによっても良い。また、上記実施例
では、４つの制御記憶を設けた場合について説明したが
、これに限定されるものでなく、２つ以上の制御記憶で
あれば本発明は有効に機能するものである。

［発明の効果］ 以上詳記したように本発明のマイクロプログラム制御装
置によれば、分岐先アドレスを必要とせずに分岐機能を
行なうことにより同時に多数のマイクロオペレーション
の実行が可能となり、これにより処理速度の高速化とマ
イクロプログラム容量の削減とを実現できるマイクロプ
ログラム制御装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
上記第１図の実施例の動作を説明するためのマイクロプ
ログラムの一部を示すフローチャート、第３図は従来の
マイクロプログラム制御機構を示すブロック図、第４図
は上記第３図の実施例の動作を説明するためのマイクロ
プログラムの一部を示すフローチャートである。 １１・・・シーケンサ、１２・・・制御記憶、１３・・
・セレクタ、１４・・・レジスタ、１５・・・デコーダ
、１６・・・セレクタ制御回路、Ｓ２１・・・制御信号
（特定出力信号）。 出願人代理人　弁理士　鈴江武彦

Claims (1)

1. 【特許請求の範囲】 同一アドレス空間を有し、アドレス指定されたマイクロ
   命令コードを同時に出力する複数の制御記憶と、 この制御記憶より出力された上記各マイクロ命令コード
   のいずれか１つを選択するセレクタと、このセレクタよ
   り出力されたマイクロ命令コードを貯えるレジスタと、 このレジスタに貯えられたマイクロ命令コードを解読す
   るデコーダと、 このデコーダの特定出力信号と外部より与えられた分岐
   条件信号とを受けて分岐条件の成立／不成立を判定し、
   この判定結果を上記セレクタに選択信号として供給する
   セレクタ制御回路とを具備し、 分岐マイクロ命令実行の際、上記各制御記憶が出力する
   各マイクロ命令コードのうちセレクタにより選択された
   マイクロ命令コードを次に実行するマイクロ命令コード
   とすることを特徴としたマイクロプログラム制御装置。