JP5790043B2 - データ転送システム及びデータ転送方法 - Google Patents
データ転送システム及びデータ転送方法 Download PDFInfo
- Publication number
- JP5790043B2 JP5790043B2 JP2011055651A JP2011055651A JP5790043B2 JP 5790043 B2 JP5790043 B2 JP 5790043B2 JP 2011055651 A JP2011055651 A JP 2011055651A JP 2011055651 A JP2011055651 A JP 2011055651A JP 5790043 B2 JP5790043 B2 JP 5790043B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- dma
- peripheral device
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
演算装置と、
上記演算装置に接続された主記憶装置と、
上記演算装置に接続された周辺制御装置と、
上記周辺制御装置に接続され、レジスタ手段を含む周辺装置とを備えたデータ転送システムにおいて、
上記周辺装置は、上記レジスタ手段に格納されたデータを、上記主記憶装置又は上記演算装置の所定の記憶領域にDMA(Direct Memory Access)転送し、
上記演算装置は、上記周辺装置にアクセスすることなく、上記記憶領域にDMA転送されたデータを読み出すことを特徴とする。
上記周辺装置は、上記DMA転送を行ったことを通知するための転送通知データを上記レジスタ手段に格納した後に、上記レジスタ手段に格納されかつ上記転送通知データを含むデータを上記記憶領域にDMA転送し、
上記演算装置は、上記記憶領域にDMA転送された転送通知データを読み出し、当該読み出された転送通知データに基づいて、上記周辺装置がDMA転送を行った否かを判断し、上記周辺装置がDMA転送を行っていないときは、上記記憶領域にDMA転送された他のデータを読み出さないことを特徴とする。
上記演算装置は、上記記憶領域にDMA転送されたデータの読み出しを終了したとき、上記記憶領域に格納された転送通知データをリセットするように制御するとともに、上記終了を通知する終了通知信号を上記周辺装置に送信し、
上記周辺装置は、上記終了通知信号に応答して、上記レジスタ手段に格納された転送通知データをリセットすることを特徴とする。
演算装置と、
上記演算装置に接続された主記憶装置と、
上記演算装置に接続された周辺制御装置と、
上記周辺制御装置に接続され、レジスタ手段を含む周辺装置とを備えたデータ転送システムのためのデータ転送方法において、
上記周辺装置が、上記レジスタ手段に格納されたデータを、上記主記憶装置又は上記演算装置の所定の記憶領域にDMA転送する転送ステップと、
上記演算装置が、上記周辺装置にアクセスすることなく、上記記憶領域にDMA転送されたデータを読み出す読出ステップとを含むことを特徴とする。
上記転送ステップは、上記周辺装置が、上記DMA転送を行ったことを通知するための転送通知データを上記レジスタ手段に格納した後に、上記レジスタ手段に格納されかつ上記転送通知データを含むデータを上記記憶領域にDMA転送するステップを含み、
上記データ送信方法は、
上記演算装置が、上記記憶領域にDMA転送された転送通知データを読み出し、当該読み出された転送通知データに基づいて、上記周辺装置がDMA転送を行った否かを判断し、上記周辺装置がDMA転送を行っていないときは、上記記憶領域にDMA転送された他のデータを読み出さないステップをさらに含むことを特徴とする。
上記演算装置が、上記記憶領域にDMA転送されたデータの読み出しを終了したとき、上記記憶領域に格納された転送通知データをリセットするように制御するとともに、上記終了を通知する終了通知信号を上記周辺装置に送信するステップと、
上記周辺装置が、上記終了通知信号に応答して、上記レジスタ手段に格納された転送通知データをリセットするステップとをさらに含むことを特徴とする。
上記周辺装置が、上記演算装置に対して所定の割込処理の実行を要求する割込要求信号を送信する前に、上記レジスタ手段に格納されたデータを、上記記憶領域にDMA転送するステップをさらに含むことを特徴とする。
図1は、本発明の第1の実施形態に係るデータ転送システムの構成を示すブロック図である。図1のデータ転送システムは、例えばCPUである演算装置1と、演算装置1に接続された主記憶装置2と、演算装置1に接続されたノースブリッジなどの周辺制御装置3と、周辺制御装置3に接続された拡張ボードなどの周辺装置4及び5Pとを備えて構成される。さらに、周辺装置5Pは、当該周辺装置5Pの状態を示すフラグ、データ転送先のアドレス、データ転送元のアドレス、及び割込要因を示す割込ステータスデータなどの周辺装置5Pの動作に必要とされるデータを格納するレジスタセット5Prを含む。
図3は、図1のデータ転送システムの第1の動作例を示すシーケンス図である。本動作例では、周辺装置4と周辺装置5Pに、互いに異なる所定の割込番号が割り当てられている。図3において、周辺装置4において、レジスタセット4r内のデータの更新などの割込要因が発生したとき、周辺装置4Pは待機モードから動作モードに遷移し、レジスタセット4rに、レジスタセット4rに格納されたデータを記憶領域2mに転送したことを通知する転送通知データDtと、発生した割込要因を示す割込ステータスデータDiとを格納する。そして、周辺装置4は、レジスタセット4r内のデータを、連続書き込みデータとして周辺制御装置3及び演算装置1を介して記憶領域2mにDMA転送する。次に、周辺装置4は、割込処理の実行を要求する割込要求信号を、周辺制御装置3に送信する。ここで、割込要求信号は、周辺装置4に予め割り当てられた割込番号を含む。そして、周辺装置4は待機モードに遷移する。さらに、周辺制御装置3は、割込要求信号に応答して、受信した割込要求信号を演算装置1に転送する。
図4は、図1のデータ転送システムの第2の動作例を示すシーケンス図である。図4を参照して、周辺装置4及び周辺装置5Pに共通の割込番号が割り当てられており、周辺装置5Pが割込要求信号を発生するときの図1のデータ転送システムの第2の動作例を説明する。
図5は、図1のデータ転送システムの第3の動作例を示すシーケンス図である。図5を参照して、演算装置1がレジスタセット4r内の全てのデータを読み出すときの図1のデータ転送システムの第3の動作例を説明する。
図6は、本発明の第2の実施形態に係るデータ転送システムの構成を示すブロック図であり、図7は、図6のデータ転送システムの動作例を示すシーケンス図である。図6において、本実施形態に係るデータ転送システムは、第1の実施形態に係るデータ転送システムに比較して、主記憶装置2に代えて主記憶装置2Aを備え、周辺制御装置3に代えて周辺制御装置3Aを備えた点が異なる。ここで、主記憶装置2Aは、主記憶装置2に比較して、レジスタセット4r内のデータを格納するための記憶領域2mを含まない。また、周辺制御装置3Aは、周辺制御装置3に比較して、レジスタセット4r内のデータを格納するための副記憶装置3Amを備える。また、本実施形態において、レジスタセット4r内のDMA転送先アドレスデータDa(図2参照。)は、副記憶装置3Amのアドレスデータである。
図8は、本発明の第3の実施形態に係るデータ転送システムの構成を示すブロック図であり、図9は、図8のデータ転送システムの動作例を示すシーケンス図である。本実施形態に係るデータ転送システムは、第1の実施形態に係るデータ転送システムに比較して、演算装置1に代えて演算装置1Aを備え、周辺装置4に代えて図10の周辺装置4Aを備えた点が異なる。ここで、演算装置1Aは、DMAコントローラ1cと、インテル(登録商標)社のx86に準拠したリピートプリフィクス(REP)と、1バイトのデータを転送するためのムーブストリング命令(MOVSB)などのストリング命令の組み合わせによるデータ転送のための命令コード群を、DMA転送のための1つの命令コードに変換するDMA変換装置1dを備えて構成される。
MOV CX,100h
REP MOVSB
1c…DMAコントローラ、
1d…DMA変換装置、
2,2A…主記憶装置、
2m…記憶領域、
3,3A…周辺制御装置、
3Am…副記憶装置、
4,4P…周辺装置、
4r,4Pr…レジスタセット、
5P…周辺装置、
5Pr…レジスタセット。
Claims (10)
- 演算装置と、
上記演算装置に接続された主記憶装置と、
上記演算装置に接続された周辺制御装置と、
上記周辺制御装置に接続され、レジスタ手段を含む周辺装置とを備えたデータ転送システムにおいて、
上記周辺装置は、上記レジスタ手段に格納されたデータを、上記主記憶装置又は上記演算装置の所定の記憶領域にDMA(Direct Memory Access)転送し、
上記演算装置は、上記周辺装置にアクセスすることなく、上記記憶領域にDMA転送されたデータを読み出し、
上記周辺装置は、上記DMA転送を行ったことを通知するための転送通知データを上記レジスタ手段に格納した後に、上記レジスタ手段に格納されかつ上記転送通知データを含むデータを上記記憶領域にDMA転送し、
上記演算装置は、上記記憶領域にDMA転送された転送通知データを読み出し、当該読み出された転送通知データに基づいて、上記周辺装置がDMA転送を行った否かを判断し、上記周辺装置がDMA転送を行っていないときは、上記記憶領域にDMA転送された他のデータを読み出さないことを特徴とするデータ転送システム。 - 上記演算装置は、上記記憶領域にDMA転送されたデータの読み出しを終了したとき、上記記憶領域に格納された転送通知データをリセットするように制御するとともに、上記終了を通知する終了通知信号を上記周辺装置に送信し、
上記周辺装置は、上記終了通知信号に応答して、上記レジスタ手段に格納された転送通知データをリセットすることを特徴とする請求項1記載のデータ転送システム。 - 上記周辺装置は、上記演算装置に対して所定の割込処理の実行を要求する割込要求信号を送信する前に、上記レジスタ手段に格納されたデータを、上記記憶領域にDMA転送することを特徴とする請求項1又は2記載のデータ転送システム。
- 上記周辺装置は、上記レジスタ手段内のデータが変更されたとき、当該変更されたデータを上記記憶領域にDMA転送することを特徴とする請求項1乃至3のうちのいずれか1つに記載のデータ転送システム。
- 上記演算装置は、データを所定の転送単位毎に転送するためのストリング命令を繰り返して実行するための命令コード群を、上記データをDMA転送するための1つの命令コードに変換し、上記命令コードを実行することにより、上記周辺装置を、上記レジスタ手段に格納されたデータを上記記憶領域にDMA転送するように制御することを特徴とする請求項1乃至4のうちのいずれか1つに記載のデータ転送システム。
- 演算装置と、
上記演算装置に接続された主記憶装置と、
上記演算装置に接続された周辺制御装置と、
上記周辺制御装置に接続され、レジスタ手段を含む周辺装置とを備えたデータ転送システムのためのデータ転送方法において、
上記周辺装置が、上記レジスタ手段に格納されたデータを、上記主記憶装置又は上記演算装置の所定の記憶領域にDMA(Direct Memory Access)転送する転送ステップと、
上記演算装置が、上記周辺装置にアクセスすることなく、上記記憶領域にDMA転送されたデータを読み出す読出ステップとを含み、
上記転送ステップは、上記周辺装置が、上記DMA転送を行ったことを通知するための転送通知データを上記レジスタ手段に格納した後に、上記レジスタ手段に格納されかつ上記転送通知データを含むデータを上記記憶領域にDMA転送するステップを含み、
上記データ送信方法は、
上記演算装置が、上記記憶領域にDMA転送された転送通知データを読み出し、当該読み出された転送通知データに基づいて、上記周辺装置がDMA転送を行った否かを判断し、上記周辺装置がDMA転送を行っていないときは、上記記憶領域にDMA転送された他のデータを読み出さないステップをさらに含むことを特徴とするデータ転送方法。 - 上記演算装置が、上記記憶領域にDMA転送されたデータの読み出しを終了したとき、上記記憶領域に格納された転送通知データをリセットするように制御するとともに、上記終了を通知する終了通知信号を上記周辺装置に送信するステップと、
上記周辺装置が、上記終了通知信号に応答して、上記レジスタ手段に格納された転送通知データをリセットするステップとをさらに含むことを特徴とする請求項6記載のデータ転送方法。 - 上記周辺装置が、上記演算装置に対して所定の割込処理の実行を要求する割込要求信号を送信する前に、上記レジスタ手段に格納されたデータを、上記記憶領域にDMA転送するステップをさらに含むことを特徴とする請求項6又は7記載のデータ転送方法。
- 上記周辺装置が、上記レジスタ手段内のデータが変更されたとき、当該変更されたデータを上記記憶領域にDMA転送するステップをさらに含むことを特徴とする請求項6乃至8のうちのいずれか1つに記載のデータ転送方法。
- 上記演算装置が、データを所定の転送単位毎に転送するためのストリング命令を繰り返して実行するための命令コード群を、上記データをDMA転送するための1つの命令コードに変換し、上記命令コードを実行することにより、上記周辺装置を、上記レジスタ手段に格納されたデータを上記記憶領域にDMA転送するように制御するステップをさらに含むことを特徴とする請求項6乃至9のうちのいずれか1つに記載のデータ転送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011055651A JP5790043B2 (ja) | 2011-03-14 | 2011-03-14 | データ転送システム及びデータ転送方法 |
US13/417,659 US8639860B2 (en) | 2011-03-14 | 2012-03-12 | Data transfer system and data transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011055651A JP5790043B2 (ja) | 2011-03-14 | 2011-03-14 | データ転送システム及びデータ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012190414A JP2012190414A (ja) | 2012-10-04 |
JP5790043B2 true JP5790043B2 (ja) | 2015-10-07 |
Family
ID=47022147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011055651A Expired - Fee Related JP5790043B2 (ja) | 2011-03-14 | 2011-03-14 | データ転送システム及びデータ転送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8639860B2 (ja) |
JP (1) | JP5790043B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9542238B2 (en) * | 2013-05-23 | 2017-01-10 | Nxp Usa, Inc. | Systems and methods for direct memory access coherency among multiple processing cores |
JP6210018B2 (ja) * | 2014-04-25 | 2017-10-11 | 株式会社オートネットワーク技術研究所 | スイッチのオン/オフ制御方法及びスイッチ回路 |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4400772A (en) * | 1980-12-30 | 1983-08-23 | International Memories, Inc. | Method and apparatus for direct memory access in a data processing system |
US4989113A (en) * | 1987-03-13 | 1991-01-29 | Texas Instruments Incorporated | Data processing device having direct memory access with improved transfer control |
US5099417A (en) * | 1987-03-13 | 1992-03-24 | Texas Instruments Incorporated | Data processing device with improved direct memory access |
US5199105A (en) * | 1988-09-14 | 1993-03-30 | National Semiconductor Corporation | Universal asynchronous receiver/transmitter |
US5228130A (en) * | 1988-09-14 | 1993-07-13 | National Semiconductor Corporation | Multi-channel peripheral interface using selectively flaggable channel register sets for concurrent write in response to any selected channel register write instruction |
JPH02252044A (ja) | 1989-03-24 | 1990-10-09 | Hitachi Ltd | コプロセッサ及びデータ転送制御方式 |
JP2723970B2 (ja) * | 1989-05-26 | 1998-03-09 | 株式会社日立製作所 | データ転送制御装置 |
JP3055917B2 (ja) * | 1990-05-22 | 2000-06-26 | 日本電気株式会社 | データ転送制御装置 |
JPH0520263A (ja) * | 1991-07-15 | 1993-01-29 | Nec Corp | データ転送制御装置 |
JPH0773136A (ja) * | 1993-06-30 | 1995-03-17 | Ricoh Co Ltd | コンピュータシステムの動作方法 |
US5613162A (en) * | 1995-01-04 | 1997-03-18 | Ast Research, Inc. | Method and apparatus for performing efficient direct memory access data transfers |
JP3576647B2 (ja) * | 1995-08-11 | 2004-10-13 | 株式会社東芝 | コンピュータシステム |
US5754884A (en) * | 1996-05-20 | 1998-05-19 | Advanced Micro Devices | Method for improving the real-time functionality of a personal computer which employs an interrupt servicing DMA controller |
US5822568A (en) * | 1996-05-20 | 1998-10-13 | Advanced Micro Devices, Inc. | System for improving the real-time functionality of a personal computer which employs an interrupt servicing DMA controller |
US6055583A (en) * | 1997-03-27 | 2000-04-25 | Mitsubishi Semiconductor America, Inc. | DMA controller with semaphore communication protocol |
US6154793A (en) * | 1997-04-30 | 2000-11-28 | Zilog, Inc. | DMA with dynamically assigned channels, flexible block boundary notification and recording, type code checking and updating, commands, and status reporting |
US5907712A (en) * | 1997-05-30 | 1999-05-25 | International Business Machines Corporation | Method for reducing processor interrupt processing time by transferring predetermined interrupt status to a system memory for eliminating PIO reads from the interrupt handler |
US5887134A (en) * | 1997-06-30 | 1999-03-23 | Sun Microsystems | System and method for preserving message order while employing both programmed I/O and DMA operations |
JPH11312138A (ja) * | 1998-04-28 | 1999-11-09 | Nec Eng Ltd | 割込み制御システム及びその制御方法 |
US6189049B1 (en) * | 1998-08-10 | 2001-02-13 | Micron Technology | Method for operating processor with internal register for peripheral status |
ATE239255T1 (de) * | 1998-08-10 | 2003-05-15 | Micron Technology Inc | Prozessor oder zentraleinheit mit internem register für peripheriezustand |
JP2003281074A (ja) * | 2002-03-19 | 2003-10-03 | Fujitsu Ltd | ダイレクトメモリアクセス装置 |
JP2004206241A (ja) * | 2002-12-24 | 2004-07-22 | Toshiba Corp | データ転送制御方法及びその回路 |
US7296127B2 (en) * | 2003-03-31 | 2007-11-13 | Intel Corporation | NoDMA cache |
JP2004355543A (ja) * | 2003-05-30 | 2004-12-16 | Toshiba Corp | 情報処理装置および割り込み通知方法 |
US7058735B2 (en) * | 2003-06-02 | 2006-06-06 | Emulex Design & Manufacturing Corporation | Method and apparatus for local and distributed data memory access (“DMA”) control |
US7073007B1 (en) * | 2003-07-22 | 2006-07-04 | Cisco Technology, Inc. | Interrupt efficiency across expansion busses |
JP2005115658A (ja) * | 2003-10-08 | 2005-04-28 | Seiko Epson Corp | 情報処理装置 |
US7533195B2 (en) * | 2004-02-25 | 2009-05-12 | Analog Devices, Inc. | DMA controller for digital signal processors |
KR100609623B1 (ko) * | 2005-02-16 | 2006-08-08 | 삼성전자주식회사 | 내부 메모리 디바이스간의 직접적 데이터 이동이 가능한 복합 메모리 칩 및 데이터 이동방법 |
JP4391954B2 (ja) * | 2005-02-18 | 2009-12-24 | 富士通株式会社 | ファイル制御システムおよびファイル制御装置 |
JP2006268459A (ja) | 2005-03-24 | 2006-10-05 | Ricoh Co Ltd | 不揮発性メモリーカード及び形状変換アダプタ |
JP2007012021A (ja) * | 2005-06-01 | 2007-01-18 | Sony Corp | 情報処理装置および情報処理方法、並びにプログラム |
JP2007011708A (ja) | 2005-06-30 | 2007-01-18 | Ricoh Co Ltd | 統合型メモリーカード及び形状変換アダプタ |
US8493581B2 (en) | 2005-08-04 | 2013-07-23 | Ricoh Company, Ltd. | Electronic document having authentication function |
JP2007079715A (ja) * | 2005-09-12 | 2007-03-29 | Fuji Xerox Co Ltd | データ転送方法、プログラムおよび装置 |
JP2007086876A (ja) | 2005-09-20 | 2007-04-05 | Ricoh Co Ltd | データ伝送路搭載acアダプタ |
JP2007226380A (ja) | 2006-02-22 | 2007-09-06 | Ricoh Co Ltd | 不揮発性メモリカード |
JP4871000B2 (ja) | 2006-02-27 | 2012-02-08 | 株式会社リコー | 着脱式入出力装置搭載電子計算機 |
JP2007280347A (ja) | 2006-03-14 | 2007-10-25 | Ricoh Co Ltd | メモリカード及びメモリカード制御切替方法 |
CN101326538B (zh) | 2006-03-14 | 2010-12-08 | 株式会社理光 | 存储卡和存储卡控制转换方法 |
KR100843199B1 (ko) * | 2006-08-10 | 2008-07-02 | 삼성전자주식회사 | 고속 아이.디.이. 인터페이스 장치 및 그 방법 |
US20080162737A1 (en) * | 2006-12-31 | 2008-07-03 | Baojing Liu | USB Controller with Full Transfer Automation |
JP5085178B2 (ja) * | 2007-04-11 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | Dmaコントローラおよびdma転送方法 |
JP2009009191A (ja) * | 2007-06-26 | 2009-01-15 | Fujitsu Ltd | 情報処理装置、ホスト装置およびデバイス |
JP5030698B2 (ja) | 2007-07-24 | 2012-09-19 | 株式会社リコー | 半導体装置及びノイズ低減方法 |
JP2009075679A (ja) | 2007-09-18 | 2009-04-09 | Ricoh Co Ltd | 情報再生システム、データ生成装置、データ再生装置、データ生成方法、プログラム |
KR100959136B1 (ko) * | 2008-07-16 | 2010-05-25 | 한국전자통신연구원 | 직접 메모리 접근 제어기 및 직접 메모리 접근 채널의데이터 전송 방법 |
-
2011
- 2011-03-14 JP JP2011055651A patent/JP5790043B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-12 US US13/417,659 patent/US8639860B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20120271973A1 (en) | 2012-10-25 |
JP2012190414A (ja) | 2012-10-04 |
US8639860B2 (en) | 2014-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3616073B1 (en) | Apparatus and method for controlling data acceleration | |
US9898230B2 (en) | Information processing apparatus, system, and information processing method | |
EP2811353B1 (en) | Support device, recording medium having support program recorded thereon, and method for generating executable program | |
KR20200102951A (ko) | 확장된 모드(xm) 버스 모드 변경, 구성 레지스터 액세스들 및 xm 버스 상의 디바이스들에 대한 브로드캐스트/멀티캐스트 트랜잭션들 | |
JP2006338538A (ja) | ストリームプロセッサ | |
JP2004287481A (ja) | プロセッサ、データ共有装置 | |
JP2007034392A (ja) | 情報処理装置及びデータ処理方法 | |
WO2024152981A1 (zh) | 用于内存访问的集成电路、处理方法、电子设备和介质 | |
JP5790043B2 (ja) | データ転送システム及びデータ転送方法 | |
KR100375233B1 (ko) | 전송될 데이터 길이 값에 따라 전송 모드가 유동적으로변환되는 직접 메모리 억세스 컨트롤러 | |
US10489322B2 (en) | Apparatus and method to improve performance in DMA transfer of data | |
JP2022123826A (ja) | データ処理装置及びデータ処理システム | |
CN100371918C (zh) | 一种直接存储器访问控制器及利用其实现数据传送的方法 | |
WO2014115277A1 (ja) | ストレージ装置およびストレージ装置制御方法 | |
KR20010013137A (ko) | 통신 dma 장치 | |
JP2008502977A (ja) | バス・コントローラのための割り込み方式 | |
JPS6111873A (ja) | 16ビツトマイクロプロセツサによる8ビツトおよび16ビツトの各周辺装置へのアクセス方法 | |
JPWO2013062109A1 (ja) | I/oデバイス制御システムおよびi/oデバイス制御方法 | |
JP2009163531A (ja) | 割り込み管理機構およびマイクロコンピュータ | |
JP2007018195A (ja) | 情報処理方法および情報処理装置 | |
JP5587530B2 (ja) | エンジン・プロセッサ連携システム及び連携方法 | |
JP4567373B2 (ja) | データ転送装置及び通信データ処理システム | |
JP2006139416A (ja) | データ転送装置およびデータ転送方法 | |
JPH1074140A (ja) | データ転送方法、復号装置、データ転送装置及びデータ処理装置 | |
JP2008009804A (ja) | 情報処理装置および情報処理方法、情報処理システム、プログラム、並びに、記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150720 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5790043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |