JP2009009191A - 情報処理装置、ホスト装置およびデバイス - Google Patents

Abstract

【課題】ホスト装置内の処理装置が割り込み処理を行う際に参照する割り込み要求元のデバイス内データを取得するのに要する時間を短縮し、性能向上を図ることができる情報処理装置を提供する。
【解決手段】参照データ格納部３３をＣＰＵ３１から見てデバイス５０、６０、７０、８０よりもアクセスレイテンシが短い位置に備える。デバイス５０、６０、７０、８０は、ＣＰＵ３１がデバイス５０、６０、７０、８０からの割り込み要求に対して割り込み処理を行う際に参照するデバイス５０、６０、７０、８０内のデータを予め参照データ格納部３３に転送して更新し、ＣＰＵ３１は、デバイス５０、６０、７０、８０から割り込み要求があったときは、参照データ格納部３３に格納されているデバイス５０、６０、７０、８０内のデータを参照して割り込み処理を行う。
【選択図】図１

Description

本発明は、ホスト装置とデバイスとを備える情報処理装置に係り、より具体的には、ホスト装置とデバイスとを備える情報処理装置において、ホスト装置がデバイスからの割り込み要求に対して割り込み処理を行う際に参照するデバイス内のデータの取得方法の改良に関する。

図１４は従来の情報処理装置の一例の概略的構成図である。図１４中、１はホスト装置であり、ホスト装置１は、ＣＰＵ（central processing unit）２および割り込みコントローラ３等を備えている。また、４、５はホスト装置１とデバイスとの間の橋渡しを行うスイッチ（バスブリッジ）、６〜９はホスト装置１の周辺装置であるデバイスである。本例では、デバイス６〜９からのＣＰＵ２に対する割り込みは多重化されている。

図１５および図１６は図１４に示す従来の情報処理装置における割り込み動作例を示すフローチャートであり、デバイス９で割り込み要因が発生した場合を示している。即ち、デバイス９で割り込み要因が発生すると、デバイス９は、割り込み要求通知をＣＰＵ２に対して発行するが、この割り込み要求通知は、スイッチ５、４および割り込みコントローラ３を介してＣＰＵ２に転送される。

ＣＰＵ２は、割り込みコントローラ３から割り込み要求通知を受け取ると、この割り込み要求通知が、デバイス６〜９のうち、どのデバイスからの割り込み要求通知であるかを調べるために、予め決められている順序に従ってデバイス６〜９の割り込み要因保持レジスタを参照するためのアクセスを行う。

ここで、例えば、ＣＰＵ２による割り込み要因保持レジスタを参照するためのアクセスをデバイス６、デバイス７、デバイス８、デバイス９の順に行うとされている場合には、ＣＰＵ２は、まず、スイッチ４を介してデバイス６の割り込み要因保持レジスタを参照するためのアクセスを行う。

すると、これに応答して、デバイス６の割り込み要因保持レジスタのデータがスイッチ４を介してＣＰＵ２に転送される。同様の動作が、デバイス７、デバイス８およびデバイス９についても順に行われ、この例の場合には、割り込み要求通知を発行したデバイスは、デバイス９であると判明することになる。次に、ＣＰＵ２は、スイッチ４、５を介してデバイス９の割り込み要因保持レジスタのクリアを行う。

次に、ＣＰＵ２は、デバイス９からの割り込み要求に対して割り込み処理を行う場合に参照するデバイス９のメモリ内容やステータス等のデバイス９内のデータを取得するためのアクセスをデバイス９に対して行う。これに応答して、デバイス９内の参照対象データがスイッチ５、４を介してＣＰＵ２に転送され、ＣＰＵ２は、このデバイス９内の参照対象データを参照して割り込み要因に対応した割り込み処理を行うことになる。

ここで、図１４に示す従来の情報処理装置では、ＣＰＵ２は、デバイス６〜９のいずれかのデバイスから割り込み要求通知を受けると、最悪の場合、デバイス６〜９の全ての割り込み要因保持レジスタを参照する必要があり、その分だけ、割り込み処理の開始が遅れてしまう。そこで、ＣＰＵ２によるデバイス６〜９の割り込み要因保持レジスタの参照に要する時間の短縮化を図ることが要請される。この要請に応えるものが、PCI-Expressである。

図１７は図１４に示す従来の情報処理装置がPCI-Expressを使用するものである場合における割り込み動作例を示すフローチャートであり、デバイス９で割り込み要因が発生した場合を示している。

即ち、図１４に示す従来の情報処理装置がPCI-Expressを使用するものである場合には、デバイス９で割り込み要因が発生すると、デバイス９は、割り込み要求通知および割り込み要因通知をＣＰＵ２に対して発行する（メッセージ・シグナル割り込み）。この割り込み要求通知および割り込み要因通知は、スイッチ５、４および割り込みコントローラ３を介してＣＰＵ２に転送され、この結果、ＣＰＵ２は、割り込み要求通知を発行したデバイスがデバイス９であることを知ることになる。

そこで、次に、ＣＰＵ２は、スイッチ４、５を介してデバイス９の割り込み要因保持レジスタのクリアを行い、更に、デバイス９からの割り込み要求に対して割り込み処理を行う場合に参照するデバイス９内のデータを取得するためのアクセスをデバイス９に対して行う。これに応答して、デバイス９内の参照対象データがスイッチ５、４を介してＣＰＵ２に転送され、ＣＰＵ２は、このデバイス９内の参照対象データを参照して割り込み要因に対応した処理を行うことになる。

このように、PCI-Expressを使用する場合には、割り込み要因が発生したデバイスは、割り込み要求通知と割り込み要因通知とをＣＰＵ２に対して発行するので、ＣＰＵ２は、割り込み要求通知の発行元を調べるためにデバイス６〜９の割り込み要因保持レジスタを参照する必要がなく、この結果、ＣＰＵ２によるデバイス６〜９の割り込み要因保持レジスタの参照に要する時間を削減することができる。
特開２００４−３０１７１号公報 特開２００４−３０１６１号公報 特開平１１−１４３７８９号公報 特開平０９−２０４３１１号公報

しかしながら、PCI-Express等のように、アクセスレイテンシが非常に長いバスでは、ＣＰＵ２によるデバイス内のデータの参照に数１００〜１０００サイクル近くもかかり、このことがシステム性能を大きく落とす要因となる。このため、ＣＰＵ２が割り込み処理の際に行うデバイス内のデータの参照に要する時間を短縮化することが要請される。

本発明は、かかる点に鑑み、ホスト装置内の処理装置が割り込み処理を行う際に参照する割り込み要求元のデバイス内のデータを取得するのに要する時間を短縮し、性能向上を図ることができる情報処理装置、並びに、このような情報処理装置を構成するホスト装置およびデバイスを提供することを目的とする。

本発明の情報処理装置は、ホスト装置と、前記ホスト装置に接続されるデバイスと、前記ホスト装置内の処理装置から見て前記デバイスよりもアクセスレイテンシが短い位置に備えられたメモリ部とを有し、前記デバイスは、前記処理装置が前記デバイスからの割り込み要求に対して割り込み処理を行う際に参照するデバイス内のデータを予め前記メモリ部に転送し、前記処理装置は、前記デバイスから割り込み要求があったときは、前記メモリ部に格納されている前記デバイス内のデータを参照して割り込み処理を行うものである。

本発明のホスト装置は、処理装置と、前記処理装置がデバイスからの割り込み要求に対して割り込み処理を行う際に参照するデバイス内のデータを予め格納するメモリ部とを備え、前記処理装置は、前記デバイスから割り込み要求があったときは、前記メモリ部に格納されている前記デバイス内のデータを参照して割り込み処理を行うものである。

本発明のデバイスは、割り込み発生器と、前記割り込み発生器がホスト装置に割り込み要求を行う前に、前記割り込み発生器の指示により、前記ホスト装置が割り込み処理を行う際に参照するデバイス内のデータを前記ホスト装置側のメモリ部に転送する転送部とを備えるものである。

本発明の情報処理装置によれば、ホスト装置内の処理装置から見てデバイスよりもアクセスレイテンシが短い位置にメモリ部を備え、前記デバイスは、前記処理装置が前記デバイスからの割り込み要求に対して割り込み処理を行う際に参照するデバイス内のデータを予め前記メモリ部に転送し、前記処理装置は、前記デバイスから割り込み要求があったときは、前記メモリ部に格納されている前記デバイス内のデータを参照して割り込み処理を行うので、前記処理装置が割り込み処理を行う際に参照する前記デバイス内のデータを取得するのに要する時間を低減し、性能向上を図ることができる。

本発明のホスト装置によれば、処理装置がデバイスからの割り込み要求に対して割り込み処理を行う際に参照するデバイス内のデータを予め格納するメモリ部を備え、前記処理装置は、前記デバイスから割り込み要求があったときは、前記メモリ部に格納されている前記デバイス内のデータを参照して割り込み処理を行うので、前記メモリ部に予め前記デバイス内のデータを格納しておくことで、前記処理装置が割り込み処理を行う際に参照する前記デバイス内のデータを取得するのに要する時間を低減し、性能向上を図ることができる。

本発明のデバイスによれば、割り込み発生器がホスト装置に割り込み要求を行う前に、前記割り込み発生器の指示により、前記ホスト装置が割り込み処理を行う際に参照するデバイス内のデータを前記ホスト装置側のメモリ部に転送する転送部を備えるので、前記ホスト装置が割り込み処理を行う際に参照するデバイス内のデータを予め前記メモリ部に転送しておき、前記ホスト装置が割り込み処理を行う際に前記メモリ部に格納されている前記デバイス内のデータを参照することで、前記ホスト装置が割り込み処理を行う際に参照する前記デバイス内のデータを取得するのに要する時間を低減し、性能向上を図ることができる。

（第１実施形態）
図１は本発明の情報処理装置の第１実施形態の概略的構成図である。本発明の情報処理装置の第１実施形態は、本発明のホスト装置の第１実施形態であるホスト装置３０と、ホスト装置３０とデバイスとの間の橋渡しを行うスイッチ（バスブリッジ）４１、４２と、本発明のデバイスの第１実施形態であるデバイス５０、６０、７０、８０を備えている。

ホスト装置３０は、ＣＰＵ３１、割り込みコントローラ３２および参照データ格納部３３等を備えており、また、デバイス５０、６０、７０、８０からＣＰＵ３１への割り込みは多重化されている。参照データ格納部３３は、ＣＰＵ３１がデバイス５０、６０、７０、８０からの割り込み要求に対して割り込み処理を行う際に参照するデバイス５０、６０、７０、８０内のデータを予め格納しておくためのものである。

即ち、本発明の情報処理装置の第１実施形態は、ＣＰＵ３１がデバイス５０、６０、７０、８０からの割り込み要求に対して割り込み処理を行う場合、ＣＰＵ３１は、デバイス５０、６０、７０、８０内の参照対象データをデバイス５０、６０、７０、８０にアクセスして取得するのではなく、参照データ格納部３３にアクセスして取得するというものである。

参照データ格納部３３は、ＣＰＵ３１から見てデバイス５０、６０、７０、８０よりもアクセスレイテンシが短い位置に備えることを要し、その限りでは、ホスト装置３０の外部に配置しても良い。また、参照データ格納部３３は、ＣＰＵ３１が汎用的に使用するメモリの一部を使用することにより構成しても良いし、専用のメモリを設けることにより構成しても良い。

なお、本発明の情報処理装置の第１実施形態においては、ＣＰＵ３１がデバイス５０、６０、７０、８０からの割り込み要求に対して割り込み処理を行う際に参照するデバイス５０、６０、７０、８０内のデータとして、メモリ内容やステータス等、デバイス５０、６０、７０、８０が自動的に更新してしまうデータを想定している。

図２はデバイス５０、６０、７０、８０の概略的構成図である。デバイス５０は、デバイス内データ参照高速化機能有効フラグレジスタ５１、タイマ５２、マスタ装置５３、割り込み発生器５４および必要メモリ領域サイズ表示レジスタ５５等を備えている。

デバイス内データ参照高速化機能有効フラグレジスタ５１は、ＣＰＵ３１がデバイス５０からの割り込み要求に対して割り込み処理を行う際に、参照データ格納部３３に予め格納されているデバイス５０内のデータを参照してデバイス内データ参照動作の高速化を図るというデバイス内データ参照高速化機能を有効とするフラグを設定するためのレジスタである。

タイマ５２は、一定周期でリセットを繰り返すように、ＣＰＵ３１によりリセット周期が設定可能とされ、設定されたリセット周期の終了時刻が到達する毎に、即ち、一定周期毎にマスタ装置５３にデバイス５０内の参照対象データの参照データ格納部３３への転送開始指示を通知する機能を持つものである。

マスタ装置５３は、ＣＰＵ３１がデバイス５０からの割り込み要求に対して割り込み処理を行う際に参照するデバイス５０内のデータを参照データ格納部３３に転送する転送手段をなすものであり、デバイス５０内の参照対象データをリードするためのリードアドレスおよびリードしたデバイス５０内の参照対象データを参照データ格納部３３にライトするためのライトアドレスを設定できるように構成されている。

割り込み発生器５４は、デバイス５０に割り込み要因が発生した場合に、割り込み要求通知および割り込み要因通知をＣＰＵ３１に発行する機能と、割り込み要求通知および割り込み要因通知をＣＰＵ３１に発行する前に、マスタ装置５３にデバイス５０内の参照対象データの参照データ格納部３３への転送開始指示を通知する機能を有するものである。

必要メモリ領域サイズ表示レジスタ５５は、デバイス５０内の参照対象データを参照データ格納部３３に格納するために必要とする参照データ格納部３３内のメモリ領域サイズを表示するためのものである。

また、デバイス６０は、デバイス内データ参照高速化機能有効フラグレジスタ６１、タイマ６２、マスタ装置６３、割り込み発生器６４および必要メモリ領域サイズ表示レジスタ６５等を備えている。

デバイス内データ参照高速化機能有効フラグレジスタ６１は、ＣＰＵ３１がデバイス６０からの割り込み要求に対して割り込み処理を行う際に、参照データ格納部３３に予め格納されているデバイス６０内のデータを参照してデバイス内データ参照動作の高速化を図るというデバイス内データ参照高速化機能を有効とするフラグを設定するためのレジスタである。

タイマ６２は、一定周期でリセットを繰り返すように、ＣＰＵ３１によりリセット周期が設定可能とされ、設定されたリセット周期の終了時刻が到達する毎に、即ち、一定時間毎にマスタ装置６３にデバイス６０内の参照対象データの参照データ格納部３３への転送開始指示を通知する機能を持つものである。

マスタ装置６３は、ＣＰＵ３１がデバイス６０からの割り込み要求に対して割り込み処理を行う際に参照するデバイス６０内のデータを参照データ格納部３３に転送する転送手段をなすものであり、デバイス６０内の参照対象データをリードするためのリードアドレスおよびリードしたデバイス６０内の参照対象データを参照データ格納部３３にライトするためのライトアドレスを設定できるように構成されている。

割り込み発生器６４は、デバイス６０に割り込み要因が発生した場合に、割り込み要求通知および割り込み要因通知をＣＰＵ３１に発行する機能と、割り込み要求通知および割り込み要因通知をＣＰＵ３１に発行する前に、マスタ装置６３にデバイス６０内の参照対象データの参照データ格納部３３への転送開始指示を通知する機能を有するものである。

必要メモリ領域サイズ表示レジスタ６５は、デバイス６０内の参照対象データを参照データ格納部３３に格納するために必要とする参照データ格納部３３内のメモリ領域サイズを表示するためのものである。

また、デバイス７０は、デバイス内データ参照高速化機能有効フラグレジスタ７１、タイマ７２、マスタ装置７３、割り込み発生器７４および必要メモリ領域サイズ表示レジスタ７５等を備えている。

デバイス内データ参照高速化機能有効フラグレジスタ７１は、ＣＰＵ３１がデバイス７０からの割り込み要求に対して割り込み処理を行う際に、参照データ格納部３３に予め格納されているデバイス７０内のデータを参照してデバイス内データ参照動作の高速化を図るというデバイス内データ参照高速化機能を有効とするフラグを設定するためのレジスタである。

タイマ７２は、一定周期でリセットを繰り返すように、ＣＰＵ３１によりリセット周期が設定可能とされ、設定されたリセット周期の終了時刻が到達する毎に、即ち、一定時間毎にマスタ装置７３にデバイス７０内の参照対象データの参照データ格納部３３への転送開始指示を通知する機能を持つものである。

マスタ装置７３は、ＣＰＵ３１がデバイス７０からの割り込み要求に対して割り込み処理を行う際に参照するデバイス７０内のデータを参照データ格納部３３に転送する転送手段をなすものであり、デバイス７０内の参照対象データをリードするためのリードアドレスおよびリードしたデバイス７０内の参照対象データを参照データ格納部３３にライトするためのライトアドレスを設定できるように構成されている。

割り込み発生器７４は、デバイス７０に割り込み要因が発生した場合に、割り込み要求通知および割り込み要因通知をＣＰＵ３１に発行する機能と、割り込み要求通知および割り込み要因通知をＣＰＵ３１に発行する前に、マスタ装置７３にデバイス７０内の参照対象データの参照データ格納部３３への転送開始指示を通知する機能を有するものである。

必要メモリ領域サイズ表示レジスタ７５は、デバイス７０内の参照対象データを参照データ格納部３３に格納するために必要とする参照データ格納部３３内のメモリ領域サイズを表示するためのものである。

また、デバイス８０は、デバイス内データ参照高速化機能有効フラグレジスタ８１、タイマ８２、マスタ装置８３、割り込み発生器８４および必要メモリ領域サイズ表示レジスタ８５等を備えている。

デバイス内データ参照高速化機能有効フラグレジスタ８１は、ＣＰＵ３１がデバイス８０からの割り込み要求に対して割り込み処理を行う際に、参照データ格納部３３に予め格納されているデバイス８０内のデータを参照してデバイス内データ参照動作の高速化を図るというデバイス内データ参照高速化機能を有効とするフラグを設定するためのレジスタである。

タイマ８２は、一定周期でリセットを繰り返すように、ＣＰＵ３１によりリセット周期が設定可能とされ、設定されたリセット周期の終了時刻が到達する毎に、即ち、一定時間毎にマスタ装置８３にデバイス８０内の参照対象データの参照データ格納部３３への転送開始指示を通知する機能を持つものである。

マスタ装置８３は、ＣＰＵ３１がデバイス８０からの割り込み要求に対して割り込み処理を行う際に参照するデバイス８０内のデータを参照データ格納部３３に転送する転送手段をなすものであり、デバイス８０内の参照対象データをリードするためのリードアドレスおよびリードしたデバイス８０内の参照対象データを参照データ格納部３３にライトするためのライトアドレスを設定できるように構成されている。

割り込み発生器８４は、デバイス８０に割り込み要因が発生した場合に、割り込み要求通知および割り込み要因通知をＣＰＵ３１に発行する機能と、割り込み要求通知および割り込み要因通知をＣＰＵ３１に発行する前に、マスタ装置８３にデバイス８０内の参照対象データの参照データ格納部３３への転送開始指示を通知する機能を有するものである。

必要メモリ領域サイズ表示レジスタ８５は、デバイス８０内の参照対象データを参照データ格納部３３に格納するために必要とする参照データ格納部３３内のメモリ領域サイズを表示するためのものである。

このように構成された本発明の情報処理装置の第１実施形態は、起動又はリセットされると、まず、初期化フェーズの処理を実行し、その後、通常動作フェーズに移行する。以下、初期化フェーズ時のＣＰＵ３１の動作、通常動作フェーズ時のデバイス５０、６０、７０、８０の動作、および、通常動作フェーズ時のＣＰＵ３１の動作について順に説明する。

図３は初期化フェーズ時のＣＰＵ３１の動作を示すフローチャートである。即ち、初期化フェーズ時には、ＣＰＵ３１は、デバイス５０、６０、７０、８０の一つ、たとえば、デバイス５０に着目し（ステップＳ３−１）、デバイス５０がデバイス内データ参照高速化機能に対応しているか否かを判定する（ステップＳ３−２）。

本例では、デバイス５０はデバイス内データ参照高速化機能に対応しているので、次に、ＣＰＵ３１は、デバイス５０の必要メモリ領域サイズ表示レジスタ５５を参照し、デバイス５０内の参照対象データを参照データ格納部３３に格納するために必要とするメモリ領域サイズ情報を取得する（ステップＳ３−３）。

次に、ＣＰＵ３１は、デバイス５０、６０、７０、８０の全てについてステップＳ３−３を実行したか否かを判定し（ステップＳ３−４）、デバイス５０、６０、７０、８０の全てについてステップＳ３−３を実行していない場合（ステップＳ３−４でＮＯの場合）には、ステップＳ３−１に戻る。本例では、デバイス５０に続いてデバイス６０、７０、８０についてもステップＳ３−３を実行する。

そして、ＣＰＵ３１は、デバイス５０、６０、７０、８０の全てについてステップＳ３−３を実行した場合には、ステップＳ３−３で取得したメモリ領域サイズ情報に基づいて参照データ格納部３３をマッピングし（ステップＳ３−５）、デバイス５０、６０、７０、８０内の参照対象データを参照データ格納部３３に格納することができるようにする。

次に、ＣＰＵ３１は、改めて、デバイス内データ参照高速化機能に対応しているデバイスの一つ、本例では、デバイス５０、６０、７０、８０の一つ、たとえば、デバイス５０に着目する（ステップＳ３−６）。

そして、ＣＰＵ３１は、デバイス５０内の参照対象データをリードするためのリードアドレスおよびリードしたデバイス５０内の参照対象データを参照データ格納部３３に格納するためのライトアドレスをマスタ装置５３に設定し（ステップＳ３−７）、タイマ５２にリセット周期を設定し（ステップＳ３−８）、デバイス内データ参照高速化機能有効フラグレジスタ５１にデバイス内データ参照高速化機能を有効にするフラグを設定する（ステップＳ３−９）。

次に、ＣＰＵ３１は、デバイス５０、６０、７０、８０の全てについてステップＳ３−７〜Ｓ３−９を実行したか否かを判定し（ステップＳ３−１０）、デバイス５０、６０、７０、８０の全てについてステップＳ３−７〜Ｓ３−９を実行していない場合（ステップＳ３−１０でＮＯの場合）にはステップＳ３−６に戻る。本例では、デバイス５０に続いてデバイス６０、７０、８０についてもステップＳ３−７〜Ｓ３−９を実行する。

次に、ＣＰＵ３１は、デバイス５０、６０、７０、８０に既存の初期化処理を実施する（ステップＳ３−１１）。なお、デバイスがデバイス内データ参照高速化機能に対応していない場合（ステップＳ３−２でＮＯの場合）には、ステップＳ３−３には移行せず、デバイスに既存の初期化処理を実施する（ステップＳ３−１１）。

図４は通常フェーズ時のデバイス５０の動作を示すフローチャートである。即ち、デバイス５０は、通常動作フェーズになると、まず、デバイス内データ参照高速化機能有効フラグレジスタ５１にデバイス内データ参照高速化機能を有効にするフラグが設定されているか否かを判定する（ステップＳ４−１）。

本例では、既に初期化フェーズ時に、ＣＰＵ３１により、デバイス内データ参照高速化機能有効フラグレジスタ５１にはデバイス内データ参照高速化機能を有効にするフラグが設定されているので、デバイス５０は、タイマ５２の値を１だけインクリメントして更新する（ステップＳ４−２）。

次に、マスタ装置５３により、タイマ５２のリセット周期の終了時刻が到達したか又は割り込み要因が発生したかが判定される（ステップＳ４−３）。具体的には、マスタ装置５３は、タイマ５２又は割り込み発生器５４からデバイス５０内の参照対象データの参照データ格納部３３への転送開始指示を受けたか否かを判定する。

そして、マスタ装置５３がタイマ５２からも割り込み発生器５４からもデバイス５０内の参照対象データの参照データ格納部３３への転送開始指示を受けていない場合（ステップＳ４−３でＮＯの場合）には、ステップＳ４−１に戻る。これに対して、マスタ装置５３がタイマ５２又は割り込み発生器５４からデバイス５０内の参照対象データの参照データ格納部３３への転送開始指示を受けた場合（ステップＳ４−３でＹＥＳの場合）には、マスタ装置５３は、デバイス５０内の参照対象データの参照データ格納部３３への転送を開始する（ステップＳ４−４）。

次に、デバイス５０は、割り込み要因発生中、かつ、デバイス５０内の参照対象データの参照データ格納部３３への転送が終了したか否かを判定し（ステップＳ４−５）、割り込み要因発生中、かつ、デバイス５０内の参照対象データの参照データ格納部３３への転送が終了した場合（ステップＳ４−５でＹＥＳの場合）には、割り込み発生器５４は、割り込み要求通知および割り込み要因通知をＣＰＵ３１に発行する（ステップＳ４−６）。

ここで、仮に、デバイス５０がデバイス内データ参照高速化機能に対応していない場合には、ステップＳ４−１の実行後、割り込み要因が発生したか否かを判定し（ステップＳ４−７）、割り込み要因が発生した場合には、割り込み要求通知および割り込み要因通知をＣＰＵ３１に発行する（ステップＳ４−８）。デバイス６０、７０、８０も、デバイス５０と同様に動作する。

図５は通常動作フェーズ時のＣＰＵ３１の動作を示すフローチャートである。即ち、ＣＰＵ３１は、通常動作フェーズになると、割り込み要求通知および割り込み要因通知を受信したか否かを判定し続け（ステップＳ５−１）、割り込み要求通知および割り込み要因通知を受信した場合（ステップＳ５−１でＹＥＳの場合）には、割り込み要求通知および割り込み要因通知の発行元のデバイスの割り込み要因保持レジスタをクリアする（ステップＳ５−２）。なお、このクリア動作を必要としない場合には、ステップＳ５−２は実行しない。

次に、ＣＰＵ３１は、割り込み要求通知および割り込み要因通知の発行元のデバイスのデバイス内データ参照高速化機能が有効であるか否かを判定し（ステップＳ５−３）、有効である場合（ステップＳ５−３でＹＥＳの場合）には、割り込み要求通知および割り込み要因通知の発行元のデバイス内の参照対象データを参照データ格納部３３から取得し（ステップＳ５−４）、割り込み処理を行う（ステップＳ５−５）。

本例では、デバイス５０、６０、７０、８０のデバイス内データ参照高速化機能有効フラグレジスタ５１、６１、７１、８２にはデバイス内データ参照高速化機能を有効にするフラグが設定されているが、このフラグが設定されていない場合には、割り込み要求通知および割り込み要因通知の発行元のデバイス内の参照対象データを割り込み要求通知および割り込み要因通知の発行元から取得し（ステップＳ５−６）、割り込み処理を行う（ステップＳ５−５）。

図６は本発明の情報処理装置の第１実施形態で実行される割り込み動作例を示すフローチャートであり、デバイス８０で割り込み要因が発生した場合を示している。即ち、デバイス８０で割り込み要因が発生した場合には、デバイス８０は、マスタ装置８３からデバイス８０内の参照対象データをスイッチ４２、４１を介して参照データ格納部３３に転送して参照データ格納部３３内の参照対象データを更新する。

次に、デバイス８０は、割り込み発生器８４から割り込み要求通知および割り込み要因通知をスイッチ４２、４１および割り込みコントローラ３２を介してＣＰＵ３１に転送する。これに応答して、かつ、必要に応じて、ＣＰＵ３１は、スイッチ４１、４２を介してデバイス８０の割り込み要因保持レジスタのクリアを行う。次に、ＣＰＵ３１は、参照データ格納部３３にアクセスしてデバイス８０内の参照対象データを取得して割り込み処理を行う。

図７は本発明の情報処理装置の第１実施形態で実行されるタイマに起因する参照データ格納部３３内のデバイス内データの定期的更新動作例を示すフローチャートであり、デバイス８０がタイマ８２に起因して、参照データ格納部３３に格納されているデバイス８０内の参照対象データを定期的に更新する場合を例にしている。

即ち、デバイス８０においては、タイマ８２の値がリセット周期の終了時刻に到達すると、タイマ８２は、マスタ装置８３にデバイス８０内の参照対象データの参照データ格納部３３への転送開始指示を与える。これに応答して、マスタ装置８３は、デバイス８０内の参照対象データをスイッチ４２、４１を介して参照データ格納部３３に転送して、参照データ格納部３３に格納されているデバイス８０内の参照対象データを更新する。

なお、ＣＰＵ３１が、デバイス５０、６０、７０、８０からの割り込み要求通知および割り込み要因通知とは関係なく、参照データ格納部３３内の参照対象データを参照するように設定することはプログラムにより可能であり、図７に示すＣＰＵ３１から参照データ格納部３３へのデバイス内データ参照動作は、そのようにした場合を示している。

図８は本発明の情報処理装置の第１実施形態で実行される割り込み動作例を示すフローチャートであり、参照データ格納部３３内のデバイス内データのタイマに起因する定期的更新と割り込み要因発生による更新との関係を示しており、デバイス８０で割り込み要因が発生した場合を示している。

即ち、本発明の情報処理装置の第１実施形態においては、デバイス８０で割り込み要因が発生した場合、デバイス８０からの参照データ格納部３３内の参照対象データの更新と、割り込み要求通知および割り込み要因通知のＣＰＵ３１への転送は、タイマ８２に起因する参照データ格納部３３内の参照対象データの定期的な更新動作に影響を与えないように行う。デバイス５０、６０、７０で割り込み要因が発生した場合も同様である。

図９および図１０はそれぞれ本発明の情報処理装置の第１実施形態で実行可能な他の動作例を示すフローチャートであり、これらの動作例は、ＣＰＵ３１が、デバイス８０からの割り込み要求通知および割り込み要因通知とは関係なく、参照データ格納部３３内の参照対象データを一定周期で参照するように設定した場合の割り込み動作例を示している。但し、図９はタイマ８２のリセット周期を相対的に長くした場合、図１０はタイマ８２のリセット周期を相対的に短くした場合を示している。

図９および図１０に示す動作例は、ＣＰＵ３１が、参照データ格納部３３に格納されているデバイス８０内の参照対象データを一定周期で参照するように設定した場合において、デバイス８０で割り込み要因が発生した場合、デバイス８０は、割り込み要求通知および割り込み要因通知を発行しないというものである。

この場合、デバイス８０で割り込み要因が発生した後の最初のタイマ８２からのマスタ装置８３に対するデバイス８０内の参照対象データの参照データ格納部３３への転送開始指示により、マスタ装置８３がデバイス８０内の参照対象データを参照データ格納部３３に格納した後、ＣＰＵ３１は、参照データ格納部３３に格納されている更新されたデバイス８０内の参照対象データを取得してデバイス８０で発生した割り込み要因に対応した割り込み処理を行うことになる。デバイス５０、６０、７０についても同様の動作を行わせることができる。

図１１は本発明の情報処理装置の第１実施形態の具体例の概略的構成図である。図１１中、９０はホスト装置であり、９１はＣＰＵ、９２は割り込みコントローラ、９３はバスホストである。また、１００は参照データ格納部等として使用されるメモリ、１１１はホスト装置９０とデバイスとの間の橋渡しを行うスイッチ（バスブリッジ）、１１２はデバイスであるネットワークコントローラ、１２０はデバイスであるグラフィックカードであり、１２１はタイマ、１２２はマスタ装置、１２３はグラフィックコントローラ、１２４は割り込み発生器、１２５はメモリである。

以上のように、本発明の情報処理装置の第１実施形態においては、デバイス５０、６０、７０、８０は、ＣＰＵ３１がデバイス５０、６０、７０、８０からの割り込み要求に対して割り込み処理を行う際に参照するデバイス５０、６０、７０、８０内のデータを予め参照データ格納部３３に転送して更新し、ＣＰＵ３１は、デバイス５０、６０、７０、８０から割り込み要求通知および割り込み要因通知があったときは、参照データ格納部３３に格納されている更新されたデバイス５０、６０、７０、８０内の参照対象データを参照して割り込み処理を行うとしている。

ここで、本発明の情報処理装置の第１実施形態によれば、参照データ格納部３３はＣＰＵ３１から見てデバイス５０、６０、７０、８０よりもアクセスレイテンシが短い位置に備えられているので、ＣＰＵ３１が割り込み処理を行う際に参照するデバイス５０、６０、７０、８０内のデータを取得するのに要する時間を低減することができる。

ちなみに、割り込み発生頻度＝５００回／秒、一割り込み当たりのデバイス内のデータ参照回数＝８回、デバイス内のデータの参照時のアクセスレイテンシ＝１０００サイクル、参照データ格納部３３の参照時のアクセスレイテンシ＝２０サイクル、ＣＰＵ３１の動作周波数＝５００ＭＨｚを仮定すると、割り込み時のデバイス内データ参照処理だけで、ＣＰＵ３１の負荷が０.８０％から０.０１６％に低減する。

また、ＣＰＵ３１が参照データ格納部３３内のデバイス内データを一定周期で参照するように設定し、デバイスで割り込み要因が発生した場合、デバイスは、割り込み要求通知および割り込み要因通知を発行しないとした場合においても、ＣＰＵ３１は、参照データ格納部３３に格納されている更新されたデバイス内データを参照して割り込み処理を行うので、ＣＰＵ３１が割り込み処理を行う際に参照するデバイス内データを取得するのに要する時間を低減することができる。

（第２実施形態）
図１２は本発明の情報処理装置の第２実施形態の概略的構成図である。本発明の情報処理装置の第２実施形態は、本発明のホスト装置の第２実施形態であるホスト装置１３０と、ホスト装置１３０とデバイスとの間の橋渡しを行うスイッチ（バスブリッジ）１４１、１４２と、本発明のデバイスの第２実施形態であるデバイス１５０、１６０、１７０、１８０を備えている。デバイス１５０、１６０、１７０、１８０は、割り込み要因が発生すると、ホスト装置１３０に割り込み要求通知および割り込み要因通知を発行するものである。

図１３はホスト装置１３０の概略的構成図である。ホスト装置１３０は、ＣＰＵ１３１、割り込みコントローラ１３２、参照データ格納部１３３および補助部１９０、２００、２１０、２２０等を備えており、また、デバイス１５０、１６０、１７０、１８０からＣＰＵ１３１への割り込みは多重化されている。

参照データ格納部１３３は、ＣＰＵ１３１がデバイス１５０、１６０、１７０、１８０からの割り込み要求に対して割り込み処理を行う際に参照するデバイス１５０、１６０、１７０、１８０内のデータを格納するためのものであり、ＣＰＵ１３１から見てデバイス１５０、１６０、１７０、１８０よりもアクセスレイテンシが短い位置に備えることを要し、その限りでは、ホスト装置１３０の外部に配置しても良い。また、参照データ格納部１３３は、ＣＰＵ１３１が汎用的に使用するメモリの一部を使用することにより構成しても良いし、専用のメモリを設けることにより構成しても良い。

補助部１９０は、デバイス１５０に対応するものであり、図２に示すデバイス５０が備えるデバイス内データ参照高速化機能有効フラグレジスタ５１、タイマ５２、マスタ装置５３および必要メモリ領域サイズ表示レジスタ５５を備えている。即ち、デバイス１５０は、デバイス５０が備える割り込み発生器５４を備え、デバイス内データ参照高速化機能有効フラグレジスタ５１、タイマ５２、マスタ装置５３および必要メモリ領域サイズ表示レジスタ５５についてはＣＰＵ１３０に設けるようにしたものである。

補助部２００は、デバイス１６０に対応するものであり、図２に示すデバイス６０が備えるデバイス内データ参照高速化機能有効フラグレジスタ６１、タイマ６２、マスタ装置６３および必要メモリ領域サイズ表示レジスタ６５を備えている。即ち、デバイス１６０は、デバイス６０が備える割り込み発生器６４を備え、デバイス内データ参照高速化機能有効フラグレジスタ６１、タイマ６２、マスタ装置６３および必要メモリ領域サイズ表示レジスタ６５についてはＣＰＵ１３０に設けるようにしたものである。

補助部２１０は、デバイス１７０に対応するものであり、図２に示すデバイス７０が備えるデバイス内データ参照高速化機能有効フラグレジスタ７１、タイマ７２、マスタ装置７３および必要メモリ領域サイズ表示レジスタ７５を備えている。即ち、デバイス１７０は、デバイス７０が備える割り込み発生器７４を備え、デバイス内データ参照高速化機能有効フラグレジスタ７１、タイマ７２、マスタ装置７３および必要メモリ領域サイズ表示レジスタ７５についてはＣＰＵ１３０に設けるようにしたものである。

補助部２２０は、デバイス１８０に対応するものであり、図２に示すデバイス８０が備えるデバイス内データ参照高速化機能有効フラグレジスタ８１、タイマ８２、マスタ装置８３および必要メモリ領域サイズ表示レジスタ８５を備えている。即ち、デバイス１８０は、デバイス８０が備える割り込み発生器８４を備え、デバイス内データ参照高速化機能有効フラグレジスタ８１、タイマ８２、マスタ装置８３および必要メモリ領域サイズ表示レジスタ８５についてはＣＰＵ１３０に設けるようにしたものである。

このように、本発明の情報処理装置の第２実施形態は、本発明の情報処理装置の第１実施形態と同様に動作させるために必要とするデバイス内データ参照高速化機能有効フラグレジスタ５１、６１、７１、８１と、タイマ５２、６２、７２、８２と、マスタ装置５３、６３、７３、８３と、必要メモリ領域サイズ表示レジスタ５５、６５、７５、８５についてはＣＰＵ１３０に設け、これらの回路部については、ＣＰＵ１３０側で動作させるようにしたものである。

したがって、本発明の情報処理装置の第２実施形態においては、デバイス１５０、１６０、１７０、１８０は、ＣＰＵ１３１がデバイス１５０、１６０、１７０、１８０からの割り込み要求に対して割り込み処理を行う際に参照するデバイス１５０、１６０、１７０、１８０内のデータをマスタ装置５３、６３、７３、８３により参照データ格納部１３３に転送して更新し、ＣＰＵ３１は、デバイス１５０、１６０、１７０、１８０から割り込み要求通知および割り込み要因通知があったときは、参照データ格納部１３３に格納されているデバイス１５０、１６０、１７０、１８０内の参照対象データを参照して割り込み処理を行う。

ここで、本発明の情報処理装置の第２実施形態によれば、ＣＰＵ１３１から見てデバイス１５０、１６０、１７０、１８０よりもアクセスレイテンシが短い位置に参照データ格納部３３を備えているので、ＣＰＵ１３１が割り込み処理を行う際に参照するデバイス１５０、１６０、１７０、１８０内のデータを取得するのに要する時間を低減することができる。

また、本発明の情報処理装置の第１実施形態と同様に、ＣＰＵ１３１が参照データ格納部１３３内のデバイス内データを一定周期で参照するように設定し、デバイスで割り込み要因が発生した場合、デバイスは、割り込み要求通知および割り込み要因通知を発行しないとした場合においても、ＣＰＵ１３１は、参照データ格納部１３３に格納されている更新されたデバイス内データを参照して割り込み処理を行うので、ＣＰＵ１３１が割り込み処理を行う際に参照するデバイス内データを取得するのに要する時間を低減することができる。

ここで、本発明を整理すると、本発明には、以下の情報処理装置、ホスト装置およびデバイスが含まれる。

（付記１）ホスト装置と、前記ホスト装置に接続されるデバイスと、前記ホスト装置内の処理装置から見て前記デバイスよりもアクセスレイテンシが短い位置に備えられたメモリ部とを有し、前記デバイスは、前記処理装置が前記デバイスからの割り込み要求に対して割り込み処理を行う際に参照する前記デバイス内のデータを予め前記メモリ部に転送して更新し、前記処理装置は、前記デバイスから割り込み要求があったときは、前記メモリ部に格納されている前記デバイス内のデータを参照して割り込み処理を行うことを特徴とする情報処理装置。

（付記２）前記メモリ部は、前記ホスト装置内に備えられていることを特徴とする付記１に記載の情報処理装置。

（付記３）前記デバイスは、前記デバイス内のデータのアドレスと、前記デバイス内のデータを格納すべき前記メモリ部内のメモリ領域のアドレスとを設定され、前記デバイス内のデータの前記メモリ部への転送を行う転送部を備えることを特徴とする付記１又は２に記載の情報処理装置。

（付記４）前記デバイスは、割り込み要求通知とともに割り込み要因通知を発行する第１の機能と、前記割り込み要求通知とともに前記割り込み要因通知を発行する前に、前記転送部に前記デバイス内のデータの前記メモリ部への転送開始を指示する第２の機能を備える割り込み発生部を有することを特徴とする付記３に記載の情報処理装置。

（付記５）前記デバイスは、リセット周期を設定可能とされ、設定された前記リセット周期の終了時刻が到達する毎に、前記転送部に前記デバイス内のデータの前記メモリ部への転送開始を指示するタイマを有することを特徴とする付記３又は４に記載の情報処理装置。

（付記６）前記デバイスは、前記デバイス内のデータを前記メモリ部に格納するために必要なメモリ領域サイズを表示する必要メモリ領域サイズ表示レジスタを有することを特徴とする付記１〜５のいずれか一の付記に記載の情報処理装置。

（付記７）前記デバイスは、前記処理装置が前記デバイスからの割り込み要求に対して割り込み処理を行う際に前記メモリ部に格納されている前記デバイス内のデータを参照する機能を有効にするためのフラグを設定可能とされたフラグレジスタを有することを特徴とする付記１〜６のいずれか一の付記に記載の情報処理装置。

（付記８）
前記ホスト装置は、前記デバイス内のデータのアドレスと、前記デバイス内のデータを格納すべき前記メモリ部内のメモリ領域のアドレスとを設定され、前記デバイス内のデータの前記メモリ部への転送を行う転送部を備えることを特徴とする付記１又は２に記載の情報処理装置。

（付記９）前記ホスト装置は、リセット周期を設定可能とされ、設定されたリセット周期の終了時刻が到達する毎に前記転送部に前記デバイス内のデータの前記メモリ部への転送開始を指示するタイマを有することを特徴とする付記８に記載の情報処理装置。

（付記１０）前記ホスト装置は、前記デバイス内のデータを前記メモリ部に格納するために必要なメモリ領域サイズを表示する必要メモリサイズ表示レジスタを有することを特徴とする付記１、２又は９に記載の情報処理装置。

（付記１１）前記ホスト装置は、前記処理装置が前記デバイスからの割り込み要求に対して割り込み処理を行う際に前記メモリ部に格納されている前記デバイス内のデータを参照する機能を有効にするためのフラグを設定可能とされたフラグレジスタを有することを特徴とする付記１、２、８〜１０のいずれか一の付記に記載の情報処理装置。

（付記１２）処理装置と、前記処理装置がデバイスからの割り込み要求に対して割り込み処理を行う際に参照する前記デバイス内のデータを予め格納するメモリ部とを備え、前記処理装置は、前記デバイスから割り込み要求があったときは、前記メモリ部に格納されている前記デバイス内のデータを参照して割り込み処理を行うことを特徴とするホスト装置。

（付記１３）リセット周期を設定可能とされ、設定されたリセット周期の終了時刻が到達する毎に前記転送部に前記デバイス内のデータの前記メモリ部への転送開始を指示するタイマを有することを特徴とする付記１２に記載のホスト装置。

（付記１４）前記デバイス内のデータを前記メモリ部に格納するために必要なメモリ領域サイズを表示する必要メモリ領域サイズ表示レジスタを有することを特徴とする付記１２又は１３に記載のホスト装置。

（付記１５）前記処理装置が前記デバイスからの割り込み要求に対して割り込み処理を行う際に前記メモリ部に格納されている前記デバイス内のデータを参照する機能を有効にするためのフラグを設定可能とされたフラグレジスタを有することを特徴とする付記１２、１３又は１４に記載のホスト装置。

（付記１６）割り込み発生器と、前記割り込み発生器がホスト装置に割り込み要求を行う前に、前記割り込み発生器の指示により、前記ホスト装置が割り込み処理を行う際に参照するデバイス内のデータを前記ホスト装置側のメモリ部に転送する転送部とを備えることを特徴とするデバイス。

（付記１７）リセット周期を設定可能とされ、設定された前記リセット周期の終了時刻が到達する毎に、前記転送部に前記デバイス内のデータの前記メモリ部への転送開始を指示するタイマを有することを特徴とする付記１６に記載のデバイス。

（付記１８）前記デバイス内のデータを前記メモリ部に格納するために必要なメモリ領域サイズを表示する必要メモリ領域サイズ表示レジスタを有することを特徴とする付記１６又は１７に記載のデバイス。

（付記１９）前記ホスト装置が前記デバイスからの割り込み要求に対して割り込み処理を行う際に前記メモリ部に格納されている前記デバイス内のデータを参照する機能を有効にするためのフラグを設定可能とされたフラグレジスタを有することを特徴とする付記１６、１７又は１８に記載のデバイス。

本発明の情報処理装置の第１実施形態の概略的構成図である。 本発明の情報処理装置の第１実施形態が備える本発明のデバイスの第１実施形態の概略的構成図である。 本発明の情報処理装置の第１実施形態の初期化フェーズ時の本発明のホスト装置の第１実施形態が備えるＣＰＵの動作を示すフローチャートである。 本発明の情報処理装置の第１実施形態の通常動作フェーズ時の本発明のデバイスの第１実施形態の動作を示すフローチャートである。 本発明の情報処理装置の第１実施形態の通常動作フェーズ時の本発明のホスト装置の第１実施形態が備えるＣＰＵの動作を示すフローチャートである。 本発明の情報処理装置の第１実施形態で実行される割り込み動作例を示すフローチャートである。 本発明の情報処理装置の第１実施形態で実行されるタイマに起因する参照データ格納部内のデバイス内データの定期的更新動作例を示すフローチャートである。 本発明の情報処理装置の第１実施形態の割り込み動作例を示すフローチャートである。 本発明の情報処理装置の第１実施形態で実行可能な他の動作例を示すフローチャートである。 本発明の情報処理装置の第１実施形態で実行可能な他の動作例を示すフローチャートである。 本発明の情報処理装置の第１実施形態の具体例の概略的構成図である。 本発明の情報処理装置の第２実施形態の概略的構成図である。 本発明の情報処理装置の第２実施形態が備える本発明のホスト装置の第２実施形態の概略的構成図である。 従来の情報処理装置の一例の概略的構成図である。 図１４に示す従来の情報処理装置における割り込み動作例を示すフローチャートである。 図１４に示す従来の情報処理装置における割り込み動作例を示すフローチャートである。 図１４に示す従来の情報処理装置がPCI-Expressを使用するものである場合における割り込み動作例を示すフローチャートである。

符号の説明

１…ホスト装置
２…ＣＰＵ
３…割り込みコントローラ
４、５…スイッチ（バスブリッジ）
６〜９…デバイス
３０…ホスト装置（本発明のホスト装置の第１実施形態）
３１…ＣＰＵ
３２…割り込みコントローラ
３３…参照データ格納部
４１、４２…スイッチ（バスブリッジ）
５０、６０、７０、８０…デバイス（本発明のデバイスの第１実施形態）
５１、６１、７１、８１…デバイス内データ参照高速化機能有効フラグレジスタ
５２、６２、７２、８２…タイマ
５３、６３、７３、８３…マスタ装置
５４、６４、７４、８４…割り込み発生器
５５、６５、７５、８５…必要メモリ領域サイズ表示レジスタ
９０…ホスト装置
９１…ＣＰＵ
９２…割り込みコントローラ
９３…バスホスト
１００…メモリ
１１１…スイッチ（バスブリッジ）
１１２…ネットワークコントローラ
１２０…グラフィックカード
１２１…タイマ
１２２…マスタ装置
１２３…グラフィックコントローラ
１２４…割り込み発生器
１２５…メモリ
１３０…ホスト装置（本発明のホスト装置の第２実施形態）
１４１、１４２…スイッチ（バスブリッジ）
１５０、１６０、１７０、１８０…デバイス（本発明のデバイスの第２実施形態）
１９０、２００、２１０、２２０…補助部

Claims (7)

1. ホスト装置と、
   前記ホスト装置に接続されるデバイスと、
   前記ホスト装置内の処理装置から見て前記デバイスよりもアクセスレイテンシが短い位置に備えられたメモリ部とを有し、
   前記デバイスは、前記処理装置が前記デバイスからの割り込み要求に対して割り込み処理を行う際に参照する前記デバイス内のデータを予め前記メモリ部に転送し、
   前記処理装置は、前記デバイスから割り込み要求があったときは、前記メモリ部に格納されている前記デバイス内のデータを参照して割り込み処理を行うこと
   を特徴とする情報処理装置。
2. 前記デバイスは、前記デバイス内のデータのアドレスと、前記デバイス内のデータを格納すべき前記メモリ部内のメモリ領域のアドレスとを設定され、前記デバイス内のデータの前記メモリ部への転送を行う転送部を備えること
   を特徴とする請求項１に記載の情報処理装置。
3. 前記デバイスは、割り込み要求通知とともに割り込み要因通知を発行する第１の機能と、前記割り込み要求通知とともに前記割り込み要因通知を発行する前に、前記転送部に前記デバイス内のデータの前記メモリ部への転送開始を指示する第２の機能を備える割り込み発生部を有すること
   を特徴とする請求項２に記載の情報処理装置。
4. 前記デバイスは、リセット周期を設定可能とされ、設定された前記リセット周期の終了時刻が到達する毎に、前記転送部に前記デバイス内のデータの前記メモリ部への転送開始を指示するタイマを有すること
   を特徴とする請求項２又は３に記載の情報処理装置。
5. 前記デバイスは、前記デバイス内のデータを前記メモリ部に格納するために必要なメモリ領域サイズを表示する必要メモリ領域サイズ表示レジスタを有すること
   を特徴とする請求項１〜４のいずれか一項に記載の情報処理装置。
6. 処理装置と、
   前記処理装置がデバイスからの割り込み要求に対して割り込み処理を行う際に参照する前記デバイス内のデータを予め格納するメモリ部とを備え、
   前記処理装置は、前記デバイスから割り込み要求があったときは、前記メモリ部に格納されている前記デバイス内のデータを参照して割り込み処理を行うこと
   を特徴とするホスト装置。
7. 割り込み発生器と、
   前記割り込み発生器がホスト装置に割り込み要求を行う前に、前記割り込み発生器の指示により、前記ホスト装置が割り込み処理を行う際に参照するデバイス内のデータを前記ホスト装置側のメモリ部に転送する転送部と
   を備えることを特徴とするデバイス。

Images