JPH0520263A - データ転送制御装置 - Google Patents

データ転送制御装置

Info

Publication number
JPH0520263A
JPH0520263A JP3172853A JP17285391A JPH0520263A JP H0520263 A JPH0520263 A JP H0520263A JP 3172853 A JP3172853 A JP 3172853A JP 17285391 A JP17285391 A JP 17285391A JP H0520263 A JPH0520263 A JP H0520263A
Authority
JP
Japan
Prior art keywords
dma transfer
dma
transfer
area
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3172853A
Other languages
English (en)
Inventor
Hiroko Mihira
裕子 三平
Tsuyoshi Katayose
強 片寄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3172853A priority Critical patent/JPH0520263A/ja
Priority to US07/913,279 priority patent/US5325489A/en
Priority to KR1019920012560A priority patent/KR960007839B1/ko
Priority to EP92112019A priority patent/EP0524530B1/en
Priority to DE69230961T priority patent/DE69230961T2/de
Publication of JPH0520263A publication Critical patent/JPH0520263A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Abstract

(57)【要約】 【目的】１つのＤＭＡ転送領域のＤＭＡ転送が完了した
ときに、次の領域のＤＭＡ転送を継続して実行するか、
ＤＭＡ転送を停止するかを選択して行なう。上記動作に
加えて、実行中のＤＭＡ転送を緊急に停止したい場合に
は、転送中のＤＭＡ転送領域に対するＤＭＡ転送が終了
するまで待たずに直ちにＤＭＡ転送を停止することを可
能にする。 【構成】複数のメモリ領域に対して連続してＤＭＡ転送
を行なう場合に、ＤＭＡ転送動作を許可状態にするＥＤ
ＭＡビット２０２と、次領域に対するＤＭＡ転送を許可
状態にするＮＥＤＭＡビット２０３とを備え、ＤＭＡ転
送データ数をカウントするＴＣ２０５がデクリメント動
作により所定の値となったとき、信号２１０によりＮＥ
ＤＭＡビット２０３の内容をＥＤＭＡビット２０２に設
定する。このＥＤＭＡビット２０２の内容に基づき、次
のＤＭＡ転送要求が発生したときに、ＤＭＡ転送を継続
するか、あるいは停止するかの制御を行なう。また、上
記ＥＤＭＡビット２０２に値を直接設定することにより
ＤＭＡ転送を緊急に停止することもできる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、メモリと周辺装置との
データ転送をダイレクト・メモリ・アクセス（以下ＤＭ
Ａと記す）方式で行うデータ転送制御装置に関する。
【０００２】
【従来の技術】マイクロコンピュータを利用した情報処
理システムにおいて、周辺装置とメモリ間で大量のデー
タ転送を行ない、これらのデータを中央処理装置で処
理、加工してさらに別の周辺装置，記憶装置へ転送する
といった例は多くある。例えば、印字制御処理システム
において、中央処理装置が他のコンピュータからデータ
を受け取り、受け取ったデータを処理，加工し、印字装
置から転送要求が起こる毎に１文字分のデータずつ転送
するといった場合がその例である。このとき、周辺装置
（印字装置）から中央処理装置（以下ＣＰＵと記す）へ
割り込みを発生し、割り込みルーチンで上述のデータ転
送を行なうと、ＣＰＵのオーバヘッド（割り込み処理の
ための時間）が増大し、システムのデータ処理効率が低
下するため、データ転送を専門に制御するデータ転送制
御装置としてダイレクト・メモリ・アクセス・コントロ
ーラ（以下、ＤＭＡＣという）がある。
【０００３】ＤＭＡＣによるデータ転送（以下、ＤＭＡ
転送という）を行う場合、まず、データ転送を行うべき
メモリ・アドレス、ＤＭＡ転送回数等の各種制御情報を
ＣＰＵの命令実行によりＤＭＡＣ内にあらかじめ設定す
る。次に、周辺装置からのＤＭＡ転送要求をＤＭＡＣが
検知すると、ＤＭＡＣはＣＰＵへバス使用権の空け渡し
を要求する。この要求をＣＰＵが検知すると、アドレス
バス，データバスを含むバスの使用権をＤＭＡＣ側に受
け渡す。ＤＭＡＣは空いたバスを利用して、アドレス情
報，リード／ライト制御信号を発生し、メモリに格納さ
れているデータをＤＭＡ転送要求を発生した周辺装置へ
転送する処理を行なう。
【０００４】このようなＤＭＡ転送動作を繰り返し行う
ことにより、転送回数分のデータ転送を完了すると、Ｄ
ＭＡＣはＣＰＵに対してＤＭＡ転送完了を通知する。Ｃ
ＰＵはＤＭＡ完了を検出すると、割り込み処理および割
り込み処理プログラム・ルーチンを実行する。この割り
込み処理プログラム・ルーチンの中で、ＣＰＵは次のＤ
ＭＡ転送実行に備えてＤＭＡＣの各種制御情報を再設定
し、再びＤＭＡ転送を開始する。
【０００５】このようなＤＭＡ転送を実行する際に、Ｄ
ＭＡ転送の対象となるメモリ空間の領域が少ない場合、
上記メモリを複数の領域に分け、交互に連続してＤＭＡ
転送を実行するといった方法が一般的に行われている。
【０００６】従来のＤＭＡＣにおけるメモリから周辺装
置へのデータ転送について、図を用いて説明する。
【０００７】図７は従来の情報処理システム７５０の主
要部を示すブロック図である。
【０００８】情報処理システム７５０は、ＣＰＵ７０６
とＤＭＡＣ７０５と周辺装置７０４を含むマイクロコン
ピュータ７００，メモリ７０３，周辺装置７０１とから
構成されている。
【０００９】ＣＰＵ７０６は、内部にプログラムカウン
タ（以下ＰＣと記す）と、プログラムステータスワード
（以下ＰＳＷと記す）と、各種レジスタ等をもち、各種
命令の実行制御と、ＤＭＡＣ７０５とのアドレス・バ
ス，データ・バス，リード信号，ライト信号からなるバ
ス７０９の使用権に対する制御を含む情報処理システム
７５０全体の動作制御を行う。
【００１０】ＤＭＡＣ７０５は、ＤＭＡ転送対象アドレ
ス情報を記憶するメモリ・アドレス・レジスタＭＡＲ７
２８と、転送データ数を記憶するターミナル・カウンタ
ＴＣ７２５と、次のＤＭＡ転送対象となる領域の先頭ア
ドレスを記憶するネクスト・メモリ・アドレス・レジス
タＮＭＡＲ７２９と、次のＤＭＡ転送対象となる領域の
転送データ数を記憶するネクスト・ターミナルＮＴＣ７
２６と、ＤＭＡ転送制御を司るＤＭＡ実行制御部７３０
とから構成されている。ＤＭＡ実行制御部７３０は、Ｄ
ＭＡ転送の許可／禁止を指定するＤＭＡ許可ビットＥＤ
ＭＡ７３２等からなるＤＭＡコントロール・レジスタＤ
ＣＲ７３１を含んでいる。ＭＡＲ７２８にＤＭＡ転送開
始アドレスを、ＴＣ７２５にＤＭＡ転送データ数を、Ｎ
ＭＡＲ７２９に次のＤＭＡ転送を行なう領域の先頭アド
レスを、ＮＴＣ７２６に次のＤＭＡ転送を行なう領域の
転送データ数を、ＣＰＵ７０６によりＤＭＡ転送開始前
にあらかじめ設定しておく。ＤＭＡＣ７０５は、周辺装
置７０１からのＤＭＡ転送要求信号７１０の発生を検知
すると、バス使用権の空け渡し要求信号であるＤＭＡサ
ービス要求信号（以下、ＤＭＡＳＶＦ信号という）７１
２とその許可信号であるＤＭＡサービス許可信号（以
下、ＤＭＡＥＮ信号という）７１３とによりＣＰＵ７０
６からバス使用権を得て、メモリ７０３と周辺装置７０
１との間でＤＭＡ転送を実行する。
【００１１】メモリ７０３は、ＣＰＵ７０６のプログラ
ム領域と、データ領域と、ＤＭＡ転送領域Ａ７０７とＤ
ＭＡ転送領域Ｂ７０８とを含み、ＣＰＵ７０６とＤＭＡ
Ｃ７０５のいずれかの制御によりアドレス・バス，デー
タ・バス，リード信号，ライト信号を含むバス７０９を
介し情報処理システム７５０の各種データを記憶する。
【００１２】ＣＰＵ７０６はＤＭＡ転送開始前にまずＤ
ＭＡ転送領域Ａ７０７にＤＭＡ転送データを書き込む。
ＣＰＵ７０６がＤＭＡ転送領域Ａ７０７内の最終データ
までデータを書き込んだ後、ＣＰＵ７０６はＤＣＲ７３
１内のＤＭＡ許可ビットＥＤＭＡ７３２をセットしてＤ
ＭＡ転送領域Ａ７０７に対するＤＭＡ転送を許可状態に
する。これにより、ＤＭＡＣ７０５はＤＭＡ転送領域Ａ
７０７に書き込まれたデータを周辺装置７０１へ転送す
る。ＣＰＵ７０６はＤＭＡ転送領域Ａ７０７に対するＤ
ＭＡ転送の実行以外の間に、ＤＭＡ転送領域Ｂ７０８に
対しＤＭＡ転送データを書き込む。ＤＭＡ転送領域Ａ７
０７の最終データまでＤＭＡ転送が完了したとき、ＤＭ
ＡＣ７０５はＤＭＡ転送領域Ｂ７０８のＤＭＡ転送を直
ちに開始する。ＣＰＵ７０６はＤＭＡ転送領域Ｂ７０８
に対するＤＭＡ転送の実行以外の間に、ＤＭＡ転送領域
Ａ７０７に対しＤＭＡ転送データを書き込む。このよう
にＤＭＡ転送領域Ａ７０７，ＤＭＡ転送領域Ｂ７０８は
交互にＤＭＡ転送対象、またはＣＰＵ７０６による書き
込み対象となる。
【００１３】次にメモリ７０３と周辺装置７０２との間
のＤＭＡ転送の動作について説明する。
【００１４】周辺装置７０１においてＤＭＡ転送を実行
する必要が生じると、周辺装置７０１はＤＭＡ転送要求
信号７１０を活性化し、ＤＭＡＣ７０５に供給する。Ｄ
ＭＡ転送要求信号７１０が活性化されたことにより、Ｄ
ＭＡＣ７０５はＤＭＡＳＶＦ信号７１２を活性化し、Ｃ
ＰＵ７０６に対してバス７０９の使用権を要求する。
【００１５】ＣＰＵ７０６は、データ生成処理、および
生成されたデータをＤＭＡ転送領域７０７，７０８に格
納する処理を含む所定のプログラム処理を実行している
が、同時に、ＤＭＡＣ７０５からのＤＭＡＳＶＦ信号７
１２の状態を常時モニタしている。上記信号７１２が活
性化したことを検知すると、ＰＣ，ＰＳＷ，各種レジス
タ類の内容をプログラム実行時の値のまま保持し、ＤＭ
ＡＥＮ信号７１３を活性化してＤＭＡＣ７０５にバス使
用権を与えたことを伝える。
【００１６】バス使用権を得たＤＭＡＣ７０５は、アド
レス・バスにＤＭＡ転送領域Ａ７０７のＤＭＡ転送対象
アドレス情報を出力し、同時にメモリ・リード信号（Ｒ
Ｄ）を活性化して転送データをメモリ７０３からバス上
に出力する。続いてＤＭＡＣ７０５は、周辺装置７０１
に対しＤＭＡライト信号（ＩＯＷＲ）７１１を活性化
し、ＤＭＡ転送データを書き込む。
【００１７】こうした１回のＤＭＡ転送が実行される毎
に、メモリ・アドレス・レジスタＭＡＲ７２８の内容が
アドレス更新部７１７により更新され、ターミナル・カ
ウンタＴＣ７２５の内容がデクリメンタ７２４により
“１”デクリメントされる。周辺装置７０１から連続し
てＤＭＡ転送要求が発生していなければ、ＤＭＡＣ７０
５は、ＤＭＡサービス要求信号７１２をイン・アクティ
ブにしてＣＰＵ０６にバス使用権の放棄を伝える。ＣＰ
Ｕ７０６はバス使用権を取り戻すと、プログラムの実行
を再開する。ＤＭＡＣ７０５は、上記のＤＭＡ転送を繰
り返し実行し、転送回数分のデータ転送を終了する（Ｔ
Ｃ７２５の内容がデクリメントされ０となる）と、ＤＭ
ＡＣ７０５はＴＣゼロ検出信号７２０により、ＮＭＡＲ
７２９の内容をＭＡＲ７２８に、ＮＴＣ７２６の内容を
ＴＣ７２５にそれぞれロードし、次回のＤＭＡ転送要求
に備える。また、ＤＭＡ割り込み要求信号７１４を活性
化することにより、ＣＰＵ７０６にＤＭＡ転送完了を伝
える。
【００１８】この割り込み要求信号７１４が発生する
と、ＣＰＵ７０６はＰＣ，ＰＳＷをスタックに退避し、
割り込み処理プログラム・ルーチンを起動する。このプ
ログラム・ルーチン処理では、継続してＤＭＡ転送を実
行するか否かを判定し、継続する場合にはそのまま終了
し、継続しない場合にはＥＤＭＡビット７３２をリセッ
トして終了する。ＣＰＵ７０６は割り込み処理プログラ
ムルーチンの終了後、ＰＣ，ＰＳＷをスタックから復帰
させる。
【００１９】上記のように、１つのＤＭＡ転送領域のＤ
ＭＡ転送が終了したときに発生する割込み処理ルーチン
で、次のＤＭＡ転送を継続して行わない場合には、ＥＤ
ＭＡビットをリセットしているが、このとき、ＥＤＭＡ
ビットをリセットするまでの間に次のＤＭＡ転送要求が
発生すると、次の領域に対するＤＭＡ転送が実行されて
しまう。
【００２０】このため、次のような２方式が考えられて
いる。
【００２１】第１の方式は、ＤＭＡ転送終了割込みの中
で上記と同様ＴＣ７２６の値を変更し、ＮＴＣ７２６に
値を書き続ける限りは次のＤＭＡ転送領域に対するＤＭ
Ａ転送を継続して実行するように制御し、ＮＴＣ７２６
に値が書かれなくなったとき、次のＤＭＡ転送領域に対
するＤＭＡ転送を実行しないように制御する方式であ
る。
【００２２】第２の方式は、ＤＭＡ転送許可ビットに
“１”を設定してＤＭＡ転送を許可状態にし、最後のＤ
ＭＡ転送領域に対するＤＭＡ転送実行中に上記ビットを
“０”にし、最後のＤＭＡ転送領域に対するＤＭＡ転送
でＴＣが０となったときに初めて上記ビットが有効とな
って、ＤＭＡ転送が停止する方式である。
【００２３】上記二方式のいずれの場合にも、ＤＭＡ転
送領域の最終データまでＤＭＡ転送を完了したときに確
実にＤＭＡ転送を停止させることができる。
【００２４】
【発明が解決しようとする課題】上述したように、従来
のＤＭＡ転送制御装置を応用した情報処理システムにお
いて、ＤＭＡ転送領域の最終データまでＤＭＡ転送を終
了したときにＤＭＡ転送を停止する方式として二方式あ
り、第一の方式としては、ＮＴＣ７２６に値が書かれな
くなったとき、実行中のＤＭＡ転送領域の最終データに
対するＤＭＡ転送完了時にＤＭＡ転送を停止させる方
式、第二の方式としては、ＤＭＡ転送許可ビットが
“０”に設定されたとき、実行中のＤＭＡ転送領域の最
終データに対するＤＭＡ転送完了時にＤＭＡ転送を停止
させる方式があった。
【００２５】第一の方式としては、ＤＭＡ転送データ数
がそれぞれのＤＭＡ転送領域で等しい場合にもＤＭＡ転
送領域に対するＤＭＡ転送が終了する度に、ＮＴＣの値
を設定し直さなければならない。また、第一の方式，第
二の方式ともに、ＤＭＡ転送領域に対するＤＭＡ転送が
終了したときに、ＤＭＡ転送を停止することはできる
が、例えば、データ処理生成上に発生したエラー等の要
因により、緊急にＤＭＡ転送を停止させたい場合にも、
実行中の領域のすべてのデータに対するＤＭＡ転送が終
了するまで停止させることがでないといった問題点があ
った。
【００２６】
【課題を解決するための手段】本発明の第１のデータ転
送制御装置は、ダイレクトメモリアクセス（ＤＭＡ）方
式でメモリと周辺装置との間でデータ転送を行うデータ
転送制御装置において、ＤＭＡ転送データ数を記憶する
ＤＭＡデータ数記憶手段の値を、ＤＭＡ転送の１実行毎
に更新する手段と、前記ＤＭＡ転送データ数記憶手段の
値が更新された結果所定の値になった時に、前記ＤＭＡ
転送データ数記憶手段を含む内部制御記憶手段に対して
所定データを設定する手段と、前記ＤＭＡ転送データ数
記憶手段の値が更新された結果所定の値になった時に次
のＤＭＡ転送領域に対してＤＭＡ転送を実行するかある
いはＤＭＡ転送を停止するかという情報を格納する次領
域ＤＭＡ転送動作格納手段と、実行中のＤＭＡ転送の実
行を動作させるか、あるいは停止させるかのどちらか一
方を選択して実行するＤＭＡ転送動作格納手段と、前記
ＤＭＡ転送データ数記憶手段の値が更新された結果所定
の値になった時に、前記次領域ＤＭＡ転送動作格納手段
に格納されている値を前記ＤＭＡ転送動作格納手段に設
定する手段とを有することにより、次のＤＭＡ転送領域
に対するＤＭＡ転送を継続して実行するように指定した
場合には、更新された内部制御記憶手段に基づいたＤＭ
Ａ転送が継続して実行され、次のＤＭＡ転送領域に対す
るＤＭＡ転送を継続しないように指定した場合には、自
動的にＤＭＡ転送動作を停止し、かつ、上記動作に加え
て、緊急にＤＭＡ転送を停止させることも可能にしたデ
ータ転送制御装置である。
【００２７】好ましくは、本発明のデータ転送制御装置
は、さらに、連続してＤＭＡ転送を繰り返すべきＤＭＡ
転送対象領域数を記憶するＤＭＡ転送領域数記憶手段
と、第１の請求範囲のＤＭＡ転送データ数記憶手段の値
が更新された結果所定の値になった時に、前記ＤＭＡ転
送領域数記憶手段の値を更新するための領域数更新手段
と、前記ＤＭＡ転送領域数記憶手段の値が更新された結
果所定の値になった時に第１の請求範囲の次領域ＤＭＡ
転送動作格納手段に格納されている値を第１の請求範囲
のＤＭＡ転送動作格納手段に設定する手段とを有するこ
とにより、指定回数のＤＭＡ転送領域に対するＤＭＡ転
送が終了したときにＣＰＵの介在なしに自動的にＤＭＡ
転送動作を停止し、かつ、上記動作に加えて、緊急にＤ
ＭＡ転送を停止させることも可能にしたデータ転送制御
装置である。
【００２８】
【実施例】本発明のデータ転送制御装置の実施例につい
て図を用いて説明する。
【００２９】図１は本発明のデータ転送制御装置である
ＤＭＡＣ１０５を内蔵するマイクロコンピュータ１００
を用いた情報処理システム１５０の構成を示すブロック
図で、第２図はＤＭＡＣの腰部構成を示すブロック図で
ある。マイクロコンピュータ１００は中央処理装置ＣＰ
Ｕ１０６と、周辺装置１０４（例えばデータ受信制御回
路）と、周辺装置１０１とメモリ１０３との間のデータ
転送処理を実行制御するデータ処理回路としてのＤＭＡ
Ｃ１０５とを有している。
【００３０】マイクロコンピュータ１００は、周辺装置
１０４で受信したデータを加工処理してメモリ１０３内
のＤＭＡ転送領域Ａ１０７、あるいはＤＭＡ転送領域Ｂ
１０８に書き込み、ＤＭＡＣ１０５を用いて周辺装置１
０１（例えばプリンタ制御装置）に転送するといった情
報処理システム全体の制御を行なう。
【００３１】周辺装置１０１は、データのリード／ライ
ト用バッファを備えており、ＤＭＡＣ１０５により上記
バッファに送られたデータを基に、印字処理，表示処理
等の周辺装置固有の処理を行う。
【００３２】メモリ１０３は、ＣＰＵ１０６のプログラ
ム領域とデータ領域，二分割したＤＭＡ転送領域である
ＤＭＡ転送領域Ａ１０７とＤＭＡ転送領域Ｂ１０８とを
含み、ＣＰＵ１０６とＤＭＡＣ１０５のいずれかの制御
によりバス１０９を介して情報処理システムの各種デー
タを記憶する。
【００３３】マイクロコンピュータ１００のＣＰＵ１０
６は、内部にＰＣ，ＰＳＷ，各種制御レジスタ等を含
み、各種命令の実行制御と、ＤＭＡＣ１０５との間での
アドレス・バス，データ・バス，リード信号，ライト信
号を含むバス１０９の使用権に対する制御とを含む動作
制御を行う。
【００３４】マイクロコンピュータ１００のＤＭＡＣ１
０５は、図２に示すように、ＤＭＡ転送領域Ａ１０７、
またはＤＭＡ転送領域Ｂ１０８内のＤＭＡ転送対象アド
レス情報を記憶するメモリ・アドレス・レジスタＭＡＲ
２０８と、ＭＡＲ２０８の内容を更新するアドレス更新
部２０７と、次のＤＭＡ転送対象となる領域の先頭アド
レスを記憶するネクスト・メモリ・アドレス・レジスタ
ＮＭＡＲ２０９と、ＤＭＡ転送領域Ａ１０７、またはＤ
ＭＡ転送領域Ｂ１０８にＤＭＡ転送する転送データ数を
記憶するターミナル・カウンタＴＣ２０５と、ＴＣ２０
５の値をデクリメントするデクリメンタ２０４と、次の
ＤＭＡ転送対象となる領域の転送データ数を設定するネ
クスト・ターミナル・カウンタＮＴＣ２０６と、ＤＭＡ
転送制御を司るＤＭＡ実行制御部２００とから構成され
ている。
【００３５】ＤＭＡ実行制御部２００は、ＤＭＡ転送の
許可／禁止を指定するＤＭＡ許可ビットＥＤＭＡ２０
２，ＤＭＡ転送単位（バイト／ワードなど）を指定する
ビット、ＤＭＡ転送方向（Ｉ／Ｏ→ＭＥＭ・ＭＥＭ→Ｉ
／Ｏ）を指定するビット等から構成されるＤＭＡコント
ロール・レジスタＤＣＲ２０１と、次のＤＭＡ転送領域
に対するＤＭＡ転送を許可するか禁止するかを示す次領
域ＤＭＡ許可ビットＮＥＤＭＡ２０３とを含んでいる。
ＤＭＡ許可ビットＥＤＭＡ２０２は“１”が設定されて
いるときＤＭＡ転送が許可状態であることを示し、
“０”が設定されているときＤＭＡ転送が禁止状態であ
ることを示す。また、次領域ＤＭＡ許可ビットＮＥＤＭ
Ａ２０３は“１”が設定されているとき次ＭＰＤＭＡ転
送領域に対するＤＭＡ転送が許可状態であることを示
し、“０”が設定されているとき禁止状態であることを
示す。
【００３６】ＭＡＲ２０８に１回目のＤＭＡ転送領域の
先頭アドレスを、ＴＣ２０５に１回目のＤＭＡ転送領域
のＤＭＡ転送データ数を、ＮＭＡＲ２０９に２回目のＤ
ＭＡ転送領域の先頭アドレスを、ＮＴＣ２０６に２回目
のＤＭＡ転送領域の転送データ数を、ＣＰＵ１０６によ
りＤＭＡ転送開始前にあらかじめ設定しておく。
【００３７】次に、メモリ１０３から周辺装置１０１へ
データを転送する際のＣＰＵ１０６側のソフトウェア処
理について説明する。
【００３８】ＤＭＡ転送領域１０３はＤＭＡ転送領域Ａ
１０７，ＤＭＡ転送領域Ｂ１０８の二つのＤＭＡ転送対
象領域が含まれており、ここではＤＭＡ転送領域Ａ１０
７からＤＭＡ転送を実行し、領域Ａ１０７のＤＭＡ転送
終了後、引続きＤＭＡ転送領域Ｂに対するＤＭＡ転送を
実行し、その御再び領域Ａ１０７に対するＤＭＡ転送を
実行する、というように順次上記二領域に対して交互に
ＤＭＡ転送するものとする。ＣＰＵ１０６はＤＭＡＣ１
０５内の各レジスタに対してＤＭＡ転送情報を初期設定
する。すなわち、ＤＭＡ転送領域Ａ１０７の先頭アドレ
スをＭＡＲ２０８に、ＤＭＡ転送領域Ｂ１０８の先頭ア
ドレスをＮＭＡＲ２０９に、ＤＭＡ転送領域Ａ１０７の
ＤＭＡ転送データ数をＴＣ２０５に、ＤＭＡ転送領域Ｂ
１０８のＤＭＡ転送データ数をＮＴＣ２０６にそれぞれ
設定する。ＣＰＵ１０６はＤＭＡ転送開始前にまずＤＭ
Ａ転送領域ＡにＤＭＡ転送データを書き込む。ＣＰＵ１
０６がＤＭＡ転送領域Ａ１０７内の最終データまでデー
タを書き込んだ後、ＣＰＵ１０６はＤＣＲ２０１内のＤ
ＭＡ許可ビットＥＤＭＡ２０２をセットしてＤＭＡ転送
を許可状態にする。ＤＭＡＣ１０５はＤＭＡ転送領域Ａ
１０７に書き込まれたデータを周辺装置１０１へ転送す
る。ＣＰＵ１０６はＤＭＡ転送領域Ａ１０７に対するＤ
ＭＡ転送の実行以外の間に、ＤＭＡ転送領域Ｂ１０８に
対しＤＭＡ転送データを書き込む。ＤＭＡ転送領域Ａ１
０７の最終データまでＤＭＡ転送が完了すると、ＤＭＡ
Ｃ１０５はＤＭＡ転送領域Ｂ１０８のＤＭＡ転送を直ち
に開始する。ＣＰＵ１０６はＤＭＡ転送領域Ｂ１０８に
対するＤＭＡ転送の実行以外の間に、ＤＭＡ転送領域Ａ
１０７に対しＤＭＡ転送データを書き込む。このように
ＤＭＡ転送領域Ａ１０７，ＤＭＡ転送領域Ｂ１０８は交
互にＤＭＡ転送対象、またはＣＰＵ５１１による書き込
み対象となる。
【００３９】次に、ＤＭＡＣ１０５によるメモリ１０３
から周辺装置１０１へのＤＭＡ転送動作について具体的
に説明する。
【００４０】周辺装置１０１においてＤＭＡ転送を実行
する必要が生じると、周辺装置１０１はＤＭＡ実行制御
部２００に対してＤＭＡ転送要求信号１１０を活性化す
る。
【００４１】このとき、ＥＤＭＡビット２０２が“１”
に設定されている場合には、ＤＭＡ実行制御部１０５
は、ＤＭＡＳＶＦ信号１１２を活性化し、ＣＰＵ１０６
に対して供給する。ＥＤＭＡビット２０２が“０”に設
定されている場合には、ＤＭＡＳＶＦ信号１１２を活性
化しない。ＣＰＵ１０６は、ＤＭＡＳＶＦ信号１１２を
活性化されたことを検知すると、ＰＣ，ＰＳＷ，各種レ
ジスタ類の内容をプログラム実行時の値のまま保持しＤ
ＭＡＥＮ信号１１３を活性化して、ＤＭＡＣ１０５にバ
ス使用権を与えたことを伝える。
【００４２】バス１０９の使用権を得たＤＭＡＣ１０５
は、ＭＡＲ２０８の内容が示すＤＭＡ転送対象アドレス
情報をバス１０９に出力してＤＭＡ転送領域Ａ１０７か
ら転送データをバス１０９上に読み出し、周辺装置１０
１に対してＤＭＡライト信号（ＩＯＷＲ）１１１を出力
する。これにより、周辺装置１０１は転送データの書き
込みを行なう。
【００４３】上記ＤＭＡ転送を１回実行するごとに、Ｔ
Ｃ２０５の内容はデクリメンタ２０４に読み出され
“１”デクリメントされた後書き戻される。また、ＤＭ
Ａ転送を１回実行するごとにＭＡＲ２０８の内容はアド
レス更新部２０７に読み出されインクリメント，デクリ
メント等により次のＤＭＡ転送対象アドレスに更新され
た後、書き戻される。周辺装置１０１から連続してＤＭ
Ａ転送要求信号１１０が発生していなければ、ＤＭＡＣ
１０５は、ＤＭＡＳＶＦ信号１１２をイン・アクティブ
にして、ＣＰＵ１０６にバス使用権の放棄を伝えＤＭＡ
転送動作を終了する。ＣＰＵ１０６はバス使用権を取り
戻すと、プログラムの実行を再開する。
【００４４】次にＤＭＡ転送要求が発生すると、ＤＭＡ
Ｃ１０５は更新されたＭＡＲ２０８が示すＤＭＡ転送対
象アドレスに対して引き続き上記と同様のＤＭＡ転送を
実行する。
【００４５】以上のようなＤＭＡ転送を実行する度にＴ
Ｃ２０５がデクリメントされていき、ＴＣ２０５が０と
なったとき、すなわちＤＭＡ転送領域Ａ１０７のすべて
のデータに対するＤＭＡ転送が終了したとき、ＴＣゼロ
検出信号２１０が活性化される。この検出信号２１０が
活性化されると、ＮＭＡＲ２０９の内容がＭＡＲ２０８
に、ＮＴＣ２０６の内容がＴＣ２０５にそれぞれロード
される。また、上記検出信号２１０はＤＭＡ実行制御部
２００にも供給される。ＤＭＡ実行制御部２００はこの
検出信号２１０の活性化により、ＮＥＤＭＡビット２０
３の内容をＥＤＭＡビット２０２にセットするととも
に、ＣＰＵ１１に対してＤＭＡ割り込み要求信号ＩＮＴ
ＲＱ１１４を活性化する。
【００４６】ここで、ＮＥＤＭＡビット２０３には、次
のＤＭＡ転送領域に対するＤＭＡ転送を行なうか否かの
情報が設定されている。次にＤＭＡ転送領域に対するＤ
ＭＡ転送を行なう場合、ＮＥＤＭＡ２０３には“１”が
設定されているので、上記動作によりＮＥＤＭＡ２０３
の内容がＥＤＭＡビット２０２に格納されると、ＥＤＭ
Ａビット２０２はセット（“１”）されたままとなるの
で、次のＤＭＡ転送要求が発生した場合ＤＭＡＳＶＦ信
号１１２が活性化され、ＤＭＡ転送領域Ｂ１０８から引
続きＤＭＡ転送が開始される（図４（Ａ））。また、次
のＤＭＡ転送領域に対するＤＭＡ転送を行わない場合、
ＮＥＤＭＡ２０３には“０”が設定されているので、Ｅ
ＤＭＡビット２０２はリセット（“０”）される。次の
ＤＭＡ転送要求が発生するとＤＭＡ転送要求はマスクさ
れ、ＤＭＡＳＶＦ１１２は活性化されないため、次のＤ
ＭＡ転送が実行せず停止する（図５（Ａ））。
【００４７】一方、ＣＰＵ１０６は、ＤＭＡ転送領域Ａ
１０７に対するＤＭＡ転送が終了したことにより起動さ
れる割り込み処理プログラム・ルーチンで、第３図に示
すような処理を行なう。まず、現在ＤＭＡ転送が行われ
ているＤＭＡ転送領域（領域Ｂ１０８）の最終データま
でＤＭＡ転送を完了後、次のＤＭＡ転送領域（領域Ａ１
０７）に対するＤＭＡ転送を引続き実行するか否かを判
断する。引続き実行しない場合、ＮＥＤＭＡビット２０
３を“０”にリセットする。実行する場合、ＮＥＤＭＡ
ビット２０３を“１”にセットしたままにしておき、Ｄ
ＭＡ転送領域Ａ１０７のＤＭＡ転送開始アドレスをＮＭ
ＡＲ２０９に、ＤＭＡ転送領域Ａ１０７の転送データ数
をＮＴＣ２０６にそれぞれ設定して、領域Ｂに対するＤ
ＭＡ転送が終了したとき引続き領域Ａに対するＤＭＡ転
送を開始できるように準備しておく。
【００４８】上述のようにして、ＤＭＡ転送終了割り込
み処理ルーチンの中で、次のＤＭＡ転送対象領域に対す
るＤＭＡ転送許可ビットＮＥＤＭＡ２０３をセット、あ
るいはリセットすれば、現在実行中のＤＭＡ転送終了時
に次の領域のＤＭＡ転送を継続して実行するか、あるい
はＤＭＡ転送を停止することができる。
【００４９】また、ＤＭＡ転送データを生成処理時に発
生したエラー等の要因で、実行中のＤＭＡ転送を緊急に
停止する必要が生じた場合、ＥＤＭＡビット２０２をＣ
ＰＵ１０６により直接リセットする。これにより、次に
ＤＭＡ転送要求が発生しても、ＤＭＡ転送要求はＥＤＭ
Ａビット２０２によりマスクされ、ＤＭＡＳＶＦ１１２
が活性化されず、ＤＭＡ転送は停止する（図４
（Ｂ））。
【００５０】第２の実施例について図６を用いて説明す
る。なお本実施例の構成は実施例１とほぼ同様の構成で
あるのでここでは実施例１と異なる部分についてのみ説
明する。
【００５１】本実施例ではＤＭＡ実行制御部６００内
に、ＥＤＭＡビット２０２等からなるＤＭＡコントロー
ル・レジスタＤＣＲ２０１と、ＮＥＤＭＡビット２０３
の他に、何領域のＤＭＡ転送対象領域に対して継続して
ＤＭＡ転送を実行するかを示すエリア・カウンタ６０１
と、上記エリア・カウンタ６０１をデクリメントするデ
クリメンタ６０２とが含まれている。
【００５２】ＣＰＵ１１はＤＭＡ転送に先だって、実施
例１と同様ＴＣ２０５，ＮＴＣ２０６，ＭＡＲ２０８，
ＮＭＡＲ２０９に対し初期設定を行なうとともに、上記
エリア・カウンタ６０１に継続してＤＭＡ転送を実行す
るＤＭＡ転送領域数を設定しておく。また、ＮＥＤＭＡ
ビット２０３は“０”に設定しておく。その後、ＥＤＭ
Ａ２０２をセットしてＤＭＡ転送領域Ａ１０７に対する
ＤＭＡ転送をスタートする。
【００５３】ＤＭＡ転送要求信号１１０が活性化される
と実施例１と同様にＤＭＡ転送が実行される。ＴＣ２０
５の値がデクリメントされた際０となったとき、すなわ
ち１つのＤＭＡ転送領域に対するＤＭＡ転送が終了した
とき、ＴＣゼロ検出信号６０４が活性化され、エリア・
カウンタ６０１の内容がデクリメンタ６０２に読み出さ
れ、“１”デクリメントされた後書き戻される。ＴＣ２
０５がデクリメントされ０となる度に、エリア・カウン
タ６０１の内容はデクリメントされる。エリア・カウン
タ６０１がデクリメントされた結果０となったとき、エ
リア・カウンタ・ゼロ検出信号６０３を活性化する。こ
の検出信号６０３によりＤＭＡ実行制御部６００は、継
続してＤＭＡ転送すべき領域数分のすべてのＤＭＡ転送
を完了したことを検知し、ＮＥＤＭＡビット２０３をＥ
ＤＭＡビット２０２にロードする。このとき、ＮＥＤＭ
Ａビット２０３には“０”が格納されているので、ＥＤ
ＭＡビット２０２には“０”が格納される。このため、
次のＤＭＡ転送要求が発生してもＥＤＭＡビット２０２
によりますくされ、ＤＭＡＳＶＦ１１２は活性化され
ず、ＤＭＡ転送は直ちに停止する。
【００５４】このように本実施例では、ＤＭＡ転送領域
数をあらかじめエリア・カウンタに格納しておき、エリ
アカウンタで指定された数のＤＭＡ転送領域に対するす
べてのＤＭＡ転送が終了したときにＤＭＡ転送を禁止す
るので、ＤＭＡ転送を実行する領域数をＣＰＵにより管
理することなく、ＤＭＡ転送を停止することができる。
例えば、印字するデータをＣＰＵで生成しＤＭＡ転送に
よりプリンタに転送する場合、印字する１行分のデータ
を１つのＤＭＡ転送領域に対応させて連続してＤＭＡ転
送し、１ページ分のデータのＤＭＡ転送を完了したとき
にＤＭＡ転送を停止させることがある。この場合、エリ
ア・カウンタに１ページ分の行数をあらかじめ設定して
おけば、１ページ分のデータのＤＭＡ転送が終了したと
き、ＣＰＵが介在することなくＤＭＡ転送を停止するこ
とができる。
【００５５】また、ＤＭＡ転送データを生成処理時に発
生したエラー等の要因で、実行中のＤＭＡ転送を緊急に
停止する必要が生じた場合、ＥＤＭＡビット２０２をＣ
ＰＵ１０６により直接リセットすれば、実施例１と同様
にして、リセットした直後からＤＭＡ転送を停止するこ
ともできる。
【００５６】なお、実施例１，実施例２ではメモリ・ア
ドレス・レジスタを直接更新する方式を採ったが、メモ
リ・アドレス・レジスタとターミナル・カウンタとを加
算または減算する演算を行ってＤＭＡ転送対象アドレス
情報を生成する方式を採った場合にも、本発明と同様の
構成により実現できることは容易に類推できる。
【００５７】
【発明の効果】以上説明したように、本発明のマイクロ
コンピュータにおけるデータ転送制御装置（ＤＭＡＣ）
によれば、１つのＤＭＡ転送領域に対し、転送回数分の
ＤＭＡ転送が完了したときに、次のＤＭＡ転送の先頭ア
ドレス、および次のＤＭＡ転送領域の転送回数を自動的
に更新し、次のＤＭＡ転送領域に対するＤＭＡ転送を継
続して実行するように指定されている場合には、更新さ
れたアドレス、転送回数に伴ったＤＭＡ転送が継続して
実行され、また、次のＤＭＡ転送領域に対するＤＭＡ転
送を継続しないように指定されている場合には、自動的
にＤＭＡ転送動作を停止する。これにより、例えば印字
するデータをＣＰＵで生成しＤＭＡ転送によりプリンタ
に転送する場合、印字する１行分のデータを１つのＤＭ
Ａ転送領域に対応させて連続してＤＭＡ転送し、最終行
のＤＭＡ転送を実行しているときに次転送領域に対する
ＤＭＡ転送を継続しないように指定すれば、１ページ分
のデータのＤＭＡ転送を完了したときにＤＭＡ転送を停
止させることができる。
【００５８】上記動作に加えて、例えば、データ処理時
に発生したエラー等の要因により、緊急にＤＭＡ転送を
停止させたい場合には、ＤＭＡ転送許可ビットをリセッ
トすることにより、転送実行中のＤＭＡ転送領域に対す
るＤＭＡ転送が終了するまで待たずに直ちにＤＭＡ転送
を停止することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施例におけるＤＭＡＣを用い
た情報処理システム構成を示すブロック図である。
【図２】本発明の第一の実施例におけるＤＭＡＣの要部
構成を示すブロック図である。
【図３】本発明の第一の実施例のＤＭＡ転送におけるＣ
ＰＵ処理フローである。
【図４】本発明の第一の実施例におけるＤＭＡ転送動作
のタイミング・チャートである。
【図５】本発明の第一の実施例におけるＤＭＡ転送動作
のタイミング・チャートである。
【図６】本発明の第二の実施例におけるＤＭＡＣの要部
構成を示すブロック図である。
【図７】従来のＤＭＡＣを用いて情報処理システムのブ
ロック図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ダイレクトメモリアクセス（ＤＭＡ）方
    式でメモリと周辺装置との間でデータ転送を行うデータ
    転送制御装置において、ＤＭＡ転送データ数を記憶する
    ＤＭＡデータ数記憶手段の値を、ＤＭＡ転送の１実行毎
    に更新する手段と、前記ＤＭＡ転送データ数記憶手段の
    値が更新された結果所定の値になった時に、前記ＤＭＡ
    転送データ数記憶手段を含む内部制御記憶手段に対して
    所定データを設定する手段と、前記ＤＭＡ転送データ数
    記憶手段の値が更新された結果所定の値になった時に次
    のＤＭＡ転送領域に対してＤＭＡ転送を実行するかある
    いはＤＭＡ転送を停止するかという情報を格納する次領
    域ＤＭＡ転送動作格納手段と、実行中のＤＭＡ転送の実
    行を動作させるか、あるいは停止させるかのどちらか一
    方を選択して実行するＤＭＡ転送動作格納手段と、前記
    ＤＭＡ転送データ数記憶手段の値が更新された結果所定
    の値になった時に、前記次領域ＤＭＡ転送動作格納手段
    に格納されている値を前記ＤＭＡ転送動作格納手段に設
    定する手段とを有することを特徴とするデータ転送制御
    装置。
  2. 【請求項２】 請求項１記載のデータ転送制御装置にお
    いて、さらに、連続してＤＭＡ転送を繰り返すべきＤＭ
    Ａ転送対象領域数を記憶するＤＭＡ転送領域数記憶手段
    と、第１の請求範囲のＤＭＡ転送データ数記憶手段の値
    が更新された結果所定の値になった時に、前記ＤＭＡ転
    送領域数記憶手段の値を更新するための領域数更新手段
    と、前記ＤＭＡ転送領域数記憶手段の値が更新された結
    果所定の値になった時に第１の請求範囲の次領域ＤＭＡ
    転送動作格納手段に格納されている値を第１の請求範囲
    のＤＭＡ転送動作格納手段に設定する手段とを有するこ
    とを特徴とするデータ転送制御装置。
JP3172853A 1991-07-15 1991-07-15 データ転送制御装置 Pending JPH0520263A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3172853A JPH0520263A (ja) 1991-07-15 1991-07-15 データ転送制御装置
US07/913,279 US5325489A (en) 1991-07-15 1992-07-14 Data transfer control device using direct memory access
KR1019920012560A KR960007839B1 (ko) 1991-07-15 1992-07-15 데이타 전송 제어 장치
EP92112019A EP0524530B1 (en) 1991-07-15 1992-07-15 DMA controller
DE69230961T DE69230961T2 (de) 1991-07-15 1992-07-15 DMA-Steuerung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3172853A JPH0520263A (ja) 1991-07-15 1991-07-15 データ転送制御装置

Publications (1)

Publication Number Publication Date
JPH0520263A true JPH0520263A (ja) 1993-01-29

Family

ID=15949515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3172853A Pending JPH0520263A (ja) 1991-07-15 1991-07-15 データ転送制御装置

Country Status (5)

Country Link
US (1) US5325489A (ja)
EP (1) EP0524530B1 (ja)
JP (1) JPH0520263A (ja)
KR (1) KR960007839B1 (ja)
DE (1) DE69230961T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530744A (ja) * 2008-08-06 2011-12-22 アスペン・アクイジション・コーポレーション 停止可能および再始動可能ｄｍａエンジン

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05108548A (ja) * 1991-10-15 1993-04-30 Nec Ic Microcomput Syst Ltd Ｄｍａコントローラ
JP3471384B2 (ja) * 1993-03-19 2003-12-02 富士通株式会社 データ転送装置及びデータ転送処理方法
JPH0736806A (ja) * 1993-07-15 1995-02-07 Nec Corp Ｄｍａ方式
AU703975B2 (en) * 1993-07-15 1999-04-01 Nec Corporation DMA operable in compliance with pointers, each including a discrimination bit
US5634076A (en) * 1994-10-04 1997-05-27 Analog Devices, Inc. DMA controller responsive to transition of a request signal between first state and second state and maintaining of second state for controlling data transfer
US5619728A (en) * 1994-10-20 1997-04-08 Dell Usa, L.P. Decoupled DMA transfer list storage technique for a peripheral resource controller
US5732279A (en) * 1994-11-10 1998-03-24 Brooktree Corporation System and method for command processing or emulation in a computer system using interrupts, such as emulation of DMA commands using burst mode data transfer for sound or the like
KR0135813B1 (ko) * 1994-12-19 1998-06-15 김광호 엠피이지으로 압축된 데이타 전송방법 및 그 방법을 수행하기 위한 장치
JPH08307617A (ja) * 1995-05-10 1996-11-22 Canon Inc 通信装置
US5954811A (en) * 1996-01-25 1999-09-21 Analog Devices, Inc. Digital signal processor architecture
US5896543A (en) * 1996-01-25 1999-04-20 Analog Devices, Inc. Digital signal processor architecture
US5754884A (en) * 1996-05-20 1998-05-19 Advanced Micro Devices Method for improving the real-time functionality of a personal computer which employs an interrupt servicing DMA controller
US6055583A (en) * 1997-03-27 2000-04-25 Mitsubishi Semiconductor America, Inc. DMA controller with semaphore communication protocol
US6453334B1 (en) 1997-06-16 2002-09-17 Streamtheory, Inc. Method and apparatus to allow remotely located computer programs and/or data to be accessed on a local computer in a secure, time-limited manner, with persistent caching
US6002882A (en) * 1997-11-03 1999-12-14 Analog Devices, Inc. Bidirectional communication port for digital signal processor
US6055584A (en) * 1997-11-20 2000-04-25 International Business Machines Corporation Processor local bus posted DMA FlyBy burst transfers
US6061779A (en) * 1998-01-16 2000-05-09 Analog Devices, Inc. Digital signal processor having data alignment buffer for performing unaligned data accesses
US6412027B1 (en) * 1998-02-11 2002-06-25 Globespanvirata, Inc. Direct memory access controller having on-board arbitration circuitry
US6092124A (en) * 1998-04-17 2000-07-18 Nvidia Corporation Method and apparatus for accelerating the rendering of images
JP2001350713A (ja) * 2000-06-07 2001-12-21 Hitachi Ltd 転送制御装置
US6654818B1 (en) * 2000-06-22 2003-11-25 International Business Machines Corporation DMA access authorization for 64-bit I/O adapters on PCI bus
US8831995B2 (en) 2000-11-06 2014-09-09 Numecent Holdings, Inc. Optimized server for streamed applications
US7062567B2 (en) 2000-11-06 2006-06-13 Endeavors Technology, Inc. Intelligent network streaming and execution system for conventionally coded applications
US7047328B1 (en) * 2001-07-13 2006-05-16 Legerity, Inc. Method and apparatus for accessing memories having a time-variant response over a PCI bus by using two-stage DMA transfers
US6922740B2 (en) * 2003-05-21 2005-07-26 Intel Corporation Apparatus and method of memory access control for bus masters
US7383363B2 (en) * 2004-11-20 2008-06-03 Marvell International Technology Ltd. Method and apparatus for interval DMA transfer access
US8024523B2 (en) 2007-11-07 2011-09-20 Endeavors Technologies, Inc. Opportunistic block transmission with time constraints
US20070240011A1 (en) * 2006-04-05 2007-10-11 Texas Instruments Incorporated FIFO memory data pipelining system and method for increasing I²C bus speed
US8892738B2 (en) 2007-11-07 2014-11-18 Numecent Holdings, Inc. Deriving component statistics for a stream enabled application
JP5790043B2 (ja) * 2011-03-14 2015-10-07 株式会社リコー データ転送システム及びデータ転送方法
US11321249B2 (en) * 2018-03-26 2022-05-03 Samsung Electronics Co., Ltd. Mechanism to autonomously manage SSDS in an array

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430705A (en) * 1980-05-23 1984-02-07 International Business Machines Corp. Authorization mechanism for establishing addressability to information in another address space
US4703418A (en) * 1985-06-28 1987-10-27 Hewlett-Packard Company Method and apparatus for performing variable length data read transactions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530744A (ja) * 2008-08-06 2011-12-22 アスペン・アクイジション・コーポレーション 停止可能および再始動可能ｄｍａエンジン
US8732382B2 (en) 2008-08-06 2014-05-20 Qualcomm Incorporated Haltable and restartable DMA engine

Also Published As

Publication number Publication date
US5325489A (en) 1994-06-28
KR960007839B1 (ko) 1996-06-12
EP0524530A1 (en) 1993-01-27
DE69230961D1 (de) 2000-05-31
EP0524530B1 (en) 2000-04-26
KR930002956A (ko) 1993-02-23
DE69230961T2 (de) 2001-01-18

Similar Documents

Publication Publication Date Title
JPH0520263A (ja) データ転送制御装置
JP3055917B2 (ja) データ転送制御装置
EP0464615B1 (en) Microcomputer equipped with DMA controller
JP2978539B2 (ja) データ転送制御装置
JP3676882B2 (ja) マイクロプロセッサ及びその周辺装置
US5968159A (en) Interrupt system with fast response time
US5928348A (en) Method of processing interrupt requests and information processing apparatus using the method
JP4151362B2 (ja) バス調停方式、データ転送装置、及びバス調停方法
JP2819705B2 (ja) データ転送制御装置
JP3265582B2 (ja) マイクロコンピュータ
JP2560968B2 (ja) コンピュータシステム
JP2765267B2 (ja) ダイレクトメモリアクセス転送制御装置
JP2679440B2 (ja) 情報処理装置
JP3481357B2 (ja) Ｄｍａデータ転送制御方式
JPH02166548A (ja) 共通バス制御方式
JPH02219157A (ja) コンピュータシステム内のバスアービタ
JPS6336543B2 (ja)
JP2004021713A (ja) 半導体記憶装置
JPH0236971B2 (ja)
JP2001005775A (ja) バスシステム
JPH034349A (ja) Ｄｍａ転送方式
JPS6143369A (ja) マルチプロセツサシステム
JPH05334239A (ja) バスシステム
JPH05113947A (ja) Ｄｍａ制御方式
JPH02224048A (ja) 情報処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030930