KR930002956A - 데이타 전달 제어 장치 - Google Patents

데이타 전달 제어 장치 Download PDF

Info

Publication number
KR930002956A
KR930002956A KR1019920012560A KR920012560A KR930002956A KR 930002956 A KR930002956 A KR 930002956A KR 1019920012560 A KR1019920012560 A KR 1019920012560A KR 920012560 A KR920012560 A KR 920012560A KR 930002956 A KR930002956 A KR 930002956A
Authority
KR
South Korea
Prior art keywords
data
storage means
area
value
storing
Prior art date
Application number
KR1019920012560A
Other languages
English (en)
Other versions
KR960007839B1 (ko
Inventor
유꼬 미쯔히라
쯔요시 가따요세
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR930002956A publication Critical patent/KR930002956A/ko
Application granted granted Critical
Publication of KR960007839B1 publication Critical patent/KR960007839B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음.

Description

데이타 전달 제어장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 제 1실시예에 따른 DMA제어기를 이용한 정보 처리 시스템의 구성을 도시한 블럭도,
제 2도는 본 발명의 제 1실시예에 따른 DMA 제어기의 주요부의 구성을 도시한 블럭도,
제 3도는 제 1도에 도시된 제 1실시예에 따른 DMA제어기를 이용한 DMA 전달 제어부의 내용(contents)을 설명한 플로우차트,
제 6도는 본 발명의 제 1실시예에 따른 DMA 전달에서 CPU에 의한 인터럽트 처리 프로그램 루틴을 설명한 플로우챠트.

Claims (6)

  1. CPU 및 주변부로 부터 전달된 데이타를 저장하는 다수의 영역을 가진 메모리 사이에서의 데이타 전달을 다이렉트 메모리 억세스를 이용하여 제어할 데이타 전달 제어 장치에 있어서, 메모리의 데이타 영역내에 데이타 전달을 위한 데이타의 어드레스를 저장할 어드레스 저장수단, 데이타 전달이 수행될 때마다 어드레스 저장수단의 어드레스르 갱생한 수단, 전달될 데이타수를 저장할 데이타수 저장수단, 데이타 전달이 수행될 때마다 데이타 수 저장 수단에서 값을 갱생할 수단과, 데이타 전달 요구문에 따라 어드레스 저장 수단에 의해 나타낸 데이타 영역내의 데이타 전달을 수행할 수행 제어 수단을 포함하며, 상기 수행 제어 수단은 데이타 전달 요구와 동시에 데이타 전달의 수행을 인가하거나 금지하는 여부를 나타내는 정보를 저장할 인가 정보 저장수단, 다음 전달 영역에 대한 데이타 전달을 수행하는 여부를 나타내는 정보를 미리 저장할 다음 영역 정보 저장 수단과, 인가 정보 저장 수단에서의 값에 따라 데이타 전달을 수행하거나 금지하도록 데이타수 저장 수단에서의 값이 예정된 값이될 시에 다음 영역 정보 저장 수단내의 인가 정보 저장 수단으로 적재할 적재 수단을 포함하는 것을 특징으로 하는 데이타 전달 제어 장치.
  2. 제 1항에 있어서, 데이타수 저장수단에서의 값이 예정된 값이될 시에 어드레스 저장 수단에서 세트될 다음 전달 영역의 어드레스를 미리 저장할 다음 영역 어드레스 저장 수단과, 데이타수 저장 수단에서 세트될 다음 영역에 대한 전달 데이타수를 미리 저장할 다음 영역 데이타수 저장 수단을 포함하는 것을 특징으로 하는 데이타 전달 제어장치.
  3. 제 1항에 있어서, 다음 영역에 대한 데이타 전달이 연속될 시에 다음 영역 정보 수단에서 전달을 인가할 정보와, 연속되지 않을 시에 전달을 금지할 정보를 세트 할 수단을 포함하는 것을 특징으로 하는 데이타 전달 제어장치.
  4. 제 1항에 있어서, 전달의 비상 정지를 위한 요구와 동시에 인가 정보 저장 수단을 직접 세트할 수단을 포함하는 것을 특징으로 하는 데이타 전달 제어 장치.
  5. 제 1항에 있어서, 연속적으로 데이타 전달 영역수를 저장할 전달 영역수 저장 수단, 전달 데이타 수 저장 수단에서의 값이 갱생 결과로서 예정된 값이 될 시에 전달 영역수 저장 수단에서의 값을 갱생할 영역수 갱생 수단과, 전달 데이타 수 저장 수단에서의 값이 갱생 결과로서 예정된 값이 될 시에 다음 영역 정보 저장 수단내에 저장된 값을 전달 인가 정보 저장 수단으로 세트할 수단을 포함하는 것을 특징으로 하는 데이타 전달 제어 장치.
  6. 제 5항에 있어서, 전달을 금지할 정보는 상기 다음 영역 정보 저장 수단에서 미리 세트되는 데이타 전달 제어 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920012560A 1991-07-15 1992-07-15 데이타 전송 제어 장치 KR960007839B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-172853 1991-07-15
JP3172853A JPH0520263A (ja) 1991-07-15 1991-07-15 データ転送制御装置

Publications (2)

Publication Number Publication Date
KR930002956A true KR930002956A (ko) 1993-02-23
KR960007839B1 KR960007839B1 (ko) 1996-06-12

Family

ID=15949515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012560A KR960007839B1 (ko) 1991-07-15 1992-07-15 데이타 전송 제어 장치

Country Status (5)

Country Link
US (1) US5325489A (ko)
EP (1) EP0524530B1 (ko)
JP (1) JPH0520263A (ko)
KR (1) KR960007839B1 (ko)
DE (1) DE69230961T2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05108548A (ja) * 1991-10-15 1993-04-30 Nec Ic Microcomput Syst Ltd Ｄｍａコントローラ
JP3471384B2 (ja) * 1993-03-19 2003-12-02 富士通株式会社 データ転送装置及びデータ転送処理方法
JPH0736806A (ja) * 1993-07-15 1995-02-07 Nec Corp Ｄｍａ方式
AU703975B2 (en) * 1993-07-15 1999-04-01 Nec Corporation DMA operable in compliance with pointers, each including a discrimination bit
US5634076A (en) * 1994-10-04 1997-05-27 Analog Devices, Inc. DMA controller responsive to transition of a request signal between first state and second state and maintaining of second state for controlling data transfer
US5619728A (en) * 1994-10-20 1997-04-08 Dell Usa, L.P. Decoupled DMA transfer list storage technique for a peripheral resource controller
US5732279A (en) * 1994-11-10 1998-03-24 Brooktree Corporation System and method for command processing or emulation in a computer system using interrupts, such as emulation of DMA commands using burst mode data transfer for sound or the like
KR0135813B1 (ko) * 1994-12-19 1998-06-15 김광호 엠피이지으로 압축된 데이타 전송방법 및 그 방법을 수행하기 위한 장치
JPH08307617A (ja) * 1995-05-10 1996-11-22 Canon Inc 通信装置
US5954811A (en) * 1996-01-25 1999-09-21 Analog Devices, Inc. Digital signal processor architecture
US5896543A (en) * 1996-01-25 1999-04-20 Analog Devices, Inc. Digital signal processor architecture
US5754884A (en) * 1996-05-20 1998-05-19 Advanced Micro Devices Method for improving the real-time functionality of a personal computer which employs an interrupt servicing DMA controller
US6055583A (en) * 1997-03-27 2000-04-25 Mitsubishi Semiconductor America, Inc. DMA controller with semaphore communication protocol
US6453334B1 (en) 1997-06-16 2002-09-17 Streamtheory, Inc. Method and apparatus to allow remotely located computer programs and/or data to be accessed on a local computer in a secure, time-limited manner, with persistent caching
US6002882A (en) * 1997-11-03 1999-12-14 Analog Devices, Inc. Bidirectional communication port for digital signal processor
US6055584A (en) * 1997-11-20 2000-04-25 International Business Machines Corporation Processor local bus posted DMA FlyBy burst transfers
US6061779A (en) * 1998-01-16 2000-05-09 Analog Devices, Inc. Digital signal processor having data alignment buffer for performing unaligned data accesses
US6412027B1 (en) * 1998-02-11 2002-06-25 Globespanvirata, Inc. Direct memory access controller having on-board arbitration circuitry
US6092124A (en) * 1998-04-17 2000-07-18 Nvidia Corporation Method and apparatus for accelerating the rendering of images
JP2001350713A (ja) * 2000-06-07 2001-12-21 Hitachi Ltd 転送制御装置
US6654818B1 (en) * 2000-06-22 2003-11-25 International Business Machines Corporation DMA access authorization for 64-bit I/O adapters on PCI bus
US7062567B2 (en) 2000-11-06 2006-06-13 Endeavors Technology, Inc. Intelligent network streaming and execution system for conventionally coded applications
US8831995B2 (en) 2000-11-06 2014-09-09 Numecent Holdings, Inc. Optimized server for streamed applications
US7047328B1 (en) * 2001-07-13 2006-05-16 Legerity, Inc. Method and apparatus for accessing memories having a time-variant response over a PCI bus by using two-stage DMA transfers
US6922740B2 (en) * 2003-05-21 2005-07-26 Intel Corporation Apparatus and method of memory access control for bus masters
US7383363B2 (en) * 2004-11-20 2008-06-03 Marvell International Technology Ltd. Method and apparatus for interval DMA transfer access
US8024523B2 (en) 2007-11-07 2011-09-20 Endeavors Technologies, Inc. Opportunistic block transmission with time constraints
US20070240011A1 (en) * 2006-04-05 2007-10-11 Texas Instruments Incorporated FIFO memory data pipelining system and method for increasing I²C bus speed
US8261345B2 (en) 2006-10-23 2012-09-04 Endeavors Technologies, Inc. Rule-based application access management
US8892738B2 (en) 2007-11-07 2014-11-18 Numecent Holdings, Inc. Deriving component statistics for a stream enabled application
JP2011530744A (ja) * 2008-08-06 2011-12-22 アスペン・アクイジション・コーポレーション 停止可能および再始動可能ｄｍａエンジン
JP5790043B2 (ja) * 2011-03-14 2015-10-07 株式会社リコー データ転送システム及びデータ転送方法
US11321249B2 (en) * 2018-03-26 2022-05-03 Samsung Electronics Co., Ltd. Mechanism to autonomously manage SSDS in an array

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430705A (en) * 1980-05-23 1984-02-07 International Business Machines Corp. Authorization mechanism for establishing addressability to information in another address space
US4703418A (en) * 1985-06-28 1987-10-27 Hewlett-Packard Company Method and apparatus for performing variable length data read transactions

Also Published As

Publication number Publication date
US5325489A (en) 1994-06-28
KR960007839B1 (ko) 1996-06-12
DE69230961D1 (de) 2000-05-31
DE69230961T2 (de) 2001-01-18
EP0524530B1 (en) 2000-04-26
EP0524530A1 (en) 1993-01-27
JPH0520263A (ja) 1993-01-29

Similar Documents

Publication Publication Date Title
KR930002956A (ko) 데이타 전달 제어 장치
US6553487B1 (en) Device and method for performing high-speed low overhead context switch
KR910005997B1 (ko) 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치
KR900013403A (ko) 개선된 입.출력 인터럽트 제어를 가지는 가상 컴퓨터 시스템
US5561816A (en) Data transfer controlling device for use in a direct memory access (DMA) system
TW343305B (en) Cache control system
US6742089B1 (en) Access controller and access method for controlling access from a CPU to a memory based on use states of plural access ports
JPH04100158A (ja) キャッシュ制御方式
CA2247903A1 (en) Device and process for handling the execution of a job in a data processing system
JPS63172343A (ja) 命令先取り方式
JPS5730170A (en) Buffer memory control system
KR910008678B1 (ko) 정보 기억 제어 시스템
KR840007192A (ko) 데이타 처리시스템
JPH0554009A (ja) プログラムロード方式
JPH0329041A (ja) 分散ページング制御方式
JPH0776941B2 (ja) データ先読み制御方式
JP3190661B2 (ja) 情報処理システム
JPH01142955A (ja) 情報処理装置
JP2000163309A (ja) メモリ管理方法およびメモリ管理装置、並びに記録媒体
JPH0240717A (ja) 情報処理装置
JPS58117041A (ja) パタ−ン情報格納・制御方式
JPS6376041A (ja) 複数ポ−トに対するデ−タのリ−ド，ライト方式
JP2001154860A (ja) オペレーティングシステムのメモリ管理方法
JPS6269337A (ja) キヤツシユ制御方式
JPH01137381A (ja) スイッチマトリクス制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050610

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee