JP2001005775A - バスシステム - Google Patents

バスシステム

Info

Publication number
JP2001005775A
JP2001005775A JP11172560A JP17256099A JP2001005775A JP 2001005775 A JP2001005775 A JP 2001005775A JP 11172560 A JP11172560 A JP 11172560A JP 17256099 A JP17256099 A JP 17256099A JP 2001005775 A JP2001005775 A JP 2001005775A
Authority
JP
Japan
Prior art keywords
bus
retry
cycle
slave
prohibition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11172560A
Other languages
English (en)
Inventor
Atsunori Takagi
敦則 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP11172560A priority Critical patent/JP2001005775A/ja
Publication of JP2001005775A publication Critical patent/JP2001005775A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 バス上の無駄なリトライサイクルを減らし、
バスの使用効率を向上させる、バスマスタ装置対バスス
レーブ装置がm:nの構成でも、バス要求信号のチャネル
数に依存することなくバスマスタ装置数の拡張を可能と
する。 【解決手段】 各バス装置は、バスマスタとバススレー
ブのいずれにもなり得て、バス制御部10とリトライ制
御部11とを備える。バス制御部10は、通常のバス制
御を行うとともに、バスマスタからのデータ転送要求に
対して、バススレーブが即時に応えられないときに、他
のバススレーブから当該バスマスタに対するリトライ応
答を禁止するRetry禁止#7をバスに出力する。リトライ
制御部11は、Retry禁止#7を検出するとバス制御部1
0にRetry禁止(*)#12を送り、また、Retry禁止#7の解
除を検出するとバス制御部10にRetry禁止(*)#12の解
除を通知する。バス制御部10は、Retry禁止(*)#12に
応答して、当該バススレーブへリトライサイクルを起動
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報処理装置にお
けるバスシステム、特に、バスをアクセスする装置が複
数存在するバスシステムに関する。
【0002】
【従来の技術】このような情報処理装置のバスシステム
は、一般的に、アクセスの受け側となるバススレ−ブ装
置により一次的にデ−タ転送ができない場合、バススレ
−ブ装置はリトライ応答を返す。このリトライ応答を受
信したバスマスタ装置は、一旦、バスを開放してサイク
ルを終了させ、再度、バスを獲得してリトライアクセス
を実行する機能を有している。
【0003】例えば、特開平4-163659号公報記載の「バ
ス調停方式」では、リード要求先のバススレーブから要
求元のバスマスタにリトライライ応答が返されたことを
検出する検出手段と、この検出手段による検出時から一
定期間、上記要求元バスマスタからのバス使用要求がバ
ス調停回路で受け付けられるのを強制的に禁止するバス
使用要求禁止手段とを設け、上記一定期間は、他のバス
マスタからのバス使用要求だけを対象にバス調停を行う
ようにしたことを特徴とする。
【0004】また、特開平4-192056号公報記載の「アー
ビトレーション方式」では、マスタプロセッサがアービ
トレーション回路に対してバス要求信号をアサートする
と、アービトレーション回路はバス獲得信号をアサート
し、これによりマスタプロセッサはバス要求信号をネゲ
ートしてバスにアクセスを開始する。アクセス制御回路
は、このアクセスアドレスをデコードしてスレーブメモ
リを認識し、デコード結果によって、例えば、低速スレ
ーブメモリであれば、リトライ信号をマスタプロセッサ
にアサートする。マスタプロセッサは、リトライサイク
ルを認識し、バスへのアクセスを中断し、一方、アクセ
ス制御回路はアービトレーション回路に対するバス要求
抑止信号をアサートする。
【0005】バス要求抑止信号がアサートされたマスタ
プロセッサは、スレーブメモリからの返答が返ってくる
までバス要求信号をアサートしてもアービトレーション
回路には受け付けられない。一方、バス要求抑止信号が
アサートされている期間は、他のマスタプロセッサから
のバス要求信号はアービトレーション回路に受け付けら
れる。このように、あるマスタプロセッサのリトライサ
イクル中において、他のマスタプロセッサのバス獲得の
待ち時間を減少させることを特徴とする。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術の内、特開平4-163659号公報記載のバス調停
方式では、バススレーブ装置側の状態に拘わらず、アー
ビトレーション回路部にて、設定可能な所定の固定時間
はバス要求の受付を禁止するため、バススレーブ装置に
よっては、この固定時間が短すぎたり、逆に長すぎたり
することが考えられ、バスの使用効率を悪化させるとい
う問題点がある。
【0007】また、特開平4-192056号公報記載のアービ
トレーション方式では、バスマスタ装置毎にバス要求抑
止信号が必要となるため、アービトレーション回路に装
備されるバス要求抑止信号数で制御可能なバスマスタ装
置が限定される。また、バス要求抑止の対象となるバス
スレーブ装置が固定であり、バスマスタ装置対バススレ
ーブ装置がn:1の構成に限定されるため、汎用バスに対
する拡張性に乏しいという問題点がある。
【0008】本発明の目的は、バス上の無駄なリトライ
サイクルを減らし、バスの使用効率を向上させることが
できるバスシステムを提供することにある。
【0009】本発明の他の目的は、バスマスタ装置対バ
ススレーブ装置がm:nの構成でも、バス要求抑止制御を
バスマスタ装置側で制御することにより、バス要求信号
のチャネル数に依存することなくバスマスタ装置数の拡
張を可能とするバスシステムを提供することにある。
【0010】本発明の更に他の目的は、バスに複数接続
されるバスマスタ装置/バススレーブ装置の中に、従来
仕様のバスマスタ装置/バススレーブ装置が混在した場
合でも、動作可能とするバスシステムを提供することに
ある。
【0011】
【課題を解決するための手段】第1の本発明のバスシス
テムは、複数のバス装置をバススレーブとすることがで
きる複数のバス装置がバスに接続されたバスシステムに
おいて、バスマスタからのデータ転送要求に対して、バ
ススレーブが即時に応えられないときに、当該バススレ
ーブから当該バスマスタに対するリトライ応答を禁止す
る全装置リトライ禁止信号を前記バスに出力し、当該バ
スマスタは、前記バススレーブからリトライサイクルの
禁止の解除を受信するまで、前記バススレーブへのリト
ライサイクルを遅らせることを特徴とする。
【0012】第2の本発明のバスシステムは、複数のバ
ス装置をバススレーブとすることができる複数のバス装
置がバスに接続されたバスシステムにおいて、各バス装
置は、バスマスタとバススレーブのいずれにもなり得
て、通常のバス制御を行うとともに、バスマスタからの
データ転送要求に対して、バススレーブが即時に応えら
れないときに、当該バススレーブから当該バスマスタに
対するリトライ応答を禁止する全装置リトライ禁止信号
を前記バスに出力するバス制御部と、前記全装置リトラ
イ禁止信号を検出すると前記バス制御部に個別リトライ
禁止信号を送り、また、前記全装置リトライ禁止信号の
解除を検出すると前記バス制御部に前記個別リトライ禁
止信号の解除を通知するリトライ制御部とを備え、前記
バス制御部は、前記個別リトライ禁止信号に応答して、
当該バススレーブへリトライサイクルを起動することを
特徴とする。
【0013】また、本発明は、詳しくは、前記リトライ
制御部は、前記全装置リトライ禁止信号の解除を検出し
なくても、所定の時間が経過すると前記個別リトライ禁
止信号の解除を前記バス制御部に通知することを特徴と
する。
【0014】本発明によるバスシステムは、バスにバス
獲得を要求するバスマスタ機能、または、バスマスタ装
置からバスアクセスの受け側に指定されるバススレ−ブ
機能のどちらか、または両方の機能を有するバス装置を
複数有するバスシステムに関する。また、バスマスタが
バススレ−ブからの要求でデ−タ転送ができないとき
に、バススレ−ブからリトライ応答を受信した場合、一
旦、バスを開放し、再度、バスを獲得してリトライサイ
クルを実施するバスシステムである。
【0015】そして、各バス装置がバススレ−ブとして
動作中に、バス上にリトライ応答を発行したとき、次の
リトライアクセスの禁止を示す全バス装置共通の信号
(図1の7)をバスに出力することと、各バス装置にこ
の信号を生成するバス制御部(図2の10)と、他のバ
ス装置からこの信号を監視するリトライ/タイムアウト
制御部(図2の11)とを有することを特徴とする。
【0016】本発明では、バススレ−ブからのリトライ
応答を受けたバスマスタ動作中のバス装置は、次のリト
ライアクセスをバススレ−ブから許可されるまでバスを
他のバス装置に開放し、バススレ−ブからのリトライア
クセス禁止の解除後に、再度、バス獲得の要求を発行し
リトライアクセスを実行する。従って、バス上に無駄な
リトライアクセスが低減されるという効果が得られる。
【0017】また、リトライサイクルの禁止を示す信号
の生成および監視を各バス装置で行うことにより、バス
マスタ対バススレーブがm:nの構成でも制御が可能とす
ることと、リトライサイクルの監視とバス要求の抑止制
御をバスマスタ側で制御することにより、バス要求信号
のチャネル数に依存することなくバス装置数を拡張を可
能にする効果が得られる。
【0018】
【発明の実施の形態】次に、本発明の実施の形態につき
図面を参照しながら詳細に説明する。
【0019】図1を参照すると、本発明の第1の実施形
態としてのバスのブロック図が示されている。本実施の
形態は、バス獲得を要求するバスマスタ機能、またはバ
スマスタ装置(以下、「バスマスタ」と記す。)からバ
スアクセスの受け側に指定させるバススレ−ブ機能のど
ちらか、または両方の機能を有する4個のバス装置A
(2)〜D(5)と、各バス装置A〜Dから要求される
バス獲得要求を調停するア−ビトレ−ション回路(1)
を有する。また、バススレ−ブ装置として指定されたバ
ス装置(以下、「バススレーブ」と記す。)が、そのバ
ス装置の事情で、即時にデ−タ転送ができない状態でサ
イクルをリトライ応答した場合、デ−タ転送が可能にな
るまで、そのバスマスタに対して次のリトライアクセス
を禁止することを示す全バス装置共通のリトライ禁止信
号(以下、「Retry禁止#」と記す。)7をバス上
に出力する。
【0020】図2には、バス装置A〜D内部のブロック
図が示されている。これらのバス装置は、同一構成であ
って、通常のバス制御を行うバス制御部10と、前述の
全バス装置共通のRetry禁止(#)7を監視するリ
トライ/タイムアウト制御部11とを備えている。バス
制御部10は、さらに、バススレ−ブとして機能した場
合のRetry禁止#7を生成および出力する機能を有
している。
【0021】また、リトライ/タイムアウト制御部11
は、バスマスタとして動作したサイクル時に、バススレ
−ブから応答される、全バス装置共通のRetry禁止
信号(以下、「Retry禁止#」と記す。)7を監視
した結果、そのサイクルがリトライ応答(リトライ禁
止)をされたこと、およびリトライサイクルが許可され
たことをバス制御部10に通知するRetry禁止信号
(以下、「Retry禁止(*)#」と記す。)12を生
成および出力する機能を有している。ここで、*はバス
装置A〜Dを特定するA〜Dを表すものとする。
【0022】さらに、リトライ/タイムアウト制御部1
1は、リトライ禁止の監視中に、バスのRetry禁止
#7が、任意の時間を経過しても解除されない(リトラ
イ禁止解除されない)場合、バススレ−ブの異常とみな
し、Retry禁止#7の存在にも拘わらず、バス制御
部10にリトライを許可する機能を有する。
【0023】なお、図1のア−ビトレ−ション回路1,
バス獲得要求信号(以下、「REQA#〜REQD#」
と記す。)(5a〜5d),バスアクノリッジ信号(以
下、「ACKA#〜ACKD#」と記す。)(6a〜6
d),バス制御信号8およびアドレス・デ−タバス9に
関しては、当業者にとってよく知られているので、その
説明は省略する。ここで、REQA#〜REQD#およ
びACKD#における#の前のA〜Dは、バス装置A〜
Dを特定するものである。
【0024】以下、本実施の形態の動作につき図3〜図
6のタイミング図を用いて説明する。
【0025】まず、Retry禁止#7の制御ルールと
して下記の事項を定義する。
【0026】1.Retry禁止#7は、バススレーブ
として機能するバス装置のみがドライブできる。
【0027】2.Retry禁止#7は、リトライ応答
時のサイクル中にのみアクティブにドライブできる。し
かし、前サイクルで既にアクティブLow(以下、アク
ティブLowを「アクティブ」と記す。)の場合にはド
ライブできない。すなわち、バス上にドライブしている
バス装置は、1台のみということになる。
【0028】3.バススレーブがデータ転送の準備がで
きた場合、Retry禁止#7のネガティブHigh
(以下、ネガティブHighを「ネガティブ」と記
す。)はいつでも可能である。
【0029】4.バスマスタがRetry禁止の監視を
開始するのは、サイクル中にRetry禁止#7がネガ
ティブからアクティブへ変化したことを受信したとき、
または前サイクルから既にRetry禁止#7がアクテ
ィブでリトライ応答しているときである。
【0030】図3に示すサイクル1は、バスマスタはバ
ス装置A、バススレ−ブはバス装置Bである場合のリト
ライ応答サイクルの例を示す。先ず、バス装置Aがバス
獲得要求REQA#5aをアクティブにドライブする
と、これに対して、アービトレーション回路1によりバ
スアクノリッジACKA#6aがアクティブにドライブ
されバス装置Aがバスを獲得する。続いて、アドレス・
デ−タバス9およびバス制御信号8によりデ−タ転送が
実施されるが、本サイクルはバススレーブ(バス装置
B)が即時にデータ転送に応じることができないリトラ
イ応答サイクルであり、バススレーブがRetry禁止
#7をアクティブにしたことにより、バスマスタ(バス
装置A)はRetry禁止(A)#12をアクティブに
し、リトライ禁止の監視を開始する。
【0031】その後、バス装置AはREQA#5aをネ
ガティブとし、ACKA#6aがネガティブとなりサイ
クル1が終了する。これ以降、バス装置Aは、Retr
y禁止#7がネガティブになるか、タイムアウトを検出
するまでリトライサイクルを実施できない。
【0032】サイクル2(図3)は、バスマスタはバス
装置B、バススレ−ブはバス装置Aである場合の正常デ
ータ転送サイクルの例を示す。このサイクルでは、前述
のサイクル1におけるバス装置Aのリトライ応答サイク
ルに影響されることなく動作可能である。すなわち、バ
ス装置Bは、サイクル1のバススレーブ動作時にリトラ
イ応答しても、サイクル2ではバスマスタ動作が可能で
あり、また、バス装置Aは、サイクル1のバスマスタ動
作に対してリトライ応答されても、サイクル2ではバス
スレーブ動作が可能であることが示されている。
【0033】なお、このサイクルでは、バススレーブ
(バス装置A)からバス制御信号8を介してのリトライ
応答はないため、バスマスタ(バス装置B)において、
Retry禁止(B)#12をアクティブにしてリトラ
イ禁止の監視をすることはない。
【0034】サイクル3(図3)は、バスマスタはバス装
置C、バススレ−ブはバス装置Dである場合のリトライ
応答サイクルの例を示す。バス獲得までの動作は、サイ
クル2における動作と同様であり、このサイクルもサイ
クル1に影響されることなく実行される。サイクル1か
らRetry禁止#7がアクティブであるため、バス装
置DはRetry禁止#7をドライブしない。また、バ
ス装置Cはバス装置Dのリトライ応答によりRetry
禁止(C)#12をアクティブにし、リトライ監視を開
始する。
【0035】図4に示すサイクル4は、バス装置Aのサ
イクル1に対するリトライサイクルの例を示す。このサ
イクルでは、バス装置BがRetry禁止#7をネガテ
ィブにしたことにより、バス装置Aでは、リトライ/タ
イムアウト制御部11がRetry禁止(A)#12を
ネガティブにし、バス制御部10にリトライ禁止解除
(監視終了)を通知する。リトライ禁止解除を得たバス
制御部10は、REQA#5aをアクティブにし、バス
獲得の要求を出す。その後は、サイクル2と同様に動作
し、データ転送を完了する。
【0036】また、同時に、サイクル3でリトライ応答
となったバス装置Cも、リトライ禁止の監視対象はバス
スレーブのバス装置Dであるが、Retry禁止#7の
ドライブ権限のあるバス装置Bの動作に依存され、Re
try禁止#7がネガティブにされたことにより、Re
try禁止(C)#12をネガティブにし、バス制御部
10にリトライ禁止解除(監視終了)を通知し、バス制
御部10はREQC#5cをアクティブにし、バス獲得
の要求を出す。バス装置Cのリトライサイクルは次のサ
イクル5である。
【0037】サイクル5(図4)は、バス装置Cのサイク
ル3に対するリトライサイクルである。本サイクルは、
前述したバス装置Cがリトライ禁止の監視対象外である
バス装置Bの動作に依存して一旦は監視を終了したが、
再度、リトライ監視対象のバススレーブのバス装置Dに
よってリトライ応答される例を示す。リトライ応答した
バススレーブのバス装置Dは、Retry禁止#7のド
ライブ権限を得て、Retry禁止#7をアクティブに
する。これにより、バス装置Cは再度Retry禁止
(C)#12をアクティブにし、再び、リトライ禁止の
監視を開始する。
【0038】図5に示すサイクル6では、サイクル5で
リトライ応答サイクルとなったバス装置Cのリトライ禁
止の監視がタイムアウトした例を示す。バス装置C内の
リトライ/タイムアウト制御部11は、所定の時間を経
過してもRetry禁止#7がネガティブ(リトライ禁
止解除)にならなかったためタイムアウトを検出し、R
etry禁止(C)#12をネガティブにしてリトライ
禁止解除をバス制御部10に通知する。バス制御部10
はREQC#5cをアクティブにしバス獲得の要求を出
し、ACKC#6cのアクティブを受信しデ−タ転送を
開始する。バススレ−ブとして指定されたバス装置D
は、バスの仕様に準じ何らかの応答をしなければならな
い。このサイクル6の場合は、まだデ−タ転送の準備が
できていない等の理由で、再度、リトライ応答を返す。
リトライ応答を受けたバス装置Cは、再度、Retry
禁止(C)#12をアクティブにしリトライ禁止の監視
を開始する。
【0039】図6に示すサイクル7は、サイクル6に対
し、再度、タイムアウトを検出した場合のサイクルの例
を示す。サイクル6と同様、バス装置Cはタイムアウト
を検出し、REQC#5cをアクティブにしてバス獲得
の要求を出し、ACKC#6cのアクティブを受信する
ことによってデ−タ転送を開始する。バススレ−ブとし
て指定されたバス装置Dは、バスの仕様に準じ何らかの
応答をしなければならない。本サイクルでは、タイムア
ウト検出後(Retry禁止(C)#12のネガティ
ブ)からデ−タ転送開始前にRetry禁止#7がネガ
ティブになれば正常動作を行い、一方、デ−タ転送終了
前にもRetry禁止#7がアクティブのままである場
合は異常動作を行うことを示している。
【0040】次に、本発明の第2の実施形態について説
明する。本実施の形態の基本的構成は、第1の実施の形
態と同様であるが、第2の実施の形態は、その構成を図
7に示すように、バス上に本発明による機能、すなわ
ち、Retry禁止#7の生成および監視機能を持たな
い従来機能のバス装置Eが混在する。
【0041】以下、図8〜図14を参照して、第2の実
施の形態の動作について説明する。サイクル1からサイ
クル3までは、従来技術と同様のリトライサイクルの実
行例となる。
【0042】図8に示すサイクル1は、バスマスタはバ
ス装置A、バススレ−ブは従来機能のバス装置Eである
場合のリトライ応答サイクルの例を示す。バススレ−ブ
のバス装置Eは、Retry禁止#7の生成機能を持た
ないため、バス装置Eのデータ転送の準備ができていな
い場合等であっても、Retry禁止#7はネガティブ
のままリトライ応答サイクルは終了する。バスマスタで
あるバス装置Aは、Retry禁止#7、したがってR
etry禁止(A)#12がアクティブにならないた
め、リトライ禁止の監視は開始せず、バス要求の抑制も
されない。よって、従来の機能のまま、即時にリトライ
サイクルのためのREQA#5aをアクティブにしバス
獲得の要求を出す。バス装置Aのリトライサイクルは次
のサイクル2で示す。
【0043】サイクル2(図8)は、バス装置Aのサイ
クル1に対するリトライサイクルである。バス装置A
は、サイクル1と同様に、バスを獲得しサイクルを実行
するが、サイクル1と同様のリトライ応答でサイクルが
終了する場合を示している。本サイクルに於いて、バス
マスタのバス装置Aはリトライサイクル禁止の監視は開
始せず、バス要求の抑制もされない。よって、従来と同
様に、即時にリトライサイクルのためのREQA#5a
をアクティブにしバス獲得の要求を出す。バス装置Aの
リトライサイクルは次のサイクル3で示す。
【0044】サイクル3(図8)は、バス装置Aのサイ
クル2に対するリトライサイクルである。バス装置A
は、サイクル2と同様に、バスを獲得しサイクルを実行
する。本サイクルは従来機能のバス装置Eにおいて、デ
ータ転送の準備が整っていて、正常にデータ転送を実施
した場合を示す。
【0045】図9に示すサイクル4は、バスマスタはバ
ス装置A、バススレーブはバス装置Bであり場合のリト
ライ応答サイクルである。本サイクルは本発明によりリ
トライ禁止の監視を開始する場合を示す。バススレーブ
のバス装置BがRetry禁止#7をアクティブにした
ことにより、バスマスタのバス装置AはRetry禁止
(A)#12をアクティブにしリトライ禁止の監視を開
始する。これ以降、バス装置Aは、Retry禁止#7
がネガティブになるか、タイムアウトを検出するまでリ
トライサイクルは実施できない。
【0046】サイクル5(図9)は、バスマスタはバス装
置C、バススレーブは従来機能のバス装置Eである場合
のリトライ応答サイクルである。動作はサイクル4と同
様であり、サイクル4に影響されることなく実行される
ことを示す。しかしながら、前のサイクルからRetr
y禁止#7がアクティブであることから、バススレーブ
が従来機能のバス装置Eである本サイクルの場合であっ
ても、バスマスタが本発明の機能を有するバス装置Cで
あるため、バス装置Eのリトライ応答によりRetry
禁止(C)#12をアクティブにしリトライ禁止の監視
を開始する。よって、バス装置Cのバス装置Eに対する
リトライサイクルは、前サイクルのバス装置Bのリトラ
イ禁止の解除、またはバス装置Cのタイムアウト検出ま
で自動的に抑制されることを示す。
【0047】図10に示すサイクル6は、バス装置Aの
サイクル4に対するリトライサイクルである。バス装置
BがRetry禁止#7をネガティブにしたことによ
り、バス装置AはRettry禁止(A)#12をネガ
ティブにして、バス制御部10にリトライ禁止解除(監
視終了)を通知する。リトライ禁止解除を得たバス装置
Aは、REQA#5aをアクティブにしバス獲得の要求
を出す。その後は、サイクル3と同様に動作し、データ
転送を完了する。また、同時に、サイクル5でリトライ
応答となったバス装置Cも、リトライ禁止の監視対象は
バススレーブのバス装置Eではあるが、Retry禁止
#7のドライブ権限のあるバス装置Bの動作に依存さ
れ、Retry禁止#7がネガティブにされたことによ
り、Retry禁止(C)#12をネガティブにし、バ
ス制御部10にリトライ禁止解除(監視終了)を通知
し、バス装置CはREQC#5cをアクティブにしてバ
ス獲得の要求を出す。バス装置Cのリトライサイクルは
次のサイクル7で示す。
【0048】サイクル7(図10)は、バス装置Cのサ
イクル5に対するリトライサイクルである。本サイクル
は、前述したバス装置Cの従来機能を有するバス装置E
に対するリトライ禁止の監視が、リトライ禁止の監視対
象外であるバス装置Bのリトライ禁止の解除動作に依存
して、監視を終了しリトライサイクルが実行されること
を示す。バス装置CはREQC#5cをアクティブに
し、ACKC#6cのアクティブによるバス獲得後、リ
トライサイクルを実施する。本サイクルはバス装置Eの
データ転送が正常に完了した場合の例を示す。
【0049】サイクル8(図10)は、バスマスタはバ
ス装置A、バススレーブはバス装置Bである場合のリト
ライ応答サイクルの例を示す。本サイクルは、本発明の
機能によりリトライ禁止の監視を開始する場合の例であ
り、サイクル4と同様であるため、説明を省略する。
【0050】図11に示すサイクル9は、バスマスタは
従来機能を有するバス装置E、バススレーブはバス装置
Cである場合のリトライ応答サイクルの例を示す。バス
装置Eは、REQE#5eをアクティブにして、ACK
E#6eのアクティブによるバス獲得後、データ転送を
実施するが、バススレーブのバス装置Cによりデータ転
送はリトライ応答となる。バスマスタが従来機能のバス
装置Eであるため、前サイクルからRetry禁止#7
はアクティブであるが、リトライ応答に対するリトライ
禁止の監視を実行せずにサイクルを終了する。よって、
バス要求の抑制もされずに従来機能のまま、バス装置E
は即時にリトライサイクルのためのREQE#5eをア
クティブにして、バス獲得の要求を出す。バス装置Eの
次のリトライサイクルはサイクル10で示す。
【0051】サイクル10(図11)は、バス装置Eの
サイクル9に対するリトライサイクルである。バス装置
Eは、サイクル9と同様に、バスを獲得しサイクルを実
行する。本サイクルは、サイクル8から継続しているリ
トライ監視中(Retry禁止#7はアクティブ)にお
ける、バスマスタが従来機能のバス装置E、バススレー
ブはバス装置Cである場合に、データ転送が正常に実行
された例を示す。
【0052】図12に示すサイクル11は、バス装置A
のサイクル8に対するリトライ応答サイクルである。本
サイクルの動作はサイクル6と同様であるため説明を省
略する。
【0053】サイクル12(図12)は、バスマスタはバ
ス装置A、バススレーブはバス装置Bである場合のリト
ライ応答サイクルである。また、サイクル13(図1
2)は、バスマスタはバス装置C、バススレーブは従来
機能のバス装置Eである場合のリトライ応答サイクルで
ある。サイクル12,13の動作はサイクル4,5と同
様であるため、説明を省略する。
【0054】図13に示すサイクル14は、サイクル1
2でリトライ応答サイクルとなったハ゛ス装置Aのリトラ
イ禁止の監視がタイムアウトした場合である。バス装置
A内のリトライ/タイムアウト制御部11は、所定の時
間が経過してもRetry禁止#7がネガティブ(リト
ライ禁止解除)にならなかったためタイムアウトを検出
し、Retry禁止(A)#12をネガティブにしてリ
トライ禁止解除をバス制御部10に通知する。バス制御
部10は、REQA#5aをアクティブにしてバス獲得
の要求を出し、ACKA#6aのアクティブを受信しデ
ータ転送を開始する。
【0055】バススレーブとして指定されたバス装置B
は、バスの仕様に準じて何らかの応答をしなければなら
ない。本サイクルの場合は、まだデータ転送の準備がで
きていない等の理由で、再度、リトライ応答をする例で
ある。リトライ応答を受けたバス装置Aは、再度、Re
try禁止(A)#12をアクティブにしてリトライ禁
止の監視を開始する。また、本サイクル中に、サイクル
13でリトライ応答サイクルとなったバス装置Cのリト
ライ禁止の監視もタイムアウト(Retry禁止(C)
#12がネガティブ)したことを示す。タイムアウト後
の実行サイクルは次のサイクル15で示す。
【0056】図14に示すサイクル15は、サイクル1
3でリトライ応答サイクルとなったバス装置Cのリトラ
イ禁止の監視がタイムアウトした例を示す。サイクル1
3でバススレーブが従来機能を有するバス装置Eのリト
ライ応答であったにも拘わらず、前サイクル12のリト
ライ禁止の監視動作(Retry禁止#7がアクティ
ブ)に依存して、バス装置Cはリトライ禁止の監視動作
を実施していた。
【0057】バス装置C内のリトライ/タイムアウト制
御部11は、所定の時間を経過したもRetry禁止#
7がネガティブ(リトライ禁止解除)にならなかったた
め、タイムアウトを検出し、Retry禁止(C)#1
2をネガティブにしてリトライ禁止解除をバス制御部1
0に通知する。バス制御部10は、REQC#5cをア
クティブにしてバス獲得の要求を出し、ACKC#6c
のアクティブを受信してデータ転送を開始する。バスス
レーブとして指定された従来機能のバス装置Eは、バス
仕様に準じて何らかの応答をしなければならない。本サ
イクルの場合はデータ転送が正常終了した例である。
【0058】サイクル16(図14)は、バス装置Aの
サイクル14に対するリトライサイクルを示す。本サイ
クルの動作はサイクル6と同様であるため説明を省略す
る。
【0059】
【発明の効果】本発明の第1の効果は、バスの使用効率
を向上させることができるということである。その理由
は、バスマスタ動作中に、バススレ−ブ装置からリトラ
イ応答を受けたバス装置は、次のリトライサイクルのバ
ス獲得要求をバススレ−ブ装置から許可されるまで遅ら
せ、バスを他のバス装置に開放する構成としたため、バ
ス上の無駄なリトライアクセスが低減されるからであ
る。
【0060】また、第2の効果は、リトライサイクルの
禁止を示す信号の生成および監視を各バス装置で行う構
成としたためバスマスタ装置対バススレーブ装置がm:
nの構成であっても、制御可能とすることで拡張性に優
れているということである。
【0061】更に、第3の効果は、次のリトライサイク
ルの禁止を示す全バス装置共通の信号を1本バスに有
し、リトライ応答の監視とバス要求の抑制をバスマスタ
装置側で制御することにより、バス要求信号のチャネル
数に依存することくバス装置数を拡張することができる
ことにある。
【0062】更に、本発明の第4の効果は、バスに複数
接続されるバス装置の中に、本発明が何ら考慮されてい
ない従来仕様のバス装置が混在した場合でも、動作可能
とするリトライ方式を提供することにある。その理由
は、バスマスタまたはバススレーブのどちらかが従来仕
様のバス装置である場合であっても、従来仕様に基づき
バス上支障なく再度バス獲得要求,バス獲得およびリト
ライサイクルを実施する従来動作が可能であるためであ
る。
【0063】なお、本発明が上記各実施例に限定され
ず、本発明の技術思想の範囲内において、各実施例は適
宜変更され得ることは明らかである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の構成を示すバスの
ブロック図
【図2】図1内の各バス制御回路の構成を示すブロック
【図3】本発明の第1の実施の形態の動作(サイクル1
〜3)を示すタイミング図
【図4】本発明の第1の実施の形態の動作(サイクル4
および5)を示すタイミング図
【図5】本発明の第1の実施の形態の動作(サイクル
6)を示すタイミング図
【図6】本発明の第1の実施の形態の動作(サイクル
7)を示すタイミング図
【図7】本発明の第2の実施の形態の構成を示すバスの
ブロック図本発明の第2の実施の形態の動作を示すタイ
ミング図
【図8】本発明の第2の実施の形態の動作(サイクル1
〜3)を示すタイミング図
【図9】本発明の第2の実施の形態の動作(サイクル4
および5)を示すタイミング図
【図10】本発明の第2の実施の形態の動作(サイクル
6〜8)を示すタイミング図
【図11】本発明の第2の実施の形態の動作(サイクル
9および10)を示すタイミング図
【図12】本発明の第2の実施の形態の動作(サイクル
11〜13)を示すタイミング図
【図13】本発明の第2の実施の形態の動作(サイクル
14)を示すタイミング図
【図14】本発明の第2の実施の形態の動作(サイクル
15および16)を示すタイミング図
【符号の説明】
1 ア−ビトレ−ション回路 2 バス装置A 3 バス装置B 4 バス装置C 5 バス装置D 5a バス獲得要求信号(バス獲得要求REQA#) 5b バス獲得要求信号(バス獲得要求REQB#) 5c バス獲得要求信号(バス獲得要求REQC#) 5d バス獲得要求信号(バス獲得要求REQD#) 6a バスアクノリッジ信号(バスアクノリッジAC
KA#) 6b バスアクノリッジ信号(バスアクノリッジAC
KB#) 6c バスアクノリッジ信号(バスアクノリッジAC
KC#) 6d バスアクノリッジ信号(バスアクノリッジAC
KD#) 7 バス上共通のリトライ禁止信号(Retry
禁止A#) 8 バス制御信号 9 アドレス・デ−タバス 10 バス制御部 11 リトライ/タイムアウト制御部 12 各バス制御装置内のリトライ禁止中を示すRe
try禁止(*)信号 13 ドライバ 14 レシーバ 15 バス装置E

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数のバス装置をバススレーブとするこ
    とができる複数のバス装置がバスに接続されたバスシス
    テムにおいて、 バスマスタからのデータ転送要求に対して、バススレー
    ブが即時に応えられないときに、当該バススレーブから
    当該バスマスタに対するリトライ応答を禁止する全装置
    リトライ禁止信号を前記バスに出力し、当該バスマスタ
    は、前記バススレーブからリトライサイクルの禁止の解
    除を受信するまで、前記バススレーブへのリトライサイ
    クルを遅らせることを特徴とするバスシステム。
  2. 【請求項2】 複数のバス装置をバススレーブとするこ
    とができる複数のバス装置がバスに接続されたバスシス
    テムにおいて、各バス装置は、バスマスタとバススレー
    ブのいずれにもなり得て、 通常のバス制御を行うとともに、バスマスタからのデー
    タ転送要求に対して、バススレーブが即時に応えられな
    いときに、当該バススレーブから当該バスマスタに対す
    るリトライ応答を禁止する全装置リトライ禁止信号を前
    記バスに出力するバス制御部と、 前記全装置リトライ禁止信号を検出すると前記バス制御
    部に個別リトライ禁止信号を送り、また、前記全装置リ
    トライ禁止信号の解除を検出すると前記バス制御部に前
    記個別リトライ禁止信号の解除を通知するリトライ制御
    部とを備え、前記バス制御部は、前記個別リトライ禁止
    信号に応答して、当該バススレーブへリトライサイクル
    を起動することを特徴とするバスシステム。
  3. 【請求項3】 前記リトライ制御部は、前記全装置リト
    ライ禁止信号の解除を検出しなくても、所定の時間が経
    過すると前記個別リトライ禁止信号の解除を前記バス制
    御部に通知することを特徴とする請求項2記載のバスシ
    ステム。
  4. 【請求項4】 前記バスに、従来機能しか有しないバス
    装置が接続可能なことを特徴とする請求項1ないし3の
    いずれかに記載のバスシステム。
JP11172560A 1999-06-18 1999-06-18 バスシステム Pending JP2001005775A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11172560A JP2001005775A (ja) 1999-06-18 1999-06-18 バスシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11172560A JP2001005775A (ja) 1999-06-18 1999-06-18 バスシステム

Publications (1)

Publication Number Publication Date
JP2001005775A true JP2001005775A (ja) 2001-01-12

Family

ID=15944128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11172560A Pending JP2001005775A (ja) 1999-06-18 1999-06-18 バスシステム

Country Status (1)

Country Link
JP (1) JP2001005775A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2391969A (en) * 2002-07-24 2004-02-18 Via Tech Inc Method of blocking requests to a bus from a master device by a target device
US7676621B2 (en) 2003-09-12 2010-03-09 Hewlett-Packard Development Company, L.P. Communications bus transceiver

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2391969A (en) * 2002-07-24 2004-02-18 Via Tech Inc Method of blocking requests to a bus from a master device by a target device
GB2391969B (en) * 2002-07-24 2004-08-04 Via Tech Inc Method for blocking request to bus
US7047336B2 (en) 2002-07-24 2006-05-16 Via Technologies, Inc. Method for blocking request to bus
US7676621B2 (en) 2003-09-12 2010-03-09 Hewlett-Packard Development Company, L.P. Communications bus transceiver

Similar Documents

Publication Publication Date Title
US5619661A (en) Dynamic arbitration system and method
JP4685312B2 (ja) データ処理システムおよび電力節約方法
US6282598B1 (en) PCI bus system wherein target latency information are transmitted along with a retry request
JPH0652096A (ja) データ処理システム内でアービタを用いてバス仲裁を実行する方法および装置
JPH0520263A (ja) データ転送制御装置
KR100644596B1 (ko) 버스 시스템 및 그 버스 중재방법
JPH07210500A (ja) データ転送制御装置
JPH06231074A (ja) システムバスの多重アクセス方式
US20060026330A1 (en) Bus arbitration system that achieves power savings based on selective clock control
JPS621057A (ja) 転送制御装置
JP2000020462A (ja) コンピュータシステムに適用するバスシステム
JP2001005775A (ja) バスシステム
JP2647035B2 (ja) バス制御回路
JP2972491B2 (ja) バス制御機構及び計算機システム
JP2007052685A (ja) マイクロコントローラ
JP2003281080A (ja) データ転送制御装置
JPH03122745A (ja) Dma制御方式
JPH10320349A (ja) プロセッサ及び当該プロセッサを用いるデータ転送システム
JP3240863B2 (ja) 調停回路
JPH10307788A (ja) バスブリッジ
JPH05289987A (ja) バス権調停回路
JPH08297630A (ja) バス接続方式
JP2560968B2 (ja) コンピュータシステム
JPH1139266A (ja) マルチプロセッサ装置
JPS59231952A (ja) マルチプロセツサ間通信制御方式