JPH05113947A - Ｄｍａ制御方式 - Google Patents
Ｄｍａ制御方式Info
- Publication number
- JPH05113947A JPH05113947A JP27371191A JP27371191A JPH05113947A JP H05113947 A JPH05113947 A JP H05113947A JP 27371191 A JP27371191 A JP 27371191A JP 27371191 A JP27371191 A JP 27371191A JP H05113947 A JPH05113947 A JP H05113947A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- activated
- signal
- data
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 一定時間内にバスの使用権を獲得できない場
合、当該バスの使用権を獲得し続けてオーバーランエラ
ーを防止することにより、ＤＭＡ転送を高速にしてシス
テムの性能を向上することにある。 【構成】 データを記憶するメモリと、このメモリにデ
ータを転送させるバスと、このバスを管理するバスコン
トローラと、このバスコントローラに対してデータ転送
要求信号がアクティブにされるとカウントを開始する時
間監視カウンタと、この時間監視カウンタによるカウタ
ト値が一定値に達し、且つ、前記バスコントローラによ
りデータ転送許可信号がアクティブにされるとバスビジ
ー信号をアクティブにする第１の制御手段と、この第１
の制御手段によりバスビジー信号がアクティブにされて
前記メモリにデータが転送される毎に設定値をディクリ
メントするカウンタと、このカウンタにより設定値が零
にされると前記第１の制御手段によりアクティブにされ
たバスビジー信号をネガティブにする第２の制御手段
と、を備えたことを特徴とする。
合、当該バスの使用権を獲得し続けてオーバーランエラ
ーを防止することにより、ＤＭＡ転送を高速にしてシス
テムの性能を向上することにある。 【構成】 データを記憶するメモリと、このメモリにデ
ータを転送させるバスと、このバスを管理するバスコン
トローラと、このバスコントローラに対してデータ転送
要求信号がアクティブにされるとカウントを開始する時
間監視カウンタと、この時間監視カウンタによるカウタ
ト値が一定値に達し、且つ、前記バスコントローラによ
りデータ転送許可信号がアクティブにされるとバスビジ
ー信号をアクティブにする第１の制御手段と、この第１
の制御手段によりバスビジー信号がアクティブにされて
前記メモリにデータが転送される毎に設定値をディクリ
メントするカウンタと、このカウンタにより設定値が零
にされると前記第１の制御手段によりアクティブにされ
たバスビジー信号をネガティブにする第２の制御手段
と、を備えたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＭＡ制御方式のう
ち、特に、ＤＭＡ機器からのメモリアクセス要求に対し
て、一定時間内にバスの使用権が獲得できない場合、当
該バスの使用権を獲得し続けてオーバランエラーを防止
するＤＭＡ制御方式に関する。
ち、特に、ＤＭＡ機器からのメモリアクセス要求に対し
て、一定時間内にバスの使用権が獲得できない場合、当
該バスの使用権を獲得し続けてオーバランエラーを防止
するＤＭＡ制御方式に関する。
【０００２】
【従来の技術】一般に、計算機の外部記憶装置、例え
ば、磁気ディスク装置は、内部メモリに比べて動作速度
がかなり遅いため、当該磁気ディスク装置と内部メモリ
とのデータ転送を高速に制御する方式としてＤＭＡ（ダ
イレクト メモリ アクセス）制御方式がある。
ば、磁気ディスク装置は、内部メモリに比べて動作速度
がかなり遅いため、当該磁気ディスク装置と内部メモリ
とのデータ転送を高速に制御する方式としてＤＭＡ（ダ
イレクト メモリ アクセス）制御方式がある。
【０００３】上記ＤＭＡ制御方式を図３の概略図を用い
て説明する。同図において、ビット幅の狭い、例えば、
８ビット幅の低速バス２９には、磁気ディスク装置３１
およびフロッピーディスク装置３３が接続されている。
一方、ビット幅の広い、例えば、６４ビット幅の高速バ
ス３５には、主メモリ３７、バスコントローラ３９およ
びＣＰＵ４１が接続されている。上記低速バス２９に接
続されている磁気ディスク装置３１等のデータを高速バ
ス３５に接続されている主メモリ３７に高速に転送する
ためにＤＭＡコントローラ４３が設けられている。
て説明する。同図において、ビット幅の狭い、例えば、
８ビット幅の低速バス２９には、磁気ディスク装置３１
およびフロッピーディスク装置３３が接続されている。
一方、ビット幅の広い、例えば、６４ビット幅の高速バ
ス３５には、主メモリ３７、バスコントローラ３９およ
びＣＰＵ４１が接続されている。上記低速バス２９に接
続されている磁気ディスク装置３１等のデータを高速バ
ス３５に接続されている主メモリ３７に高速に転送する
ためにＤＭＡコントローラ４３が設けられている。
【０００４】ここで、ＤＭＡコントローラ４３からのデ
ータ転送要求は、例えば、低速バス２９に接続されてい
る磁気ディスク装置の磁気ディスクの回転によりデータ
転送の間隔が必ず一定時間毎に発生する。上記データ転
送要求が発生した場合、他のバスコントローラにより高
速バス３５の使用権が獲得されるとＤＭＡコントローラ
４３は、高速バス３５を使用できずに待ち状態になる。
ータ転送要求は、例えば、低速バス２９に接続されてい
る磁気ディスク装置の磁気ディスクの回転によりデータ
転送の間隔が必ず一定時間毎に発生する。上記データ転
送要求が発生した場合、他のバスコントローラにより高
速バス３５の使用権が獲得されるとＤＭＡコントローラ
４３は、高速バス３５を使用できずに待ち状態になる。
【０００５】その対策として、ＤＭＡコントローラ４３
は、内部にデータバッファを設けて待ち状態が解除され
るまでデータを記憶するが、他のバスコントローラが高
速バス３５の使用権を獲得し続けると当該データバッフ
ァのメモリ容量以上のデータが転送されるオーバランエ
ラーを防止するのが容易ではなかった。
は、内部にデータバッファを設けて待ち状態が解除され
るまでデータを記憶するが、他のバスコントローラが高
速バス３５の使用権を獲得し続けると当該データバッフ
ァのメモリ容量以上のデータが転送されるオーバランエ
ラーを防止するのが容易ではなかった。
【０００６】
【発明が解決しようとする課題】ところで、従来のＤＭ
Ａ制御方式は、他のバスコントローラにより高速バス３
５の使用権が獲得されて待ち状態の間、転送されるデー
タを記憶するデータバッファを設けているが、ＤＭＡコ
ントローラ４３から次回のデータ転送要求信号がアクテ
ィブにされるまで他のバスコントローラにより高速バス
３５の使用権が獲得され続けるとデータバッファがフル
状態になり転送されるデータが失われるオーバランエラ
ーが発生する問題があった。
Ａ制御方式は、他のバスコントローラにより高速バス３
５の使用権が獲得されて待ち状態の間、転送されるデー
タを記憶するデータバッファを設けているが、ＤＭＡコ
ントローラ４３から次回のデータ転送要求信号がアクテ
ィブにされるまで他のバスコントローラにより高速バス
３５の使用権が獲得され続けるとデータバッファがフル
状態になり転送されるデータが失われるオーバランエラ
ーが発生する問題があった。
【０００７】本発明は、このような従来の課題を解決す
るためになされたものであり、その目的は、一定時間内
にバスの使用権を獲得できない場合、当該バスの使用権
を獲得し続けてオーバランエラーを防止することによ
り、ＤＭＡ転送を高速にしてシステムの性能を向上する
ＤＭＡ制御方式を提供することにある。
るためになされたものであり、その目的は、一定時間内
にバスの使用権を獲得できない場合、当該バスの使用権
を獲得し続けてオーバランエラーを防止することによ
り、ＤＭＡ転送を高速にしてシステムの性能を向上する
ＤＭＡ制御方式を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を達成するた
め、本発明は、データを記憶するメモリと、このメモリ
にデータを転送させるバスと、このバスを管理するバス
コントローラと、このバスコントローラに対してデータ
転送要求信号がアクティブにされるとカウントを開始す
る時間監視カウンタと、この時間監視カウンタによるカ
ウタト値が一定値に達し、且つ、前記バスコントローラ
によりデータ転送許可信号がアクティブにされるとバス
ビジー信号をアクティブにする第１の制御手段と、この
第１の制御手段によりバスビジー信号がアクティブにさ
れて前記メモリにデータが転送される毎に設定値をディ
クリメントするカウンタと、このカウンタにより設定値
が零にされると前記第１の制御手段によりアクティブに
されたバスビジー信号をネガティブにする第２の制御手
段と、を備えたことを要旨とする。
め、本発明は、データを記憶するメモリと、このメモリ
にデータを転送させるバスと、このバスを管理するバス
コントローラと、このバスコントローラに対してデータ
転送要求信号がアクティブにされるとカウントを開始す
る時間監視カウンタと、この時間監視カウンタによるカ
ウタト値が一定値に達し、且つ、前記バスコントローラ
によりデータ転送許可信号がアクティブにされるとバス
ビジー信号をアクティブにする第１の制御手段と、この
第１の制御手段によりバスビジー信号がアクティブにさ
れて前記メモリにデータが転送される毎に設定値をディ
クリメントするカウンタと、このカウンタにより設定値
が零にされると前記第１の制御手段によりアクティブに
されたバスビジー信号をネガティブにする第２の制御手
段と、を備えたことを要旨とする。
【０００９】
【作用】上記の如く構成すれば、メモリにデータを転送
させるバスを管理するバスコントローラに対してデータ
転送要求信号がアクティブにされると時間監視カウンタ
によりカウントが開始される。この時間監視カウンタに
よるカウタト値が一定値に達し、且つ、前記バスコント
ローラによりデータ転送許可信号がアクティブにされる
と第１の制御手段によりバスビジー信号をアクティブに
する。この第１の制御手段によりバスビジー信号がアク
ティブにされて前記メモリにデータが転送される毎にカ
ウンタにより設定値がディクリメントされる。このカウ
ンタにより設定値が零にされると前記第１の制御手段に
よりアクティブにされたバスビジー信号をネガティブに
するので、オーバランエラーを防止することにより、Ｄ
ＭＡ転送を高速にできる。
させるバスを管理するバスコントローラに対してデータ
転送要求信号がアクティブにされると時間監視カウンタ
によりカウントが開始される。この時間監視カウンタに
よるカウタト値が一定値に達し、且つ、前記バスコント
ローラによりデータ転送許可信号がアクティブにされる
と第１の制御手段によりバスビジー信号をアクティブに
する。この第１の制御手段によりバスビジー信号がアク
ティブにされて前記メモリにデータが転送される毎にカ
ウンタにより設定値がディクリメントされる。このカウ
ンタにより設定値が零にされると前記第１の制御手段に
よりアクティブにされたバスビジー信号をネガティブに
するので、オーバランエラーを防止することにより、Ｄ
ＭＡ転送を高速にできる。
【００１０】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００１１】図１は本発明のＤＭＡ制御方式に係る一実
施例の制御を示すブロック図である。
施例の制御を示すブロック図である。
【００１２】同図において、転送ビット幅が８ビットの
低速バス１は、計算機の外部記憶装置である磁気ディス
ク装置３およびフロッピーディスク装置５に接続されて
いる。
低速バス１は、計算機の外部記憶装置である磁気ディス
ク装置３およびフロッピーディスク装置５に接続されて
いる。
【００１３】一方、転送ビット幅が広い、例えば、６４
ビットの高速バス７は、主メモリ９、バスコントローラ
１１およびＣＰＵ１３に接続されている。
ビットの高速バス７は、主メモリ９、バスコントローラ
１１およびＣＰＵ１３に接続されている。
【００１４】上記低速バス１に接続されている磁気ディ
スク装置３の所定アドレスに記憶されているデータを高
速バス７に接続されている主メモリ９の所定アドレスに
高速に転送するためにＤＭＡコントローラ１５が設けら
れている。
スク装置３の所定アドレスに記憶されているデータを高
速バス７に接続されている主メモリ９の所定アドレスに
高速に転送するためにＤＭＡコントローラ１５が設けら
れている。
【００１５】上記ＤＭＡコントローラ１５は、データバ
ッファ１７、フリップフロップ１９、時間監視カウンタ
２１、アンド回路２３、フリップフロップ２５およびカ
ウンタ２７を備えている。
ッファ１７、フリップフロップ１９、時間監視カウンタ
２１、アンド回路２３、フリップフロップ２５およびカ
ウンタ２７を備えている。
【００１６】上記データバッファ１７は、低速バス１に
接続されている、例えば磁気ディスク装置３からのデー
タをラッチする。フリップフロップ１９は、低速バス１
から入力されるデータ転送要求信号１０１をラッチする
と高速バス７にデータ転送要求信号１０２をアクティブ
にする。
接続されている、例えば磁気ディスク装置３からのデー
タをラッチする。フリップフロップ１９は、低速バス１
から入力されるデータ転送要求信号１０１をラッチする
と高速バス７にデータ転送要求信号１０２をアクティブ
にする。
【００１７】時間監視カウンタ２１は、データ転送要求
信号１０２がアクティブにされると一定時間、例えば、
本実施例では今回のデータ転送要求信号１０２と次回の
データ転送要求信号１０２との約半分の時間の値が経過
するとセット状態になり出力信号１０７をアクティブに
する。また、時間監視カウンタ２１は、データ転送が終
了すると主メモリ９により転送終了信号１０６がアクテ
ィブにされてリセット状態になり出力信号１０７をネガ
ティブにする。
信号１０２がアクティブにされると一定時間、例えば、
本実施例では今回のデータ転送要求信号１０２と次回の
データ転送要求信号１０２との約半分の時間の値が経過
するとセット状態になり出力信号１０７をアクティブに
する。また、時間監視カウンタ２１は、データ転送が終
了すると主メモリ９により転送終了信号１０６がアクテ
ィブにされてリセット状態になり出力信号１０７をネガ
ティブにする。
【００１８】アンド回路２３の入力端子は、時間監視カ
ウンタ２１とバスコントローラ１１からのデータ転送許
可信号１０３（アクノレッジ信号）とに接続され、時間
監視カウンタ２１の出力信号１０７がアクティブにな
り、且つ、バスコントローラ１１からデータ転送許可信
号１０３がアクティブになるとフリップフロップ２５を
セット状態にする。
ウンタ２１とバスコントローラ１１からのデータ転送許
可信号１０３（アクノレッジ信号）とに接続され、時間
監視カウンタ２１の出力信号１０７がアクティブにな
り、且つ、バスコントローラ１１からデータ転送許可信
号１０３がアクティブになるとフリップフロップ２５を
セット状態にする。
【００１９】フリップフロップ２５は、アンド回路２３
と後述するカウンタ２７とに接続され、アンド回路２３
によりセット状態にされるとバスヒジー信号１０４をア
クティブにして高速バス７の使用権を獲得する。一方、
カウンタ２７がアクティブになるとフリップフロップ２
５は、リセット状態になりバスヒジー信号１０４をネガ
ティブにして高速バス７を解放する。
と後述するカウンタ２７とに接続され、アンド回路２３
によりセット状態にされるとバスヒジー信号１０４をア
クティブにして高速バス７の使用権を獲得する。一方、
カウンタ２７がアクティブになるとフリップフロップ２
５は、リセット状態になりバスヒジー信号１０４をネガ
ティブにして高速バス７を解放する。
【００２０】カウンタ２７は、高速バス７にデータを転
送する転送回数（システムの仕様により定まる）がセッ
トされて高速バス７にデータが転送される毎にディクリ
メントされ、設定値が、例えば、「２」のとき主メモリ
９からデータ転送の終了を示す転送終了信号１０６がア
クティブにされる毎にディクリメントされ、設定値が零
になると出力信号１０８をアクティブにする。
送する転送回数（システムの仕様により定まる）がセッ
トされて高速バス７にデータが転送される毎にディクリ
メントされ、設定値が、例えば、「２」のとき主メモリ
９からデータ転送の終了を示す転送終了信号１０６がア
クティブにされる毎にディクリメントされ、設定値が零
になると出力信号１０８をアクティブにする。
【００２１】次に本実施例の作用を図２のタイムチャー
トを用いて説明する。
トを用いて説明する。
【００２２】まず、システムの起動後、低速バス１に接
続されている磁気ディスク装置３からデータバッファ１
７にデータが記憶され、低速バス１からデータ転送要求
信号１０１がアクティブになる。低速バス１からデータ
転送要求信号１０１がアクティブにされるとフリップフ
ロップ１９は、高速バス７にデータ転送要求信号１０２
をアクティブにするとともに、時間監視カウンタ２１へ
の出力信号をアクティブにする（同図（イ））。
続されている磁気ディスク装置３からデータバッファ１
７にデータが記憶され、低速バス１からデータ転送要求
信号１０１がアクティブになる。低速バス１からデータ
転送要求信号１０１がアクティブにされるとフリップフ
ロップ１９は、高速バス７にデータ転送要求信号１０２
をアクティブにするとともに、時間監視カウンタ２１へ
の出力信号をアクティブにする（同図（イ））。
【００２３】上記データ転送要求信号１０２にアクティ
ブになるとバスコントローラ１１は、データ転送許可信
号１０３をアクティブにする。フリップフロップ１９に
データ転送要求信号１０２がアクティブにされると時間
監視カウンタ２１は、Ｃ1 時点からカウントを開始す
る。カウント値がＣ2 時点のＣの値になると時間監視カ
ウンタ２１は、出力信号１０７をアクティブにする（同
図（ロ））。
ブになるとバスコントローラ１１は、データ転送許可信
号１０３をアクティブにする。フリップフロップ１９に
データ転送要求信号１０２がアクティブにされると時間
監視カウンタ２１は、Ｃ1 時点からカウントを開始す
る。カウント値がＣ2 時点のＣの値になると時間監視カ
ウンタ２１は、出力信号１０７をアクティブにする（同
図（ロ））。
【００２４】上記出力信号１０７がアクティブになると
アンド回路２３は、データ転送許可信号１０３もアクテ
ィブになっているため、出力端子がアクティブになる。
アンド回路２３の出力端子がアクティブになるとフリッ
プフロップ２５は、同図（イ）のｂ1 時点にバスビジー
信号をアクティブにして高速バス７に使用権を獲得する
（同図（ハ））。
アンド回路２３は、データ転送許可信号１０３もアクテ
ィブになっているため、出力端子がアクティブになる。
アンド回路２３の出力端子がアクティブになるとフリッ
プフロップ２５は、同図（イ）のｂ1 時点にバスビジー
信号をアクティブにして高速バス７に使用権を獲得する
（同図（ハ））。
【００２５】高速バス７の使用権が獲得されるとＤＭＡ
コントローラ１５は、転送開始信号１０５をアクティブ
にして主メモリ９の所定アドレスにデータバッファ１７
に記憶されているデータが記憶される。データの記憶が
終了すると主メモリ９は、転送終了信号１０６をアクテ
ィブにしてカウンタ２７のディクリメントが行なわれ
る。カウンタ２７のカウント値が零になる同図（ロ）の
ｂ2 時点までＤＭＡコントローラ１５は、高速バス７の
使用権を同図（ハ）に示すＤの期間獲得する。
コントローラ１５は、転送開始信号１０５をアクティブ
にして主メモリ９の所定アドレスにデータバッファ１７
に記憶されているデータが記憶される。データの記憶が
終了すると主メモリ９は、転送終了信号１０６をアクテ
ィブにしてカウンタ２７のディクリメントが行なわれ
る。カウンタ２７のカウント値が零になる同図（ロ）の
ｂ2 時点までＤＭＡコントローラ１５は、高速バス７の
使用権を同図（ハ）に示すＤの期間獲得する。
【００２６】上記カウンタ２７の設定値が零になるとフ
リップフロップ２５はバスビジー信号１０４をネガティ
ブにして、同図（ロ）のｂ2 時点で高速バス７が解放さ
れる。ＤＭＡコントローラ１５が高速バス７の使用権を
獲得している間（同図（ハ）のＤ）、低速バス１からの
データ転送要求信号１０１に応答してフリップフロップ
１９は、データ転送要求信号１０２を同図（イ）のａ2
時点においてアクティブにする。
リップフロップ２５はバスビジー信号１０４をネガティ
ブにして、同図（ロ）のｂ2 時点で高速バス７が解放さ
れる。ＤＭＡコントローラ１５が高速バス７の使用権を
獲得している間（同図（ハ）のＤ）、低速バス１からの
データ転送要求信号１０１に応答してフリップフロップ
１９は、データ転送要求信号１０２を同図（イ）のａ2
時点においてアクティブにする。
【００２７】これにより、データ転送要求信号１０２が
アクティブにされてから、図２（ハ）のＤ期間の間、Ｄ
ＭＡコントローラ１５は、高速バス７の使用権を獲得す
るので、従来の如くオーバランエラーの発生を防止して
ＤＭＡの高速転送を可能にする。
アクティブにされてから、図２（ハ）のＤ期間の間、Ｄ
ＭＡコントローラ１５は、高速バス７の使用権を獲得す
るので、従来の如くオーバランエラーの発生を防止して
ＤＭＡの高速転送を可能にする。
【００２８】
【発明の効果】以上説明したように、本発明では、バス
コントローラにデータ転送要求信号をアクティブにして
から一定時間後にバスビジー信号をアクティブにするの
で、オーバーランエラーを防止することにより、ＤＭＡ
転送を高速にしてシステムの性能の向上を実現できる。
コントローラにデータ転送要求信号をアクティブにして
から一定時間後にバスビジー信号をアクティブにするの
で、オーバーランエラーを防止することにより、ＤＭＡ
転送を高速にしてシステムの性能の向上を実現できる。
【図１】本発明のＤＭＡ制御方式に係る一実施例の制御
を示すブロック図である。
を示すブロック図である。
【図２】本発明の動作を示すタイムチャートである。
【図３】ＤＭＡ制御方式を示す概略図である。
１ 低速バス ３ 磁気ディスク装置 ７ 高速バス ９ 主メモリ １１ バスコントローラ １５ ＤＭＡコントローラ １９，２５ フリップフロップ ２１ 時間監視カウンタ ２３ アンド回路 １０２ データ転送要求信号 １０３ データ転送許可信号 １０４ バスビジー信号 １０６ 転送終了信号
Claims (1)
- 【請求項１】 データを記憶するメモリと、 このメモリにデータを転送させるバスと、 このバスを管理するバスコントローラと、 このバスコントローラに対してデータ転送要求信号がア
クティブにされるとカウントを開始する時間監視カウン
タと、 この時間監視カウンタによるカウタト値が一定値に達
し、且つ、前記バスコントローラによりデータ転送許可
信号がアクティブにされるとバスビジー信号をアクティ
ブにする第１の制御手段と、 この第１の制御手段によりバスビジー信号がアクティブ
にされて前記メモリにデータが転送される毎に設定値を
ディクリメントするカウンタと、 このカウンタにより設定値が零にされると前記第１の制
御手段によりアクティブにされたバスビジー信号をネガ
ティブにする第２の制御手段と、 を備えたことを特徴とするＤＭＡ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27371191A JPH05113947A (ja) | 1991-10-22 | 1991-10-22 | Ｄｍａ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27371191A JPH05113947A (ja) | 1991-10-22 | 1991-10-22 | Ｄｍａ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05113947A true JPH05113947A (ja) | 1993-05-07 |
Family
ID=17531495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27371191A Pending JPH05113947A (ja) | 1991-10-22 | 1991-10-22 | Ｄｍａ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05113947A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3740842A1 (de) * | 1986-11-28 | 1988-06-09 | Diesel Kiki Co | Inneneinheit fuer klimageraete |
-
1991
- 1991-10-22 JP JP27371191A patent/JPH05113947A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3740842A1 (de) * | 1986-11-28 | 1988-06-09 | Diesel Kiki Co | Inneneinheit fuer klimageraete |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4096569A (en) | Data processing system having distributed priority network with logic for deactivating information transfer requests | |
| US5630145A (en) | Method and apparatus for reducing power consumption according to bus activity as determined by bus access times | |
| EP0186006A2 (en) | Multiprocessor system | |
| JPS5924462B2 (ja) | 共有メモリのアクセス制御方式 | |
| JPS5847050B2 (ja) | 入出力割込みシステム | |
| JP2978539B2 (ja) | データ転送制御装置 | |
| JP3055917B2 (ja) | データ転送制御装置 | |
| US5287486A (en) | DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts | |
| US5551054A (en) | Page mode buffer controller for transferring Nb byte pages between a host and buffer memory without interruption except for refresh | |
| JPH0556548B2 (ja) | ||
| JPH05113947A (ja) | Ｄｍａ制御方式 | |
| JP4592944B2 (ja) | Ｃｐｕインターフェース回路 | |
| JP3193155B2 (ja) | Ｄｍａ制御方式 | |
| JPH05165761A (ja) | Ｄｍａコントローラ | |
| JPH05100995A (ja) | Ｄｍａ制御方式 | |
| JP3265582B2 (ja) | マイクロコンピュータ | |
| JPS6054065A (ja) | 同期制御装置 | |
| JP2597991B2 (ja) | 画像データ通信装置 | |
| JPH0736820A (ja) | Ｉ／ｏ制御装置 | |
| JPH0395652A (ja) | 二重化システム用記憶装置 | |
| JPH03188547A (ja) | データ転送制御装置 | |
| JPH0724044B2 (ja) | Ｄｍａアクセスが可能なコンピユータ・システム | |
| JPS6043763A (ja) | バツフア制御方式 | |
| JPH0668019A (ja) | Ｄｍａ制御装置 | |
| JPH03158946A (ja) | データ転送のリトライ制御が可能なプロセッサシステム |