JPS59136833A - デ−タ転送制御装置 - Google Patents

デ−タ転送制御装置

Info

Publication number
JPS59136833A
JPS59136833A JP1165183A JP1165183A JPS59136833A JP S59136833 A JPS59136833 A JP S59136833A JP 1165183 A JP1165183 A JP 1165183A JP 1165183 A JP1165183 A JP 1165183A JP S59136833 A JPS59136833 A JP S59136833A
Authority
JP
Japan
Prior art keywords
data
transfer
address
data transfer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1165183A
Other languages
English (en)
Inventor
Toshihiro Shikama
敏弘 鹿間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1165183A priority Critical patent/JPS59136833A/ja
Publication of JPS59136833A publication Critical patent/JPS59136833A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分吃〕 この発明は計%、fl’pのメモリと入出力コントロー
ラ(以T:I10コントローラと略記する〕間のデータ
転送を制御するためのデータ転送制御装置に関するもの
であろう 〔従来技術〕 メモリとI10コントローラ間Oデータ転送は、バスを
介して、たとえば、1ノ(イトずつ行われ、1バイトご
とにメモリにアクセスするためのアドレス信号の表す数
値を変えなければならない。この場合、アドレス信号の
表す数値を連続的に変化させればよい範囲のデータを仮
に1ブロツクのデータという。1バイトの転送ごとに変
化するアドレス信号をCPU (中央処理装@)で発生
してメモリへアクセスするのでは、CPUの負荷が太き
くなるので、この制御をデータ転送制御装置で行ってい
る。
第1図は従来のデータ転送制御装置を用いた計算機シス
テムの構成を示すブロック図である。図において(11
U CPU 、 +21はメモリ、+31 ij Il
o コントローラ、+41 f′iデータ転送制御装置
、(5)はバス、(6)はデータ転送制御装置の割込み
出力、(7)は工んコントローラの割込み出力であろう データ転送制御装置(41には、転送すべき1ブロツク
のデータのメモリ(21内における先頭アドレスを示す
数値と、転送すべきデータ数(すなわち、転送すべきバ
イト数で以下転送回数ということにする)があらかじめ
CPU Illから設定されているう先頭アドレスを示
す数値はアドレスレジスタに、転送回数は転送カウンタ
に設定されているとする。
I10コントローラ(3)において1ブロツク分のデー
タの転送要求が発生すると、  I10コントローラ(
3)はデータ転送制御装置(41に転送要求信号を出力
する。この信号を受付けたデータ転送制御装置(41は
バス(5)の使用権に対する要求信号を出力する。
バス(5)の使用が許可されると、データ転送制御袋[
1+41はそのアドレスレジスタの内容をアドレス信号
とし、転送の方向に応じ読出し又は書込み制御信号と共
に、メモリ(2)に送り、同時にI10コントローラ(
3)に対して転送許可信号を送る。アドレス信号で指定
された最初の1バイトが転送される。
この転送が終ると、データ転送制御装置(41はそのア
ドレスレジスタの内容に数値1を加え、転送カウンタの
内容から数値1を減じて次のバイトの転送を行う。転送
カウンタの内容がOになると、1ブロツクのデータの転
送が完了したことを意味し、データ転送制御装置(41
又はI10コントローラ(3)からCPUへ割込み出力
(6)又は(7)によりこのことが通知されろうこの通
知を受けたCPU Illは次のデータブロックの先頭
アドレスと転送回数とをデータ転送制御装置(41に設
定し、次の1ブロツクのデータ転送が可能となる。
以上のように従来の装置では1ブロツクごとにCPU 
[11による処理が必要となり、このため短いブロック
を多数連続して転送する場合、CPU[11の負荷が増
大することと、実効転送速度が低下するという欠点があ
ったっ この欠点を除去するためデータ転送制御装置(4)内に
作業用のアドレスレジスタと転送カウンタの組の他に、
初期値用のアドレスレジスタと転送回数レジスタの組を
設は作業用の組を用いて1ブロツクのデータの転送を制
御し、このブロックのデータの転送が完了すると、初期
値用の絹のデータを作業用の組に移して次のブロックの
データの転送を制御し、この転送中に初期値用の組に納
しいデータブロックに対する先頭アドレスと転送回数を
設定するという方法が行われた。こうすると異なるブロ
ックのデータを連続して転送することが可能となる。
しかし、この場合でも、1ブロツクの転送中にCPU 
+11が次のブロックの転送に関する情報を設定しなけ
ればならぬという欠点が$ 5 、CPU [11の負
荷に関しては改善されないという欠点があった。
〔発明の概要〕
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では、新しいブロックの
データ転送の準備のために従来CPUが行っていた処理
を行うための第2データ転送制御装電を設け、従来のデ
ータ転送制御装置と同一の動作を行う第1データ転送制
御装置内のアドレスレジスタ及び転送カウンタにはこの
第2データ転送制御装置の制御によって新しいブロック
のデータ転送に必要な情報を設定した。
〔発明の実施例〕
以下、図面についてこの発明の詳細な説明する。第2図
はこの発明の一実施例を示すブロック図で、第1図と同
一符号は同−又は相当部分を示し、(40)はこの発明
のデータ転送制御装置であり、′21データ転送制御装
置;S+ 、第2データ転送制御装置(9)、制御部[
1(lを含む。
第3図は第2図の各部分の記憶内容を示す図で、第2図
と同一符号は同一部分を示し、(11)は作業用アドレ
スレジスタ、(12)は作業用転送カウンタ、(13)
は初期値用アドレスレジスタ、(14)は初期値用転送
回数レジスタ、(15) 、 (16) U第1データ
転送制御装置181内のアドレスレジスタと転送カウン
タである。また(17)はメモリ(2)内に記憶されて
いる転送制御情報、(is)はメモリ(21内で、I1
0コントローラ(3)に転送すべきデータの格納される
バッファ領域である。
転送すべき複数のデータブロックについて各ブロックの
先頭アドレスとその転送回数とが第3図(17)に示す
ようにあらかじめメモリ(21内のHf定の領域に格納
される。この格納位置のアドレスは全部が連続である場
合と、一部に不連続が存在する場合とがめるっ全部が連
続であれば、初期値用の組(13) 、 (14)を必
要としないので、第3図(17)に示す転送制御情報の
アドレスは連続であると仮定すると、アドレスレジスタ
(11)には情報(17)の格納される先頭アドレスが
設定され、転送カウンタ(2)には情報(17)の長さ
が設定される。
転送要求の処理、バスの使用権の獲得等の動作は従来の
装置の場合と本質的には同様であるのでその説明を省略
するっ 転送の開始時点では、アドレスレジスタ(11)に記憶
されているアドレスでメモリ(2)にアクセスして情報
(17)の先頭アドレスのデータ(171)を読出し、
アドレスレジスタ(15)と転送カウンタ(1のに格納
する。この格納が終ると第2データ転送制御装置t +
91はアドレスレジスタ(lυの内容に数値1を加え、
転送カウンタ(12)の内容から数値1を減じて、次の
読出しの準備ケしておく。
第1データ転送制御装置181はアドレスレジスタ(1
5) 、転送カウンタ(1のに設定された転送制御情報
ヲ用いてメモリ(2)とI10コントローラ(3)の間
のデータ転送を制御することは、第1図について説明し
たと同様であって、転送カウンタ(16)の内容が0に
なると1ブロツクのデータ転送を完了したことを示し、
第1データ転送制御装置(81は制御部(1のを経て第
2データ転送制御装置(9)に通知し、この通知を受け
た第2データ転送制御装置(9)ではアドレスレジスタ
(11)に記憶されているアドレス(その時点では先頭
アドレスに数値1が加わったアドレス)でメモリ(2)
にアクセスして情報(17)のデータ(172)を読出
し、アドレスレジスタ(15)と転送カウンタ(16)
に格納する。そしてアドレスレジスタ(11)の内容に
数値1を加え、転送カウンタ(12)の内容から数値1
を減じておくっ第1データ転送制御装置(81はデータ
(172)の情報を用いて次のデータブロックの転送を
行う、之・1データ転送制御装置+81内に作業用のア
ドレスレジスタ(15)と転送カウンタ(16)の組の
外に初期値用のアドレスレジスタと転送回数レジスタと
の組(図示してない)を設け、作業用の組VCよって転
送制御中に初期値用の組に次に転送すべきデータブロッ
クの情報を書込んでおけは、転送力・クンタ(16)の
内容が0になった時は、上記初期値用の組のデータをア
ドレスレジスタ(15)、転送カウンタ(16)に入力
して次のデータブロックの転送を開始することができる
このようにして、検数のデータブロックの転送を、転送
の途中においてはCPU fi+の介入を必要とするこ
となく、実行することができ、転送カウンタ(12)の
内容が0になると、所定数のデータブロックに対する転
送情報を出力し尽したことを意味し、この状態で転送カ
ウンタ(16)の内容が0になるトスべてのデータブロ
ックの転送を完了したことを意味するっ 転送制御情報(17)のアドレスに不連続がある場合は
、アドレスが連続な部分をそれぞれ1情報ブロツクとし
、1情報ブロツク内のすべてのデータブロックの転送を
終るとCPLI fi+から次の情報ブロックの先頭ア
ドレスとそのデータ長をアドレスレジスタ(11)と転
送カウンタ(12) K設定してもよいし、或は初萌値
用の組(13) 、 (14)を設けて、あらかじめこ
の初期イ11用の絹(13) 、 (14)に設定して
おいてもよい。
なお、以上の説明では、1ブロツクのデータ転送の完了
は、第1データ転送制御装置+81が転送カウンタ(1
6)の内容が0になったことを検出して、第2データ転
送制御装置(9)に通知するとしたが、■んコントロー
ラ(31が転送の終了を検出し制御部(io)を経由し
て第2データ転送制御装置! +91に通知してもよい
っ 〔発明の効果〕 以上のようにこの発明によれば1ブロツクのデータ転送
が終了した後、 CPUの処理が介在することなく、次
のブロックのデータ転送を關始することができ、複数の
データブロックを連続して短時間内に転送することがで
きるという効果がある。
【図面の簡単な説明】
第1図は従来の装置を用いた計算磯システムの構成を示
すブロック図、第2図はこの発明の一実施例を示すブロ
ック図、第3図は第2図の各部の記憶内容を示す図でお
る。 (11・・・CP(J、(2]・−・メモリ、13)・
・・I10コントローラ、(40)・・・データ転送制
御装置、(51・・・バス、:8)・・・第1データ転
送制御装置、(9)・・・72データ転送制御装置、(
11)、(12)・・・第2データ転送制御装置内のア
ドレスレジスタと転送カウンタ、(15)、(16)・
・・第1データ転送制御装置内のアドレスレジスタと転
送カウンタ、(17)・・・転送制御情報。 なお、図中同一符号は同−又は相当部分を示す。 代理人  葛 野 信 − 第1図 手続補正書(自発) 58927 昭和  年  月  日 特許庁長官殿 1、事件の表示   特願昭58−011651号2、
発明の名称 データ転送制御装置 3、補正をする者 代表者片山仁へ部 (1)明細書第5頁第11行目「アドレス」とあるを「
このようにしてアドレス」と訂正する。 (以上)

Claims (1)

  1. 【特許請求の範囲】 メモリと入出力コントローラとの間のデータ転送を制御
    するデータ転送制御装置において、転送すべきデータの
    うち同一データブロックに属するデータを格納する為に
    用いられる連続したアドレスを有するメモリブロックを
    必要なブロック数だけ上記メモリ内に設ける手段と、上
    記メモリグロックの各メモリブロックについて、邑該メ
    モリブロックの先頭アドレスを示す数値と当該メモリブ
    ロックのデータ長を示す転送回数とを含む転送制御情報
    を、上記メモリ内の所定のアドレス位置を先頭アドレス
    とし、対応するデータブロックの転送順に増加する連続
    アドレス位置にそれぞれ格納する手段と、 第2データ転送制御装置内のアドレスレジスタと転送カ
    ウンタの初期値として上記転送制御情報の先頭アドレス
    とそのデータ長とを設定する手段と、 上記′22データ転送制御装置内のアドレスレジスタの
    内容をアドレスとして上記メモリ内の上記転送制御情報
    を読出して第1データ転送制御装置内のアドレスレジス
    タと転送カウンタの初期値として設定し、この設定が終
    了した後上記第2データ転送制御装置内のアドレスレジ
    スタの内容に数値1を加え転送カウンタの内容から数値
    1を減する手段と、 上記第1データ転送制御装置内のアドレスレジスタの内
    容をアドレスとして上記メモリにアクセスし、上記メモ
    リと上記入出力コントローラとのデータ転送を制御し、
    この転送が終了した後上記第1データ転送制御装置内の
    アドレスレジスタの内容に数値1を加え転送カウンタの
    内容から数値1を減じ、この変更されたアドレスレジス
    タの内容を次のアドレスとして上記メモリにアクセスし
    、このようにして1ブロツクのデータ転送を完了する手
    段と、 上記第1データ転送制御装置において1ノ゛口・ツクの
    データ転送中又はこの転送の終了後に上記第2データ転
    送制御装置内のアドレスレジスタの内容をアドレスとし
    て上記メモリ内の上記転送制御情報を読出して第1デー
    タ転送制御装置内に設定し、この設定が終了した後上記
    第2データ転送市1j御装置内のアドレスレジスタの内
    容に数値1を加え転送カウンタの内容から数値1を減す
    る手段とを備えたことを特徴とするデータ転送制御装置
JP1165183A 1983-01-27 1983-01-27 デ−タ転送制御装置 Pending JPS59136833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1165183A JPS59136833A (ja) 1983-01-27 1983-01-27 デ−タ転送制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1165183A JPS59136833A (ja) 1983-01-27 1983-01-27 デ−タ転送制御装置

Publications (1)

Publication Number Publication Date
JPS59136833A true JPS59136833A (ja) 1984-08-06

Family

ID=11783858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1165183A Pending JPS59136833A (ja) 1983-01-27 1983-01-27 デ−タ転送制御装置

Country Status (1)

Country Link
JP (1) JPS59136833A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219153A (ja) * 1986-03-20 1987-09-26 Fujitsu Ltd Dmaコントロ−ラ
JPS63163560A (ja) * 1986-12-25 1988-07-07 Nec Corp 情報処理装置
JPS6488669A (en) * 1987-09-29 1989-04-03 Nec Corp Dma transfer control table prereading system
JPH03268154A (ja) * 1990-03-19 1991-11-28 Fujitsu Ltd データ転送方法
JPH0425957A (ja) * 1990-05-22 1992-01-29 Nec Corp データ転送制御装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219153A (ja) * 1986-03-20 1987-09-26 Fujitsu Ltd Dmaコントロ−ラ
JPS63163560A (ja) * 1986-12-25 1988-07-07 Nec Corp 情報処理装置
JPS6488669A (en) * 1987-09-29 1989-04-03 Nec Corp Dma transfer control table prereading system
JPH03268154A (ja) * 1990-03-19 1991-11-28 Fujitsu Ltd データ転送方法
JPH0425957A (ja) * 1990-05-22 1992-01-29 Nec Corp データ転送制御装置

Similar Documents

Publication Publication Date Title
EP0203993B1 (en) Queue administration method and apparatus
US4173783A (en) Method of accessing paged memory by an input-output unit
US4092715A (en) Input-output unit having extended addressing capability
WO2001029656A2 (en) Linked list dma descriptor architecture
JPS59136833A (ja) デ−タ転送制御装置
JPH01125644A (ja) データ転送装置
JPH06250970A (ja) メモリ制御装置
JP2594611B2 (ja) Dma転送制御装置
JPH02310649A (ja) 受信フレーム転送方式および通信制御装置
JPS61131033A (ja) リングバツフアの制御方式
JPH03196345A (ja) データ入出力方式
JP3019323B2 (ja) イメージメモリのダイレクトアクセス方法
JPH0241538A (ja) キャッシュメモリ制御方法
JPH0193855A (ja) 情報処理装置におけるメモリ制御方式
JPS6235148B2 (ja)
JPS62192844A (ja) Dma制御回路
JPH0526216B2 (ja)
JPS61117651A (ja) インタ−フエイス装置
JPH0378064A (ja) 周辺制御部の統合メモリ管理による入出力制御方式
JPH0612363A (ja) メモリ制御装置およびマルチプロセッサシステム
JPS61153728A (ja) 磁気記憶装置の高速制御方式
JPH02133854A (ja) 転送可否メモリにアクセス可能なdmaコントローラ
JPS6124737B2 (ja)
JPS6249537A (ja) デ−タバツフアコントロ−ラ
JPH03185545A (ja) I/o制御アダプタ