JPH06301639A - バス間データ転送装置 - Google Patents
バス間データ転送装置Info
- Publication number
- JPH06301639A JPH06301639A JP8847693A JP8847693A JPH06301639A JP H06301639 A JPH06301639 A JP H06301639A JP 8847693 A JP8847693 A JP 8847693A JP 8847693 A JP8847693 A JP 8847693A JP H06301639 A JPH06301639 A JP H06301639A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- address
- memory
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 複数のＤＭＡＣがＩ／Ｏバス等の１つバスに
接続されていても、バス間データ転送の際のアドレスの
設定を遅滞なく行えるようにする。 【構成】 バス間データ転送装置３１はプロセッサ３４
およびメインメモリ３５を有するシステムバスと第１お
よび第２のＤＭＡＣ３６1 、３６2 を有するＩ／Ｏバス
３３を接続している。この装置３１内にはＤＭＡＣ３６
1 、３６2 に対応して第１および第２のアドレスエント
リ３８1 、３８2 が配置されており、それぞれメインメ
モリ３５にアクセスする先頭アドレスと転送されるデー
タのサイズを遅滞なく格納できる。転送データはデータ
バッファ３９に一時的に格納される。アクセスの際のア
ドレスは、開始アドレスからデータのサイズに相当する
値ずつ変化させながら更新される。
接続されていても、バス間データ転送の際のアドレスの
設定を遅滞なく行えるようにする。 【構成】 バス間データ転送装置３１はプロセッサ３４
およびメインメモリ３５を有するシステムバスと第１お
よび第２のＤＭＡＣ３６1 、３６2 を有するＩ／Ｏバス
３３を接続している。この装置３１内にはＤＭＡＣ３６
1 、３６2 に対応して第１および第２のアドレスエント
リ３８1 、３８2 が配置されており、それぞれメインメ
モリ３５にアクセスする先頭アドレスと転送されるデー
タのサイズを遅滞なく格納できる。転送データはデータ
バッファ３９に一時的に格納される。アクセスの際のア
ドレスは、開始アドレスからデータのサイズに相当する
値ずつ変化させながら更新される。
Description
【０００１】
【産業上の利用分野】本発明はシステムバスとＩ／Ｏバ
スのように異なる２つのバスの間でデータの転送を行う
バス間データ転送装置に関する。
スのように異なる２つのバスの間でデータの転送を行う
バス間データ転送装置に関する。
【０００２】
【従来の技術】バス間データ転送装置は、システムバス
とＩ／Ｏバスのように２つのバスの間でデータの転送を
行っている。このようなバス間データ転送装置に関して
は、例えば特開平３−２０４７５６号公報に開示があ
る。
とＩ／Ｏバスのように２つのバスの間でデータの転送を
行っている。このようなバス間データ転送装置に関して
は、例えば特開平３−２０４７５６号公報に開示があ
る。
【０００３】図１１はこの提案のバス間データ転送装置
を使用したデータ処理システムを表わしたものである。
バス間データ転送装置１１は、システムバス１２とロー
カルバス１３を接続する形でこれらの間に配置されてい
る。システムバス１２にはシステムプロセッサ１４とシ
ステムメモリ１５が、ローカルバス１３にはローカルプ
ロセッサ１６とＤＭＡＣ（ダイレクト・メモリ・アクセ
ス・制御装置）１７および回線制御部１８等の回路装置
が接続されている。バス間データ転送装置１１内には、
アドレスレジスタ２１とデータレジスタ２２が配置され
ている。
を使用したデータ処理システムを表わしたものである。
バス間データ転送装置１１は、システムバス１２とロー
カルバス１３を接続する形でこれらの間に配置されてい
る。システムバス１２にはシステムプロセッサ１４とシ
ステムメモリ１５が、ローカルバス１３にはローカルプ
ロセッサ１６とＤＭＡＣ（ダイレクト・メモリ・アクセ
ス・制御装置）１７および回線制御部１８等の回路装置
が接続されている。バス間データ転送装置１１内には、
アドレスレジスタ２１とデータレジスタ２２が配置され
ている。
【０００４】提案のこのバス間データ転送装置１１で、
例えば回線制御部１８が回線（図示せず）を経て受信し
たデータをシステムメモリ１５に書き込む場合をまず説
明する。この場合には、システムメモリ１５に格納する
データの先頭アドレスをバス間データ転送装置内のアド
レスレジスタ２１に格納し、ＤＭＡＣ１７を用いて回線
制御部１８からデータレジスタ２２へ受信データのデー
タ長だけＤＭＡ（ダイレクト・メモリ・アクセス）転送
を行わせる。バス間データ転送装置は、この後にデータ
レジスタ２２に書き込まれた受信データをシステムメモ
リ１５におけるアドレスレジスタ２１で締めされるアド
レスに格納する。そして、アドレスレジスタ２１の値を
更新して、システムメモリ１５の次の転送先のアドレス
にする。
例えば回線制御部１８が回線（図示せず）を経て受信し
たデータをシステムメモリ１５に書き込む場合をまず説
明する。この場合には、システムメモリ１５に格納する
データの先頭アドレスをバス間データ転送装置内のアド
レスレジスタ２１に格納し、ＤＭＡＣ１７を用いて回線
制御部１８からデータレジスタ２２へ受信データのデー
タ長だけＤＭＡ（ダイレクト・メモリ・アクセス）転送
を行わせる。バス間データ転送装置は、この後にデータ
レジスタ２２に書き込まれた受信データをシステムメモ
リ１５におけるアドレスレジスタ２１で締めされるアド
レスに格納する。そして、アドレスレジスタ２１の値を
更新して、システムメモリ１５の次の転送先のアドレス
にする。
【０００５】次に、システムメモリ１５からデータを読
み出して回線制御部１８からこれを回線に送り出す場合
を説明する。この場合、ローカルプロセッサ１６はシス
テムメモリ１５における送信データが格納されている先
頭アドレスをアドレスレジスタ２１にセットする。ＤＭ
ＡＣ１７はデータレジスタ２２からデータを読み出して
回線制御部へＤＭＡ転送を行う。バス間データ転送装置
１１はシステムメモリ１５からデータレジスタ２２に読
込が行われると、そのときのアドレスの値をアドレスレ
ジスタ２１の値として更新する。
み出して回線制御部１８からこれを回線に送り出す場合
を説明する。この場合、ローカルプロセッサ１６はシス
テムメモリ１５における送信データが格納されている先
頭アドレスをアドレスレジスタ２１にセットする。ＤＭ
ＡＣ１７はデータレジスタ２２からデータを読み出して
回線制御部へＤＭＡ転送を行う。バス間データ転送装置
１１はシステムメモリ１５からデータレジスタ２２に読
込が行われると、そのときのアドレスの値をアドレスレ
ジスタ２１の値として更新する。
【０００６】この提案のバス間データ転送装置では、以
上のようにして、一方のバス（ローカルバス１３）に接
続されたＤＭＡＣ１７が他方のバス（システムバス１
２）に接続されたメモリ（カストマメモリ１５）との間
で大容量のデータ転送を可能にしている。
上のようにして、一方のバス（ローカルバス１３）に接
続されたＤＭＡＣ１７が他方のバス（システムバス１
２）に接続されたメモリ（カストマメモリ１５）との間
で大容量のデータ転送を可能にしている。
【０００７】
【発明が解決しようとする課題】しかしながら、図１１
に示したようなバス間データ転送装置では、次に示すよ
うな２つの問題があった。
に示したようなバス間データ転送装置では、次に示すよ
うな２つの問題があった。
【０００８】まず、この提案の装置ではアドレスを格納
するバッファとしてアドレスレジスタ２１を１つしか持
っていない。このために、ローカルバス１７バス上に複
数のＤＭＡＣ１７が存在する場合には、これらがダイレ
クト・メモリ・アクセスを要求するたびにローカルバス
１７上のローカルプロセッサ１６がアドレスレジスタ２
１に転送アドレスを設定することになる。この結果、こ
れらのＤＭＡＣ１７がランダムにダイレクト・メモリ・
アクセスを要求するような状況下では、アドレスレジス
タ２１に転送アドレスを設定するために必要な時間が大
幅に増加してしまう。
するバッファとしてアドレスレジスタ２１を１つしか持
っていない。このために、ローカルバス１７バス上に複
数のＤＭＡＣ１７が存在する場合には、これらがダイレ
クト・メモリ・アクセスを要求するたびにローカルバス
１７上のローカルプロセッサ１６がアドレスレジスタ２
１に転送アドレスを設定することになる。この結果、こ
れらのＤＭＡＣ１７がランダムにダイレクト・メモリ・
アクセスを要求するような状況下では、アドレスレジス
タ２１に転送アドレスを設定するために必要な時間が大
幅に増加してしまう。
【０００９】また、この提案のバス間データ転送装置で
は、データ転送後にアドレスレジスタ２１の値を自動的
に更新する際に、アドレスのインクリメントされる量等
の更新する値は固定されている。したがって、１回に転
送するデータのサイズが異なるＤＭＡＣをローカルバス
１３等のＩ／Ｏバスに混在させることは自動更新の実現
上不可能である。
は、データ転送後にアドレスレジスタ２１の値を自動的
に更新する際に、アドレスのインクリメントされる量等
の更新する値は固定されている。したがって、１回に転
送するデータのサイズが異なるＤＭＡＣをローカルバス
１３等のＩ／Ｏバスに混在させることは自動更新の実現
上不可能である。
【００１０】そこで本発明の第１の目的は、１回に転送
するデータのサイズが異なるような場合にも、バス間デ
ータ転送を支障なく行うことのできるバス間データ転送
装置を提供することにある。
するデータのサイズが異なるような場合にも、バス間デ
ータ転送を支障なく行うことのできるバス間データ転送
装置を提供することにある。
【００１１】本発明の第２の目的は、複数のＤＭＡＣが
Ｉ／Ｏバス等の１つバスに接続されていても、バス間デ
ータ転送の際のアドレスの設定を遅滞なく行うことので
きるバス間データ転送装置を提供することにある。
Ｉ／Ｏバス等の１つバスに接続されていても、バス間デ
ータ転送の際のアドレスの設定を遅滞なく行うことので
きるバス間データ転送装置を提供することにある。
【００１２】本発明の第３の目的は、データの転送サイ
ズが異なっても転送の終了を自身で簡単に認識すること
のできるバス間データ転送装置を提供することにある。
ズが異なっても転送の終了を自身で簡単に認識すること
のできるバス間データ転送装置を提供することにある。
【００１３】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）第１のバスに接続されたメモリに対して第２
のバスに接続されたダイレクト・メモリ・アクセス制御
装置からデータの読み出しあるいは書き込みのためのア
クセスを行う際に第１のバスに接続されたプロセッサか
ら送られてくるアクセスの開始を示すアドレスを格納す
るアドレス格納手段と、（ロ）プロセッサから送られて
くるアクセスに基づく１回当たりの転送データのサイズ
を格納するサイズ格納手段と、（ハ）アクセスに際して
前記したメモリから読み出されまたはこのメモリに書き
込まれるデータを一時的に格納する転送データ格納手段
と、（ニ）前記したメモリにおけるアドレス格納手段に
格納されているアドレスに対してデータの読み出しある
いは書き込みを行うメモリアクセス手段と、（ホ）前記
したメモリに対してデータの読み出しあるいは書き込み
が１回行われるたびにアドレス格納手段に格納されたア
ドレスを転送データのサイズに対応する値ずつ変化させ
るアドレス更新手段とをバス間データ転送装置に具備さ
せる。
は、（イ）第１のバスに接続されたメモリに対して第２
のバスに接続されたダイレクト・メモリ・アクセス制御
装置からデータの読み出しあるいは書き込みのためのア
クセスを行う際に第１のバスに接続されたプロセッサか
ら送られてくるアクセスの開始を示すアドレスを格納す
るアドレス格納手段と、（ロ）プロセッサから送られて
くるアクセスに基づく１回当たりの転送データのサイズ
を格納するサイズ格納手段と、（ハ）アクセスに際して
前記したメモリから読み出されまたはこのメモリに書き
込まれるデータを一時的に格納する転送データ格納手段
と、（ニ）前記したメモリにおけるアドレス格納手段に
格納されているアドレスに対してデータの読み出しある
いは書き込みを行うメモリアクセス手段と、（ホ）前記
したメモリに対してデータの読み出しあるいは書き込み
が１回行われるたびにアドレス格納手段に格納されたア
ドレスを転送データのサイズに対応する値ずつ変化させ
るアドレス更新手段とをバス間データ転送装置に具備さ
せる。
【００１４】すなわち、請求項１記載の発明では、プロ
セッサの接続された第１のバスのシステムメモリ等のメ
モリに第２のバスのＤＭＡＣからデータを書き込んだ
り、書き込まれたデータの読み出しを行う場合に、これ
らのバスを接続したバス間データ転送装置のアドレス格
納手段にプロセッサからアクセス開始のアドレスと１回
当たりの転送データのサイズとを書き込んでおき、ま
た、このバス間データ転送装置内にデータを一時的に格
納する転送データ格納手段を配置しておく。そして、ア
ドレスを格納したアドレス格納手段の示すアドレスでデ
ータの読み書きのためのアクセスを行う一方、転送デー
タのサイズに相当する値ずつこのアドレス格納手段に格
納されたアドレスを更新していき、転送データのサイズ
がまちまちな場合にも、バス間のデータの転送が支障な
く行われるようにしている。
セッサの接続された第１のバスのシステムメモリ等のメ
モリに第２のバスのＤＭＡＣからデータを書き込んだ
り、書き込まれたデータの読み出しを行う場合に、これ
らのバスを接続したバス間データ転送装置のアドレス格
納手段にプロセッサからアクセス開始のアドレスと１回
当たりの転送データのサイズとを書き込んでおき、ま
た、このバス間データ転送装置内にデータを一時的に格
納する転送データ格納手段を配置しておく。そして、ア
ドレスを格納したアドレス格納手段の示すアドレスでデ
ータの読み書きのためのアクセスを行う一方、転送デー
タのサイズに相当する値ずつこのアドレス格納手段に格
納されたアドレスを更新していき、転送データのサイズ
がまちまちな場合にも、バス間のデータの転送が支障な
く行われるようにしている。
【００１５】請求項２記載の発明では、（イ）第１のバ
スに接続されたメモリに対して第２のバスに接続された
複数のダイレクト・メモリ・アクセス制御装置からそれ
ぞれデータの読み出しあるいは書き込みのためのアクセ
スを行う際に第１のバスに接続されたプロセッサから送
られてくるアクセスの開始を示すアドレスをダイレクト
・メモリ・アクセス制御装置に１対１に対応させて格納
する複数のアドレス格納手段と、（ロ）プロセッサから
送られてくるアクセスに基づく１回当たりの転送データ
のサイズをダイレクト・メモリ・アクセス制御装置に１
対１に対応させて格納する複数のサイズ格納手段と、
（ハ）アクセスに際して前記したメモリから読み出され
またはこのメモリに書き込まれるデータを一時的に格納
する転送データ格納手段と、（ニ）前記したメモリにお
ける複数のアドレス格納手段に格納されているアドレス
の１つに対してデータの読み出しあるいは書き込みを行
うメモリアクセス手段と、（ホ）前記したメモリに対し
てデータの読み出しあるいは書き込みが１回行われるた
びに複数のアドレス格納手段に格納された該当するアド
レスを転送データのサイズに対応する値ずつ変化させる
アドレス更新手段とをバス間データ転送装置に具備させ
る。
スに接続されたメモリに対して第２のバスに接続された
複数のダイレクト・メモリ・アクセス制御装置からそれ
ぞれデータの読み出しあるいは書き込みのためのアクセ
スを行う際に第１のバスに接続されたプロセッサから送
られてくるアクセスの開始を示すアドレスをダイレクト
・メモリ・アクセス制御装置に１対１に対応させて格納
する複数のアドレス格納手段と、（ロ）プロセッサから
送られてくるアクセスに基づく１回当たりの転送データ
のサイズをダイレクト・メモリ・アクセス制御装置に１
対１に対応させて格納する複数のサイズ格納手段と、
（ハ）アクセスに際して前記したメモリから読み出され
またはこのメモリに書き込まれるデータを一時的に格納
する転送データ格納手段と、（ニ）前記したメモリにお
ける複数のアドレス格納手段に格納されているアドレス
の１つに対してデータの読み出しあるいは書き込みを行
うメモリアクセス手段と、（ホ）前記したメモリに対し
てデータの読み出しあるいは書き込みが１回行われるた
びに複数のアドレス格納手段に格納された該当するアド
レスを転送データのサイズに対応する値ずつ変化させる
アドレス更新手段とをバス間データ転送装置に具備させ
る。
【００１６】すなわち請求項２記載の発明では、プロセ
ッサの接続された第１のバスのシステムメモリ等のメモ
リに第２のバスの複数のＤＭＡＣからデータを書き込ん
だり、書き込まれたデータの読み出しを行う場合に、こ
れらのバスを接続したバス間データ転送装置のこれらの
ＤＭＡＣに対応して設けられたアドレス格納手段にプロ
セッサからアクセス開始のアドレスと１回当たりの転送
データのサイズとを書き込んでおき、また、このバス間
データ転送装置内にデータを一時的に格納する転送デー
タ格納手段を配置しておく。そして、アドレスを格納し
たアドレス格納手段の示すアドレスでデータの読み書き
のためのアクセスを行う一方、転送データのサイズに相
当する値ずつこれらのアドレス格納手段のうち該当する
ものに格納されたアドレスを更新して行く。したがっ
て、ＤＭＡＣが複数存在しこれらがデータの転送要求を
時間的に重複して行っても、それぞれの開始アドレスを
対応するアドレス格納手段に格納しておき、１つのＤＭ
ＡＣによるデータ転送が終了した後に順次他のＤＭＡＣ
によるデータ転送を行うことができる。
ッサの接続された第１のバスのシステムメモリ等のメモ
リに第２のバスの複数のＤＭＡＣからデータを書き込ん
だり、書き込まれたデータの読み出しを行う場合に、こ
れらのバスを接続したバス間データ転送装置のこれらの
ＤＭＡＣに対応して設けられたアドレス格納手段にプロ
セッサからアクセス開始のアドレスと１回当たりの転送
データのサイズとを書き込んでおき、また、このバス間
データ転送装置内にデータを一時的に格納する転送デー
タ格納手段を配置しておく。そして、アドレスを格納し
たアドレス格納手段の示すアドレスでデータの読み書き
のためのアクセスを行う一方、転送データのサイズに相
当する値ずつこれらのアドレス格納手段のうち該当する
ものに格納されたアドレスを更新して行く。したがっ
て、ＤＭＡＣが複数存在しこれらがデータの転送要求を
時間的に重複して行っても、それぞれの開始アドレスを
対応するアドレス格納手段に格納しておき、１つのＤＭ
ＡＣによるデータ転送が終了した後に順次他のＤＭＡＣ
によるデータ転送を行うことができる。
【００１７】請求項３記載の発明では、（イ）第１のバ
スに接続されたメモリに対して第２のバスに接続された
複数のダイレクト・メモリ・アクセス制御装置からそれ
ぞれデータの読み出しあるいは書き込みのためのアクセ
スを行う際に第１のバスに接続されたプロセッサから送
られてくるアクセスの開始を示すアドレスをダイレクト
・メモリ・アクセス制御装置に１対１に対応させて格納
する複数のアドレス格納手段と、（ロ）プロセッサから
送られてくるアクセスに基づく１回当たりの転送データ
のサイズをダイレクト・メモリ・アクセス制御装置に１
対１に対応させて格納する複数のサイズ格納手段と、
（ハ）プロセッサから送られてくるアクセスに基づく転
送データの総数をダイレクト・メモリ・アクセス制御装
置に１対１に対応させて格納する複数のカウンタと、
（ニ）アクセスに際して前記したメモリから読み出され
またはこのメモリに書き込まれるデータを一時的に格納
する転送データ格納手段と、（ホ）前記したメモリにお
ける複数のアドレス格納手段に格納されているアドレス
の１つに対してデータの読み出しあるいは書き込みを行
うメモリアクセス手段と、（ヘ）前記したメモリに対し
てデータの読み出しあるいは書き込みが１回行われるた
びに複数のアドレス格納手段に格納された該当するアド
レスを転送データのサイズに対応する値ずつ変化させる
アドレス更新手段と、（ト）前記したメモリに対してデ
ータの読み出しあるいは書き込みが１回行われるたびに
カウンタのうち対応するものの値をサイズに対応する値
ずつ減算する減算手段と、（チ）この減算手段の減算結
果が零になったとき対応するデータの読み出しあるいは
書き込みを終了させるアクセス終了手段とをバス間デー
タ転送装置に具備させる。
スに接続されたメモリに対して第２のバスに接続された
複数のダイレクト・メモリ・アクセス制御装置からそれ
ぞれデータの読み出しあるいは書き込みのためのアクセ
スを行う際に第１のバスに接続されたプロセッサから送
られてくるアクセスの開始を示すアドレスをダイレクト
・メモリ・アクセス制御装置に１対１に対応させて格納
する複数のアドレス格納手段と、（ロ）プロセッサから
送られてくるアクセスに基づく１回当たりの転送データ
のサイズをダイレクト・メモリ・アクセス制御装置に１
対１に対応させて格納する複数のサイズ格納手段と、
（ハ）プロセッサから送られてくるアクセスに基づく転
送データの総数をダイレクト・メモリ・アクセス制御装
置に１対１に対応させて格納する複数のカウンタと、
（ニ）アクセスに際して前記したメモリから読み出され
またはこのメモリに書き込まれるデータを一時的に格納
する転送データ格納手段と、（ホ）前記したメモリにお
ける複数のアドレス格納手段に格納されているアドレス
の１つに対してデータの読み出しあるいは書き込みを行
うメモリアクセス手段と、（ヘ）前記したメモリに対し
てデータの読み出しあるいは書き込みが１回行われるた
びに複数のアドレス格納手段に格納された該当するアド
レスを転送データのサイズに対応する値ずつ変化させる
アドレス更新手段と、（ト）前記したメモリに対してデ
ータの読み出しあるいは書き込みが１回行われるたびに
カウンタのうち対応するものの値をサイズに対応する値
ずつ減算する減算手段と、（チ）この減算手段の減算結
果が零になったとき対応するデータの読み出しあるいは
書き込みを終了させるアクセス終了手段とをバス間デー
タ転送装置に具備させる。
【００１８】すなわち請求項３記載の発明では、プロセ
ッサの接続された第１のバスのシステムメモリ等のメモ
リに第２のバスの複数のＤＭＡＣからデータを書き込ん
だり、書き込まれたデータの読み出しを行う場合に、こ
れらのバスを接続したバス間データ転送装置のこれらの
ＤＭＡＣに対応して設けられたアドレス格納手段にプロ
セッサからアクセス開始のアドレスと１回当たりの転送
データのサイズと転送するデータの総数とを書き込んで
おき、また、このバス間データ転送装置内にデータを一
時的に格納する転送データ格納手段を配置しておく。そ
して、アドレスを格納したアドレス格納手段の示すアド
レスでデータの読み書きのためのアクセスを行う一方、
転送データのサイズに相当する値ずつこれらのアドレス
格納手段のうち該当するものに格納されたアドレスを更
新して行く。また、ＤＭＡＣごとに転送するデータの総
数を格納したカウンタにおけるデータの転送が行われた
ものの値をデータの転送が行われるたびにその転送され
るデータのサイズに対応する値ずつ減少させていく。し
たがって、メモリに対するデータの書込あるいは読み出
しが行われる際には、対応するカウンタの値が零になる
までデータの転送を繰り返し行えばよく、１回当たりの
データの転送サイズが異なってもアクセスの終了を簡単
に把握することができる。
ッサの接続された第１のバスのシステムメモリ等のメモ
リに第２のバスの複数のＤＭＡＣからデータを書き込ん
だり、書き込まれたデータの読み出しを行う場合に、こ
れらのバスを接続したバス間データ転送装置のこれらの
ＤＭＡＣに対応して設けられたアドレス格納手段にプロ
セッサからアクセス開始のアドレスと１回当たりの転送
データのサイズと転送するデータの総数とを書き込んで
おき、また、このバス間データ転送装置内にデータを一
時的に格納する転送データ格納手段を配置しておく。そ
して、アドレスを格納したアドレス格納手段の示すアド
レスでデータの読み書きのためのアクセスを行う一方、
転送データのサイズに相当する値ずつこれらのアドレス
格納手段のうち該当するものに格納されたアドレスを更
新して行く。また、ＤＭＡＣごとに転送するデータの総
数を格納したカウンタにおけるデータの転送が行われた
ものの値をデータの転送が行われるたびにその転送され
るデータのサイズに対応する値ずつ減少させていく。し
たがって、メモリに対するデータの書込あるいは読み出
しが行われる際には、対応するカウンタの値が零になる
までデータの転送を繰り返し行えばよく、１回当たりの
データの転送サイズが異なってもアクセスの終了を簡単
に把握することができる。
【００１９】
【実施例】以下実施例につき本発明を詳細に説明する。
【００２０】図１は本発明の一実施例におけるバス間デ
ータ転送装置を使用したデータ処理システムを表わした
ものである。このバス間データ転送装置３１は、システ
ムバス３２とＩ／Ｏバス３３を接続する形でこれらの間
に配置されている。システムバス３２上には、プロセッ
サ３４とメインメモリ３５が配置されている。Ｉ／Ｏバ
ス３３上には第１および第２のＤＭＡＣ３６1 、３６2
が配置されている。バス間データ転送装置３１内には、
第１および第２のアドレスエントリ３８1 、３８2 と１
つデータバッファ３９が配置されている。また、第１の
ＤＭＡＣ３６1とバス間データ転送装置３１の間には、
第１のＤＭＡＣ３６1 がデータ要求を行う際に使用する
第１のデータ要求線４１1 が配置されている。第２のＤ
ＭＡＣ３６2 とバス間データ転送装置３１の間にも、第
２のＤＭＡＣ３６2 がデータ要求を行う際に使用する第
２のデータ要求線４１2 が配置されている。
ータ転送装置を使用したデータ処理システムを表わした
ものである。このバス間データ転送装置３１は、システ
ムバス３２とＩ／Ｏバス３３を接続する形でこれらの間
に配置されている。システムバス３２上には、プロセッ
サ３４とメインメモリ３５が配置されている。Ｉ／Ｏバ
ス３３上には第１および第２のＤＭＡＣ３６1 、３６2
が配置されている。バス間データ転送装置３１内には、
第１および第２のアドレスエントリ３８1 、３８2 と１
つデータバッファ３９が配置されている。また、第１の
ＤＭＡＣ３６1とバス間データ転送装置３１の間には、
第１のＤＭＡＣ３６1 がデータ要求を行う際に使用する
第１のデータ要求線４１1 が配置されている。第２のＤ
ＭＡＣ３６2 とバス間データ転送装置３１の間にも、第
２のＤＭＡＣ３６2 がデータ要求を行う際に使用する第
２のデータ要求線４１2 が配置されている。
【００２１】図２は、第１のアドレスエントリの構成
を、また図３は第２のアドレスエントリの構成をそれぞ
れ表わしたものである。第１のアドレスエントリ３８1
は、アドレスを格納するアドレスレジスタ５１A と転送
されるデータのサイズ情報を格納するサイズレジスタ５
１B から構成されている。第２のアドレスエントリ３８
2 も、同様にアドレスレジスタ５２A とサイズレジスタ
５２B から構成されている。
を、また図３は第２のアドレスエントリの構成をそれぞ
れ表わしたものである。第１のアドレスエントリ３８1
は、アドレスを格納するアドレスレジスタ５１A と転送
されるデータのサイズ情報を格納するサイズレジスタ５
１B から構成されている。第２のアドレスエントリ３８
2 も、同様にアドレスレジスタ５２A とサイズレジスタ
５２B から構成されている。
【００２２】図４は、ＤＭＡＣの構成を表わしたもので
ある。第１および第２のＤＭＡＣ３６1 、３６2 は共に
同一構成となっているので、ここでは第１のＤＭＡＣ３
６1の構成を示すことにする。第１のＤＭＡＣ３６1 は
アドレス等の情報を格納するアドレスエントリ６１
1 と、データ転送の開始や終了を示すためのコントロー
ルレジスタ６２1 と、転送データ数を示すためのカウン
タレジスタ６３1 を備えている。なお、この図で添字
“１”は第１のＤＭＡＣ３６1 の構成部品であることを
示している。図示しないが、第２のＤＭＡＣ３６2 の場
合には、この添字が“２”となる。
ある。第１および第２のＤＭＡＣ３６1 、３６2 は共に
同一構成となっているので、ここでは第１のＤＭＡＣ３
６1の構成を示すことにする。第１のＤＭＡＣ３６1 は
アドレス等の情報を格納するアドレスエントリ６１
1 と、データ転送の開始や終了を示すためのコントロー
ルレジスタ６２1 と、転送データ数を示すためのカウン
タレジスタ６３1 を備えている。なお、この図で添字
“１”は第１のＤＭＡＣ３６1 の構成部品であることを
示している。図示しないが、第２のＤＭＡＣ３６2 の場
合には、この添字が“２”となる。
【００２３】図５は第１のＤＭＡＣにおけるアドレスエ
ントリの構成を表わしたものである。アドレスエントリ
６１1 は、アドレスを格納するアドレスレジスタ７１A
と、データのサイズ情報を格納するサイズレジスタ７１
B から構成されている。
ントリの構成を表わしたものである。アドレスエントリ
６１1 は、アドレスを格納するアドレスレジスタ７１A
と、データのサイズ情報を格納するサイズレジスタ７１
B から構成されている。
【００２４】図６は、第１のＤＭＡＣにおけるコントロ
ールレジスタの構成を表わしたものである。コントロー
ルレジスタ６２1 は、転送開始ビット（START ）７２A
と転送終了ビット（TERM）７２B と、データの転送方向
を示すタイプビット（TYPE）７２C を格納するようにな
っている。ここで、転送開始ビット７２A が“１”のと
きは転送開始を意味し、転送終了ビット７２B が“１”
ときは転送終了を意味する。タイプビット７２C が
“１”のときにはシステムバス３２側からＩ／Ｏバス３
３側にデータが転送されることを意味し、“０”のとき
にはこの逆を意味する。
ールレジスタの構成を表わしたものである。コントロー
ルレジスタ６２1 は、転送開始ビット（START ）７２A
と転送終了ビット（TERM）７２B と、データの転送方向
を示すタイプビット（TYPE）７２C を格納するようにな
っている。ここで、転送開始ビット７２A が“１”のと
きは転送開始を意味し、転送終了ビット７２B が“１”
ときは転送終了を意味する。タイプビット７２C が
“１”のときにはシステムバス３２側からＩ／Ｏバス３
３側にデータが転送されることを意味し、“０”のとき
にはこの逆を意味する。
【００２５】このような構成のバス間データ転送装置３
１によって、図１に示したＩ／Ｏバス３３上の第１のＤ
ＭＡＣ３６1 とシステムバス３２上のメインメモリ３５
との間でデータ転送が行われる場合を説明する。
１によって、図１に示したＩ／Ｏバス３３上の第１のＤ
ＭＡＣ３６1 とシステムバス３２上のメインメモリ３５
との間でデータ転送が行われる場合を説明する。
【００２６】まず、第１のＤＭＡＣ３６1 がメインメモ
リ３５からデータを読み込む場合について説明を行う。
まず、プロセッサ３４は、メインメモリ３５における読
み出されるデータの先頭アドレスをバス間データ転送装
置３１の第１のアドレスエントリ３８1 のアドレスレジ
スタ５１A （図２）に書き込む。この書き込みが終了す
ると、バス間データ転送装置３１はそのアドレスを第１
のＤＭＡＣ３６1 （図１）のアドレスエントリ６１
1 （図４）のアドレスレジスタ７１A （図５）に書き込
む。
リ３５からデータを読み込む場合について説明を行う。
まず、プロセッサ３４は、メインメモリ３５における読
み出されるデータの先頭アドレスをバス間データ転送装
置３１の第１のアドレスエントリ３８1 のアドレスレジ
スタ５１A （図２）に書き込む。この書き込みが終了す
ると、バス間データ転送装置３１はそのアドレスを第１
のＤＭＡＣ３６1 （図１）のアドレスエントリ６１
1 （図４）のアドレスレジスタ７１A （図５）に書き込
む。
【００２７】同様にしてプロセッサ３４は、データの１
回の転送サイズを図２に示したサイズレジスタ５１B に
書き込む。バス間データ転送装置３１は、これを基にし
て１回の転送サイズを図５のサイズレジスタ７１B に書
き込む。次にプロセッサ３４は、全体としてのデータ転
送数を第１のＤＭＡＣ３６1 のカウンタレジスタ６３ 1
に書き込む。最後に、プロセッサ３４はデータ転送を開
始させるために、第１のＤＭＡＣ３６1 のコントロール
レジスタ６２1 の転送開始ビット７２A とタイプビット
７２C （図６）を共に“１”にセットする。
回の転送サイズを図２に示したサイズレジスタ５１B に
書き込む。バス間データ転送装置３１は、これを基にし
て１回の転送サイズを図５のサイズレジスタ７１B に書
き込む。次にプロセッサ３４は、全体としてのデータ転
送数を第１のＤＭＡＣ３６1 のカウンタレジスタ６３ 1
に書き込む。最後に、プロセッサ３４はデータ転送を開
始させるために、第１のＤＭＡＣ３６1 のコントロール
レジスタ６２1 の転送開始ビット７２A とタイプビット
７２C （図６）を共に“１”にセットする。
【００２８】第１のＤＭＡＣ３６1 は、転送開始ビット
７２A が“０”から“１”に書き換えられたので、第１
のデータ要求線４１1 をアサートして、バス間データ転
送装置３１に対してデータの読み込みを要求する。この
転送要求を受け取ったバス間データ転送装置３１は、シ
ステムバス３２の使用権を獲得する。そして、アドレス
レジスタ５１A （図２）に示されるメインメモリ３５の
読み出すべきデータの先頭からデータを読み出し、これ
をデータバッファ３９に取り込む。このとき、取り込む
データ数は、図２に示すサイズレジスタ５１B に格納さ
れている。取り込まれたデータは、データバッファ３９
から読み出され、転送される。バス間データ転送装置３
１は、この転送が終了すると、サイズレジスタ５１B の
値をアドレスレジスタ５１A の値に加算する。
７２A が“０”から“１”に書き換えられたので、第１
のデータ要求線４１1 をアサートして、バス間データ転
送装置３１に対してデータの読み込みを要求する。この
転送要求を受け取ったバス間データ転送装置３１は、シ
ステムバス３２の使用権を獲得する。そして、アドレス
レジスタ５１A （図２）に示されるメインメモリ３５の
読み出すべきデータの先頭からデータを読み出し、これ
をデータバッファ３９に取り込む。このとき、取り込む
データ数は、図２に示すサイズレジスタ５１B に格納さ
れている。取り込まれたデータは、データバッファ３９
から読み出され、転送される。バス間データ転送装置３
１は、この転送が終了すると、サイズレジスタ５１B の
値をアドレスレジスタ５１A の値に加算する。
【００２９】第１のＤＭＡＣ３６1 は、バス間データ転
送装置３１からデータを受け取ると、図５に示したサイ
ズレジスタ７１B の値をアドレスレジスタ７１A の値に
加算すると共に、図４に示したカウンタレジスタ６３1
の値からサイズレジスタ７１ B の値を減算する。そし
て、第１のデータ要求線４１1 に送出していたバス要求
信号をネゲートする。
送装置３１からデータを受け取ると、図５に示したサイ
ズレジスタ７１B の値をアドレスレジスタ７１A の値に
加算すると共に、図４に示したカウンタレジスタ６３1
の値からサイズレジスタ７１ B の値を減算する。そし
て、第１のデータ要求線４１1 に送出していたバス要求
信号をネゲートする。
【００３０】第１のＤＭＡＣ３６1 はこの状態で、カウ
ンタレジスタ６３1 の値が“０”になるまで、以上説明
したデータの読込動作を繰り返す。そして、すべてのデ
ータがメインメモリ３５から第１のＤＭＡＣ３６1 に転
送できたら、コントロールレジスタ６２1 の転送終了ビ
ット７２B （図６）を“１”に変更する。第１のＤＭＡ
Ｃ３６1 は、これを基にしてプロセッサ３４にデータの
転送が終了したことを通知する。この通知は、例えば図
示しない制御線を用いてプロセッサ３４に割り込みをか
けることによって行う。
ンタレジスタ６３1 の値が“０”になるまで、以上説明
したデータの読込動作を繰り返す。そして、すべてのデ
ータがメインメモリ３５から第１のＤＭＡＣ３６1 に転
送できたら、コントロールレジスタ６２1 の転送終了ビ
ット７２B （図６）を“１”に変更する。第１のＤＭＡ
Ｃ３６1 は、これを基にしてプロセッサ３４にデータの
転送が終了したことを通知する。この通知は、例えば図
示しない制御線を用いてプロセッサ３４に割り込みをか
けることによって行う。
【００３１】次に、第１のＤＭＡＣ３６1 からメインメ
モリ３５にデータを書き込む場合の動作について説明す
る。プロセッサ３４は、バス間データ転送装置３１のア
ドレスレジスタ５１A およびサイズレジスタ５１B （図
２）と、第１のＤＭＡＣ３６ 1 のアドレスレジスタ７１
A 、サイズレジスタ７１B （図５）およびカウンタレジ
スタ６３1 （図４）へそれぞれ値を設定し、データ転送
を開始させるために第１のＤＭＡＣ３６1 のコントロー
ルレジスタ６２1 の転送開始ビット７２A を“０”から
“１”に書き込み、タイプビット７２C を所定の値に設
定する。これらの動作は、メインメモリ３５からデータ
を読み込む場合と同様である。ただし、今回の場合はデ
ータの転送方向がデータの読み込みの場合と逆になるの
で、タイプビット７２C には“１”の代わりに“０”が
セットされることになる。
モリ３５にデータを書き込む場合の動作について説明す
る。プロセッサ３４は、バス間データ転送装置３１のア
ドレスレジスタ５１A およびサイズレジスタ５１B （図
２）と、第１のＤＭＡＣ３６ 1 のアドレスレジスタ７１
A 、サイズレジスタ７１B （図５）およびカウンタレジ
スタ６３1 （図４）へそれぞれ値を設定し、データ転送
を開始させるために第１のＤＭＡＣ３６1 のコントロー
ルレジスタ６２1 の転送開始ビット７２A を“０”から
“１”に書き込み、タイプビット７２C を所定の値に設
定する。これらの動作は、メインメモリ３５からデータ
を読み込む場合と同様である。ただし、今回の場合はデ
ータの転送方向がデータの読み込みの場合と逆になるの
で、タイプビット７２C には“１”の代わりに“０”が
セットされることになる。
【００３２】第１のＤＭＡＣ３６1 は、転送開始ビット
７２A が“１”に変更されたら、第１のデータ要求線４
１1 をアサートして、バス間データ転送装置３１に対し
てデータの書き込みを要求する。転送要求を受け取った
バス間データ転送装置３１は、第１のＤＭＡＣ３６1 か
らサイズレジスタ５１B に示すサイズに対応するデータ
数をデータバッファ３９に取り込む。この際、第１のＤ
ＭＡＣ３６1 はバス間データ転送装置３１にデータを渡
したらサイズレジスタ７１B の示す値をアドレスレジス
タ７１A の値に加算する。また、この値をカウンタレジ
スタ６３1 の示す値から減算して第１のデータ要求線４
１1 に送出していたバス要求信号をネゲートする。
７２A が“１”に変更されたら、第１のデータ要求線４
１1 をアサートして、バス間データ転送装置３１に対し
てデータの書き込みを要求する。転送要求を受け取った
バス間データ転送装置３１は、第１のＤＭＡＣ３６1 か
らサイズレジスタ５１B に示すサイズに対応するデータ
数をデータバッファ３９に取り込む。この際、第１のＤ
ＭＡＣ３６1 はバス間データ転送装置３１にデータを渡
したらサイズレジスタ７１B の示す値をアドレスレジス
タ７１A の値に加算する。また、この値をカウンタレジ
スタ６３1 の示す値から減算して第１のデータ要求線４
１1 に送出していたバス要求信号をネゲートする。
【００３３】この後、バス間データ転送装置３１はシス
テムバス３２の使用権を獲得する。そして、アドレスレ
ジスタ５１A （図２）に示されたアドレスを先頭番地と
してデータバッファ３９に格納されたデータをメインメ
モリ３５に格納する。この後、サイズレジスタ５１B に
示される値をアドレスレジスタ５１A の値に加算すると
共に、カウンタレジスタ６３1 の値からサイズレジスタ
５１B に示される値を減算する。
テムバス３２の使用権を獲得する。そして、アドレスレ
ジスタ５１A （図２）に示されたアドレスを先頭番地と
してデータバッファ３９に格納されたデータをメインメ
モリ３５に格納する。この後、サイズレジスタ５１B に
示される値をアドレスレジスタ５１A の値に加算すると
共に、カウンタレジスタ６３1 の値からサイズレジスタ
５１B に示される値を減算する。
【００３４】第１のＤＭＡＣ３６1 は、以後、メインメ
モリ３５からのデータの読み込みの場合と同様に、カウ
ンタレジスタ６３1 の値が“０”になるまで、以上説明
したメインメモリ３５へのデータの書込動作を繰り返す
ことになる。このようにしてすべてのデータが転送され
たら、第１のＤＭＡＣ３６1 はコントロールレジスタ６
２1 の転送終了ビット７２B （図６）を“１”に変更す
る。第１のＤＭＡＣ３６1 は、割込処理等によってプロ
セッサ３４に対してデータの転送が終了したことを通知
する。
モリ３５からのデータの読み込みの場合と同様に、カウ
ンタレジスタ６３1 の値が“０”になるまで、以上説明
したメインメモリ３５へのデータの書込動作を繰り返す
ことになる。このようにしてすべてのデータが転送され
たら、第１のＤＭＡＣ３６1 はコントロールレジスタ６
２1 の転送終了ビット７２B （図６）を“１”に変更す
る。第１のＤＭＡＣ３６1 は、割込処理等によってプロ
セッサ３４に対してデータの転送が終了したことを通知
する。
【００３５】以上、本実施例のバス間データ転送装置の
概要を説明したが、次に更に具体的な回路を用いて本実
施例のバス間データ転送装置の説明を行う。
概要を説明したが、次に更に具体的な回路を用いて本実
施例のバス間データ転送装置の説明を行う。
【００３６】図７は、バス間データ転送装置を具体的に
表わしたものである。バス間データ転送装置３１はシス
テムバス３２に接続されてその制御を行うシステムバス
制御部８１と、Ｉ／Ｏバス３３に接続されてその制御を
行うＩ／Ｏバス制御部８２を備えている。Ｉ／Ｏバス制
御部８２には、ビジーフラグ格納部８３が接続されてい
る。システムバス制御部８１とＩ／Ｏバス制御部８２の
間には、図１に示したデータバッファ３９と、第１のア
ドレスエントリ３８1 を構成するアドレスレジスタ５１
A ならびにサイズレジスタ５１B と、第２のアドレスエ
ントリ３８2 を構成するアドレスレジスタ５２A ならび
にサイズレジスタ５２B が配置されている。アドレスレ
ジスタ５１A とサイズレジスタ５１B の間には、サイズ
レジスタ５１B の値をアドレスに順次加算するためのア
ダー８５1 が配置されている。アドレスレジスタ５２A
とサイズレジスタ５２B の間にも、同様にアダー８５2
が配置されている。
表わしたものである。バス間データ転送装置３１はシス
テムバス３２に接続されてその制御を行うシステムバス
制御部８１と、Ｉ／Ｏバス３３に接続されてその制御を
行うＩ／Ｏバス制御部８２を備えている。Ｉ／Ｏバス制
御部８２には、ビジーフラグ格納部８３が接続されてい
る。システムバス制御部８１とＩ／Ｏバス制御部８２の
間には、図１に示したデータバッファ３９と、第１のア
ドレスエントリ３８1 を構成するアドレスレジスタ５１
A ならびにサイズレジスタ５１B と、第２のアドレスエ
ントリ３８2 を構成するアドレスレジスタ５２A ならび
にサイズレジスタ５２B が配置されている。アドレスレ
ジスタ５１A とサイズレジスタ５１B の間には、サイズ
レジスタ５１B の値をアドレスに順次加算するためのア
ダー８５1 が配置されている。アドレスレジスタ５２A
とサイズレジスタ５２B の間にも、同様にアダー８５2
が配置されている。
【００３７】２つのアドレスレジスタ５１A 、５２A の
出力するアドレスはマルチプレクサ（ＭＵＸ）８６に入
力され、Ｉ／Ｏバス制御部８２から出力されるセレクト
信号８７によってそれらの一方が選択されてシステムバ
ス８１に送出されるようになっている。システムバス制
御部８１側にはデコーダ８８が配置されており、その解
読結果としてのチップセレクト信号８９A 、８９B 、９
０A 、９０B がそれぞれ対応するアドレスレジスタ５１
A 、サイズレジスタ５１B 、アドレスレジスタ５２A 、
サイズレジスタ５２B に択一的に供給されるようになっ
ている。この状態で、システムバス制御部８１とＩ／Ｏ
バス制御部８２を接続するように配置されたデータ線９
２上に現われたデータが、これらのアドレスレジスタ５
１A 、５２A 、サイズレジスタ５１B 、５２B のうちの
目的とするものに取り込まれるようになっている。
出力するアドレスはマルチプレクサ（ＭＵＸ）８６に入
力され、Ｉ／Ｏバス制御部８２から出力されるセレクト
信号８７によってそれらの一方が選択されてシステムバ
ス８１に送出されるようになっている。システムバス制
御部８１側にはデコーダ８８が配置されており、その解
読結果としてのチップセレクト信号８９A 、８９B 、９
０A 、９０B がそれぞれ対応するアドレスレジスタ５１
A 、サイズレジスタ５１B 、アドレスレジスタ５２A 、
サイズレジスタ５２B に択一的に供給されるようになっ
ている。この状態で、システムバス制御部８１とＩ／Ｏ
バス制御部８２を接続するように配置されたデータ線９
２上に現われたデータが、これらのアドレスレジスタ５
１A 、５２A 、サイズレジスタ５１B 、５２B のうちの
目的とするものに取り込まれるようになっている。
【００３８】このような構成のバス間データ転送装置３
１で、２つのアドレスレジスタ５１ A 、５２A のそれぞ
れのビット幅は、システムバス３２のアドレスバスと等
しいビット数となっている。２つのサイズレジスタ５１
B 、５２B のビット幅は、システムバス３２とＩ／Ｏバ
ス３３の間におけるデータの最大転送サイズをｎ（ただ
しｎは“２”のべき数）とするとき、ｌｏｇ2 ｎで表わ
す値となる。本実施例でレジスタによって構成されてい
るデータバッファ３９のビット幅は、システムバス３２
とＩ／Ｏバス３３の双方のデータバスのうち大きい方の
ビット幅と等しくなっている。
１で、２つのアドレスレジスタ５１ A 、５２A のそれぞ
れのビット幅は、システムバス３２のアドレスバスと等
しいビット数となっている。２つのサイズレジスタ５１
B 、５２B のビット幅は、システムバス３２とＩ／Ｏバ
ス３３の間におけるデータの最大転送サイズをｎ（ただ
しｎは“２”のべき数）とするとき、ｌｏｇ2 ｎで表わ
す値となる。本実施例でレジスタによって構成されてい
るデータバッファ３９のビット幅は、システムバス３２
とＩ／Ｏバス３３の双方のデータバスのうち大きい方の
ビット幅と等しくなっている。
【００３９】システムバス制御部８１は、図１に示した
プロセッサ３４に対してシステムバス３２のバス使用権
の要求とその獲得を行い、同じく図１に示したメインメ
モリ３５とデータバッファ３９の間でデータの転送を行
わせるようになっている。また、システムバス制御部８
１は、アドレスレジスタ５１A 、５２A とサイズレジス
タ５１B 、５２B にデータの設定を行うときにその制御
を行うようになっている。
プロセッサ３４に対してシステムバス３２のバス使用権
の要求とその獲得を行い、同じく図１に示したメインメ
モリ３５とデータバッファ３９の間でデータの転送を行
わせるようになっている。また、システムバス制御部８
１は、アドレスレジスタ５１A 、５２A とサイズレジス
タ５１B 、５２B にデータの設定を行うときにその制御
を行うようになっている。
【００４０】デコーダ８８は、プロセッサ３４（図１）
からのアドレスをシステムバス制御部８１を介して受け
取り、これをデコードする。そして、アドレスレジスタ
５１ A 、サイズレジスタ５１B 、アドレスレジスタ５２
A 、サイズレジスタ５２B のいずれかを選択するための
チップセレクト信号８９A 、８９B 、９０A 、９０Bを
生成するようになっている。
からのアドレスをシステムバス制御部８１を介して受け
取り、これをデコードする。そして、アドレスレジスタ
５１ A 、サイズレジスタ５１B 、アドレスレジスタ５２
A 、サイズレジスタ５２B のいずれかを選択するための
チップセレクト信号８９A 、８９B 、９０A 、９０Bを
生成するようになっている。
【００４１】マルチプレクサ８６は、セレクト信号８７
によって２つのアドレスレジスタ５１A 、５２A の出力
するアドレス値の一方を選択する。すでに説明したよう
にＩ／Ｏバス３３には第１および第２のＤＭＡＣ３
６1 、３６2 （図１）が配置されているので、これらの
うちのいずれがデータの転送を行っているかによってセ
レクト信号８７を“１”または“０”に設定し、これに
対応して２つのアドレスレジスタ５１A 、５２A のうち
の一方を選択するようになっている。
によって２つのアドレスレジスタ５１A 、５２A の出力
するアドレス値の一方を選択する。すでに説明したよう
にＩ／Ｏバス３３には第１および第２のＤＭＡＣ３
６1 、３６2 （図１）が配置されているので、これらの
うちのいずれがデータの転送を行っているかによってセ
レクト信号８７を“１”または“０”に設定し、これに
対応して２つのアドレスレジスタ５１A 、５２A のうち
の一方を選択するようになっている。
【００４２】Ｉ／Ｏバス制御部８２は、Ｉ／Ｏバス３３
からリードサイクルあるいはライトサイクルの要求を受
けると、ビジーフラグ格納部８３にビジーを示すフラグ
を立て、Ｉ／Ｏバス３３からデータバッファ３９をアク
セスするバスサイクルを一時的に中止させることができ
るようになっている。
からリードサイクルあるいはライトサイクルの要求を受
けると、ビジーフラグ格納部８３にビジーを示すフラグ
を立て、Ｉ／Ｏバス３３からデータバッファ３９をアク
セスするバスサイクルを一時的に中止させることができ
るようになっている。
【００４３】図８は、このバス間データ転送装置で一例
として第１のＤＭＡＣがメインメモリからデータを読み
込むときの動作を表わしたものである。第１のＤＭＡＣ
３６ 1 は第１のデータ要求線４１1 （図１）を用いてデ
ータ転送を要求し（ステップＳ１０１）、自らはウエイ
ト状態に入る（ステップＳ１０２）。このデータ転送要
求はシステムバス３２上のプロセッサ３４に伝えられる
（ステップＳ１３１）。プロセッサ３４はこれを基に、
第１のアドレスエントリ３８1 （図１）に転送するデー
タの先頭アドレスと転送するデータのサイズを書き込む
（ステップＳ１３２）。そして、第１のＤＭＡＣ３６1
のコントロールレジスタ６２1 の転送開始ビット７２A
とタイプビット７２C （図６）を共に“１”にセットし
てデータ転送の開始を指示する（ステップＳ１３３）。
として第１のＤＭＡＣがメインメモリからデータを読み
込むときの動作を表わしたものである。第１のＤＭＡＣ
３６ 1 は第１のデータ要求線４１1 （図１）を用いてデ
ータ転送を要求し（ステップＳ１０１）、自らはウエイ
ト状態に入る（ステップＳ１０２）。このデータ転送要
求はシステムバス３２上のプロセッサ３４に伝えられる
（ステップＳ１３１）。プロセッサ３４はこれを基に、
第１のアドレスエントリ３８1 （図１）に転送するデー
タの先頭アドレスと転送するデータのサイズを書き込む
（ステップＳ１３２）。そして、第１のＤＭＡＣ３６1
のコントロールレジスタ６２1 の転送開始ビット７２A
とタイプビット７２C （図６）を共に“１”にセットし
てデータ転送の開始を指示する（ステップＳ１３３）。
【００４４】第１のＤＭＡＣ３６1 では、転送開始ビッ
ト７２A が“１”に書き改められることによってデータ
転送開始命令を受け取る（ステップＳ１０３）。そこ
で、データバッファ３９に対してリードサイクルを要求
する（ステップＳ１０４）。バス間データ転送装置３１
内のＩ／Ｏバス制御部８２は、ビジーフラグ格納部８３
にビジーフラグを立ててウエイト信号をオン状態に設定
する（ステップＳ１１１）。これにより、第１のＤＭＡ
Ｃ３６1 側はウエイト状態に入る（ステップＳ１０
５）。
ト７２A が“１”に書き改められることによってデータ
転送開始命令を受け取る（ステップＳ１０３）。そこ
で、データバッファ３９に対してリードサイクルを要求
する（ステップＳ１０４）。バス間データ転送装置３１
内のＩ／Ｏバス制御部８２は、ビジーフラグ格納部８３
にビジーフラグを立ててウエイト信号をオン状態に設定
する（ステップＳ１１１）。これにより、第１のＤＭＡ
Ｃ３６1 側はウエイト状態に入る（ステップＳ１０
５）。
【００４５】この状態で、Ｉ／Ｏバス制御部８２はシス
テムバス３２のリードサイクルの実行を要求する（ステ
ップＳ１１２）。システムバス制御部８１は、システム
バス３２にバスの使用権を要求し（ステップＳ１２
１）、プロセッサ３４は実行中のバスサイクルが終了し
た後にこの使用権を開放する（ステップＳ１３４）。シ
ステムバス制御部８１は、第１のアドレスエントリ３８
1 のアドレスレジスタ５１ A に格納されたアドレスをリ
ードし、対応するデータをデータバッファ３９に格納す
る（ステップＳ１２２）。そして、システムバス３２の
使用権を開放し（ステップＳ１２３）、プロセッサ３４
は再びバス使用権を獲得する（ステップＳ１３５）。
テムバス３２のリードサイクルの実行を要求する（ステ
ップＳ１１２）。システムバス制御部８１は、システム
バス３２にバスの使用権を要求し（ステップＳ１２
１）、プロセッサ３４は実行中のバスサイクルが終了し
た後にこの使用権を開放する（ステップＳ１３４）。シ
ステムバス制御部８１は、第１のアドレスエントリ３８
1 のアドレスレジスタ５１ A に格納されたアドレスをリ
ードし、対応するデータをデータバッファ３９に格納す
る（ステップＳ１２２）。そして、システムバス３２の
使用権を開放し（ステップＳ１２３）、プロセッサ３４
は再びバス使用権を獲得する（ステップＳ１３５）。
【００４６】一方、Ｉ／Ｏバス制御部８２ではデータバ
ッファ３９にデータが格納されたらＩ／Ｏバス３３のウ
エイト信号をオフにする（ステップＳ１１３）。これを
基に、第１のＤＭＡＣ３６1 はウエイト状態を解除し
て、リードサイクルを開始させる（ステップＳ１０
６）。Ｉ／Ｏバス制御部８２は、この状態で第１のＤＭ
ＡＣ３６1 にデータを転送してはアドレスレジスタ５１
A の値をサイズレジスタ５１ B の値によって順にインク
リメントする（ステップＳ１１４）。第１のＤＭＡＣ３
６1 では、カウンタレジスタ６３1 の値を順に減算して
行き、すべてのデータの読み込みが終了したらリードサ
イクルを終了させる（ステップＳ１０７）。
ッファ３９にデータが格納されたらＩ／Ｏバス３３のウ
エイト信号をオフにする（ステップＳ１１３）。これを
基に、第１のＤＭＡＣ３６1 はウエイト状態を解除し
て、リードサイクルを開始させる（ステップＳ１０
６）。Ｉ／Ｏバス制御部８２は、この状態で第１のＤＭ
ＡＣ３６1 にデータを転送してはアドレスレジスタ５１
A の値をサイズレジスタ５１ B の値によって順にインク
リメントする（ステップＳ１１４）。第１のＤＭＡＣ３
６1 では、カウンタレジスタ６３1 の値を順に減算して
行き、すべてのデータの読み込みが終了したらリードサ
イクルを終了させる（ステップＳ１０７）。
【００４７】図９は、このバス間データ転送装置で一例
として第１のＤＭＡＣがメインメモリにデータを書き込
むときの動作を表わしたものである。第１のＤＭＡＣ３
６1は第１のデータ要求線４１1 （図１）を用いてデー
タ転送を要求し（ステップＳ２０１）、自らはウエイト
状態に入る（ステップＳ２０２）。このデータ転送要求
はシステムバス３２上のプロセッサ３４に伝えられる
（ステップＳ２３１）。プロセッサ３４はこれを基に、
第１のアドレスエントリ３８1 （図１）に転送するデー
タの先頭アドレスと転送するデータのサイズを書き込む
（ステップＳ２３２）。そして、第１のＤＭＡＣ３６1
のコントロールレジスタ６２1 の転送開始ビット７２A
を“１”に、タイプビット７２C を“０”にセットして
データ転送の開始を指示する（ステップＳ２３３）。
として第１のＤＭＡＣがメインメモリにデータを書き込
むときの動作を表わしたものである。第１のＤＭＡＣ３
６1は第１のデータ要求線４１1 （図１）を用いてデー
タ転送を要求し（ステップＳ２０１）、自らはウエイト
状態に入る（ステップＳ２０２）。このデータ転送要求
はシステムバス３２上のプロセッサ３４に伝えられる
（ステップＳ２３１）。プロセッサ３４はこれを基に、
第１のアドレスエントリ３８1 （図１）に転送するデー
タの先頭アドレスと転送するデータのサイズを書き込む
（ステップＳ２３２）。そして、第１のＤＭＡＣ３６1
のコントロールレジスタ６２1 の転送開始ビット７２A
を“１”に、タイプビット７２C を“０”にセットして
データ転送の開始を指示する（ステップＳ２３３）。
【００４８】第１のＤＭＡＣ３６1 では、転送開始ビッ
ト７２A が“１”に書き改められることによってデータ
転送開始命令を受け取る（ステップＳ２０３）。そこ
で、データバッファ３９に対してライトサイクルを要求
する（ステップＳ２０４）。バス間データ転送装置３１
内のＩ／Ｏバス制御部８２は、ビジーフラグ格納部８３
にビジーフラグを立ててウエイト信号をオン状態に設定
する（ステップＳ２１１）。これにより、第１のＤＭＡ
Ｃ３６1 側はウエイト状態に入る（ステップＳ２０
５）。
ト７２A が“１”に書き改められることによってデータ
転送開始命令を受け取る（ステップＳ２０３）。そこ
で、データバッファ３９に対してライトサイクルを要求
する（ステップＳ２０４）。バス間データ転送装置３１
内のＩ／Ｏバス制御部８２は、ビジーフラグ格納部８３
にビジーフラグを立ててウエイト信号をオン状態に設定
する（ステップＳ２１１）。これにより、第１のＤＭＡ
Ｃ３６1 側はウエイト状態に入る（ステップＳ２０
５）。
【００４９】この状態で、Ｉ／Ｏバス制御部８２はデー
タバッファ３９にライトデータを格納し、システムバス
３２のライトサイクルの実行を要求する（ステップＳ２
１２）。システムバス制御部８１は、システムバス３２
にバスの使用権を要求し（ステップＳ２２１）、プロセ
ッサ３４は実行中のバスサイクルが終了した後にこの使
用権を開放する（ステップＳ２３４）。システムバス制
御部８１は、第１のアドレスエントリ３８1 のアドレス
レジスタ５１A に格納されたアドレスをリードし、メイ
ンメモリ３５のそのアドレスにデータバッファ３９の内
容を格納する（ステップＳ２２２）。そして、すべての
データがメインメモリ３５に書き込まれたら、システム
バス３２の使用権を開放し（ステップＳ２２３）、プロ
セッサ３４は再びバス使用権を獲得する（ステップＳ２
３５）。
タバッファ３９にライトデータを格納し、システムバス
３２のライトサイクルの実行を要求する（ステップＳ２
１２）。システムバス制御部８１は、システムバス３２
にバスの使用権を要求し（ステップＳ２２１）、プロセ
ッサ３４は実行中のバスサイクルが終了した後にこの使
用権を開放する（ステップＳ２３４）。システムバス制
御部８１は、第１のアドレスエントリ３８1 のアドレス
レジスタ５１A に格納されたアドレスをリードし、メイ
ンメモリ３５のそのアドレスにデータバッファ３９の内
容を格納する（ステップＳ２２２）。そして、すべての
データがメインメモリ３５に書き込まれたら、システム
バス３２の使用権を開放し（ステップＳ２２３）、プロ
セッサ３４は再びバス使用権を獲得する（ステップＳ２
３５）。
【００５０】一方、Ｉ／Ｏバス制御部８２ではシステム
バス３２に対するデータの転送が開始されたら、Ｉ／Ｏ
バス３３のウエイト信号をオフにする（ステップＳ２１
３）。これを基に、第１のＤＭＡＣ３６1 ではウエイト
状態を解除し（ステップＳ２０６）、Ｉ／Ｏバス制御部
８２によるアドレスレジスタ５１A のインクリメント
（ステップＳ２１４）に従ってデータをバス間データ転
送装置３１が補に転送する。第１のＤＭＡＣ３６1 は、
れに伴ってカウンタレジスタ６３1 の値を順に減算して
行き、すべてのデータの書き込みが終了したらライトサ
イクルを終了させることになる（ステップＳ２０７）。
バス３２に対するデータの転送が開始されたら、Ｉ／Ｏ
バス３３のウエイト信号をオフにする（ステップＳ２１
３）。これを基に、第１のＤＭＡＣ３６1 ではウエイト
状態を解除し（ステップＳ２０６）、Ｉ／Ｏバス制御部
８２によるアドレスレジスタ５１A のインクリメント
（ステップＳ２１４）に従ってデータをバス間データ転
送装置３１が補に転送する。第１のＤＭＡＣ３６1 は、
れに伴ってカウンタレジスタ６３1 の値を順に減算して
行き、すべてのデータの書き込みが終了したらライトサ
イクルを終了させることになる（ステップＳ２０７）。
【００５１】以上、Ｉ／Ｏバス３３上の１つのＤＭＡＣ
３６がデータ転送を要求したときの動作を説明した。本
実施例の第１のＤＭＡＣ３６1 と第２のＤＭＡＣ３６2
が共にデータ転送を要求してきた場合を次に説明する。
３６がデータ転送を要求したときの動作を説明した。本
実施例の第１のＤＭＡＣ３６1 と第２のＤＭＡＣ３６2
が共にデータ転送を要求してきた場合を次に説明する。
【００５２】第１のＤＭＡＣ３６1 の方が先にデータ転
送を要求したとする。この場合、第１のＤＭＡＣ３６1
は図１に示した第１のアドレスエントリ３８1 にアドレ
ス等の必要な情報をセットして、前記したようにダイレ
クト・メモリ・アクセスを起動させる。一方、第２のＤ
ＭＡＣ３６2 がデータ転送を要求すると、今度は第２の
アドレスエントリ３８2 にアドレス等の必要な情報がセ
ットされることになる。そして、第１のＤＭＡＣ３６1
についてのダイレクト・メモリ・アクセスが終了した後
に、第２のＤＭＡＣ３６2 を用いたダイレクト・メモリ
・アクセスが同様な流れで起動されることになる。
送を要求したとする。この場合、第１のＤＭＡＣ３６1
は図１に示した第１のアドレスエントリ３８1 にアドレ
ス等の必要な情報をセットして、前記したようにダイレ
クト・メモリ・アクセスを起動させる。一方、第２のＤ
ＭＡＣ３６2 がデータ転送を要求すると、今度は第２の
アドレスエントリ３８2 にアドレス等の必要な情報がセ
ットされることになる。そして、第１のＤＭＡＣ３６1
についてのダイレクト・メモリ・アクセスが終了した後
に、第２のＤＭＡＣ３６2 を用いたダイレクト・メモリ
・アクセスが同様な流れで起動されることになる。
【００５３】すなわち、本実施例ではＩ／Ｏバス３３に
第１および第２のＤＭＡＣ３６1 、３６2 が配置されて
いるので、バス間データ転送装置３１にこれらに対応さ
せて第１および第２のアドレスエントリ３８1 、３８2
が配置されており、データ転送要求の競合を調整してい
ることになる。したがって、Ｉ／Ｏバス３３に３つ以上
のＤＭＡＣ３６が配置されているような場合には、これ
らに１対１で対応できるだけの３つ以上のアドレスエン
トリ３８がバス間データ転送装置３１に配置されること
が必要である。
第１および第２のＤＭＡＣ３６1 、３６2 が配置されて
いるので、バス間データ転送装置３１にこれらに対応さ
せて第１および第２のアドレスエントリ３８1 、３８2
が配置されており、データ転送要求の競合を調整してい
ることになる。したがって、Ｉ／Ｏバス３３に３つ以上
のＤＭＡＣ３６が配置されているような場合には、これ
らに１対１で対応できるだけの３つ以上のアドレスエン
トリ３８がバス間データ転送装置３１に配置されること
が必要である。
【００５４】変形例
【００５５】図１０は、Ｉ／Ｏバス上に３つのＤＭＡＣ
が配置されている場合のバス間データ転送装置の構成を
表わしたものである。この変形例のバス間データ転送装
置９１は、バス間データ転送装置９１内にそれぞれのＤ
ＭＡＣに対応させて第１〜第３のアドレスエントリ９２
1 〜９２3 、第１〜第３のカウンタレジスタ９３1 〜９
３3 および第１〜第３のデータレジスタ９４1 〜９４3
を備えている。ここで、第１〜第３のデータレジスタ９
４1 〜９４3 は図１に示したデータバッファと同様に転
送するデータを格納するためのものであるが、３つのＤ
ＭＡＣそれぞれ独立して設けられている点が異なる。第
１〜第３のカウンタレジスタ９３1 〜９３3 は、データ
の転送量の管理を行うためのものであり、先の実施例の
図４で示したカウンタレジスタ６３1 と同様の機能を持
っている。
が配置されている場合のバス間データ転送装置の構成を
表わしたものである。この変形例のバス間データ転送装
置９１は、バス間データ転送装置９１内にそれぞれのＤ
ＭＡＣに対応させて第１〜第３のアドレスエントリ９２
1 〜９２3 、第１〜第３のカウンタレジスタ９３1 〜９
３3 および第１〜第３のデータレジスタ９４1 〜９４3
を備えている。ここで、第１〜第３のデータレジスタ９
４1 〜９４3 は図１に示したデータバッファと同様に転
送するデータを格納するためのものであるが、３つのＤ
ＭＡＣそれぞれ独立して設けられている点が異なる。第
１〜第３のカウンタレジスタ９３1 〜９３3 は、データ
の転送量の管理を行うためのものであり、先の実施例の
図４で示したカウンタレジスタ６３1 と同様の機能を持
っている。
【００５６】この変形例のバス間データ転送装置９１で
は、図１に示したメインメモリ３５からデータの読み込
みを行う場合、第１のＤＭＡＣ３６1 等からの要求があ
る前にメインメモリ３５からデータの先読みを行う。そ
して、これを該当するデータレジスタ９４に格納してお
く。バス間データ転送装置９１は、例えば第１のＤＭＡ
Ｃ３６1 から読み込みの要求があると、要求されたアド
レスのデータがすでに対応するデータレジスタ９４1 に
先読みされているかどうかをチェックして、先読みされ
ている場合にはそれを直ちに第１のＤＭＡＣ３６1 に転
送する。先読みされていない場合には、先の実施例で説
明したような手順でデータの読み出しを行う。
は、図１に示したメインメモリ３５からデータの読み込
みを行う場合、第１のＤＭＡＣ３６1 等からの要求があ
る前にメインメモリ３５からデータの先読みを行う。そ
して、これを該当するデータレジスタ９４に格納してお
く。バス間データ転送装置９１は、例えば第１のＤＭＡ
Ｃ３６1 から読み込みの要求があると、要求されたアド
レスのデータがすでに対応するデータレジスタ９４1 に
先読みされているかどうかをチェックして、先読みされ
ている場合にはそれを直ちに第１のＤＭＡＣ３６1 に転
送する。先読みされていない場合には、先の実施例で説
明したような手順でデータの読み出しを行う。
【００５７】また、この変形例のバス間データ転送装置
９１の場合には、各ＤＭＡＣ３６に対応させてカウンタ
レジスタ９３1 〜９３3 を配置しているので、それぞれ
のＤＭＡＣ３６の負担を軽減させることができるばかり
でなく、データ転送が終了したことをバス間データ転送
装置９１側が主導権を持ってプロセッサ３４等に知らせ
ることができる。
９１の場合には、各ＤＭＡＣ３６に対応させてカウンタ
レジスタ９３1 〜９３3 を配置しているので、それぞれ
のＤＭＡＣ３６の負担を軽減させることができるばかり
でなく、データ転送が終了したことをバス間データ転送
装置９１側が主導権を持ってプロセッサ３４等に知らせ
ることができる。
【００５８】なお、実施例ではカウンタレジスタに転送
するデータの総数を格納しておき、サイズレジスタに格
納されたデータ数ずつカウンタレジスタの値を減算する
ことにしたが、カウンタレジスタにデータの転送回数を
格納しておき、転送が１回行われるたびにこの値を
“１”ずつ減算するようにしてもよいことはもちろんで
ある。
するデータの総数を格納しておき、サイズレジスタに格
納されたデータ数ずつカウンタレジスタの値を減算する
ことにしたが、カウンタレジスタにデータの転送回数を
格納しておき、転送が１回行われるたびにこの値を
“１”ずつ減算するようにしてもよいことはもちろんで
ある。
【００５９】
【発明の効果】以上説明したように請求項１記載の発明
によれば、転送するデータや転送先のアドレスばかりで
なく１回に転送するデータのサイズをもバス間データ転
送装置に格納するようにした。このため、データの転送
サイズが異なるような場合でもアドレスを自動的に更新
してバス間データ転送を行うことができ、汎用性のある
システムを実現することができる。
によれば、転送するデータや転送先のアドレスばかりで
なく１回に転送するデータのサイズをもバス間データ転
送装置に格納するようにした。このため、データの転送
サイズが異なるような場合でもアドレスを自動的に更新
してバス間データ転送を行うことができ、汎用性のある
システムを実現することができる。
【００６０】また、請求項２記載の発明によれば、メモ
リの接続されたバスにデータの書き込みや読み出しを要
求する側のバスに接続されたＤＭＡＣの数に対応させて
バス間データ転送装置内にアドレス格納手段やサイズ格
納手段を配置し、それぞれのデータ転送の際の開始アド
レスや転送されるデータのサイズを格納するようにし
た。したがって、データの転送要求が時間的に重複して
も、それぞれの開始アドレスや転送されるデータのサイ
ズを格納しておいて、メモリに対するアクセスを順に行
うことができ、アドレスの設定を短時間で行うことがで
きる。
リの接続されたバスにデータの書き込みや読み出しを要
求する側のバスに接続されたＤＭＡＣの数に対応させて
バス間データ転送装置内にアドレス格納手段やサイズ格
納手段を配置し、それぞれのデータ転送の際の開始アド
レスや転送されるデータのサイズを格納するようにし
た。したがって、データの転送要求が時間的に重複して
も、それぞれの開始アドレスや転送されるデータのサイ
ズを格納しておいて、メモリに対するアクセスを順に行
うことができ、アドレスの設定を短時間で行うことがで
きる。
【００６１】更に請求項３記載の発明によれば、メモリ
の接続されたバスにデータの書き込みや読み出しを要求
する側のバスに接続されたＤＭＡＣの数に対応させてバ
ス間データ転送装置内にアドレス格納手段やサイズ格納
手段およびカウンタを配置した。そして、それぞれのデ
ータ転送の際の開始アドレスや転送されるデータのサイ
ズならびに転送されるデータの総数を格納することにし
た。したがって、データの転送サイズが異なるような場
合であっても、データの読み出しあるいは書き込みのた
めのアクセスの終了時点をバス間データ転送装置側で容
易に把握することができるという効果がある。
の接続されたバスにデータの書き込みや読み出しを要求
する側のバスに接続されたＤＭＡＣの数に対応させてバ
ス間データ転送装置内にアドレス格納手段やサイズ格納
手段およびカウンタを配置した。そして、それぞれのデ
ータ転送の際の開始アドレスや転送されるデータのサイ
ズならびに転送されるデータの総数を格納することにし
た。したがって、データの転送サイズが異なるような場
合であっても、データの読み出しあるいは書き込みのた
めのアクセスの終了時点をバス間データ転送装置側で容
易に把握することができるという効果がある。
【図１】 本発明の一実施例におけるバス間データ転送
装置を使用したデータ処理システムを表わしたシステム
構成図である。
装置を使用したデータ処理システムを表わしたシステム
構成図である。
【図２】 本実施例における第１のアドレスエントリの
構成を表わした説明図である。
構成を表わした説明図である。
【図３】 本実施例における第２のアドレスエントリの
構成を表わした説明図である。
構成を表わした説明図である。
【図４】 本実施例における第１のＤＭＡＣの構成の概
要を表わしたブロック図である。
要を表わしたブロック図である。
【図５】 第１のＤＭＡＣにおけるアドレスエントリの
構成を表わした説明図である。
構成を表わした説明図である。
【図６】 第１のＤＭＡＣにおけるコントロールレジス
タの構成を表わした説明図である。
タの構成を表わした説明図である。
【図７】 本実施例のバス間データ転送装置を具体的に
表わしたブロック図である。
表わしたブロック図である。
【図８】 本実施例で第１のＤＭＡＣがメインメモリか
らデータを読み込むときのバス間データ転送装置の動作
の流れを表わした流れ図である。
らデータを読み込むときのバス間データ転送装置の動作
の流れを表わした流れ図である。
【図９】 本実施例で第１のＤＭＡＣがメインメモリに
データを書き込むときの動作の流れを表わした流れ図で
ある。
データを書き込むときの動作の流れを表わした流れ図で
ある。
【図１０】 本発明の変形例のバス間データ転送装置の
構成の概要を表わした説明図である。
構成の概要を表わした説明図である。
【図１１】 従来提案のバス間データ転送装置を使用し
たデータ処理システムのシステム構成図である。
たデータ処理システムのシステム構成図である。
３１、９１…バス間データ転送装置、３２…システムバ
ス、３３…Ｉ／Ｏバス、３４…プロセッサ、３５…メイ
ンメモリ、３６1 …第１のＤＭＡＣ、３６2 …第２のＤ
ＭＡＣ、３８1 、９２1 …第１のアドレスエントリ、３
８2 、９２2 …第２のアドレスエントリ、３９…データ
バッファ、５１A 、５２A 、７１A …アドレスレジス
タ、５１B 、５２B 、７１B …サイズレジスタ、６１1
…アドレスエントリ、６２1 …コントロールレジスタ、
６３1 …カウンタレジスタ、８１…システムバス制御
部、８２…Ｉ／Ｏバス制御部、８５1 、８５2 …アダ
ー、９２ 3 …第３のアドレスエントリ、９３1 …第１の
カウンタレジスタ、９３2 …第２のカウンタレジスタ、
９３3 …第３のカウンタレジスタ、９４1 …第１のデー
タレジスタ、９４2 …第２のデータレジスタ、９４3 …
第３のデータレジスタ
ス、３３…Ｉ／Ｏバス、３４…プロセッサ、３５…メイ
ンメモリ、３６1 …第１のＤＭＡＣ、３６2 …第２のＤ
ＭＡＣ、３８1 、９２1 …第１のアドレスエントリ、３
８2 、９２2 …第２のアドレスエントリ、３９…データ
バッファ、５１A 、５２A 、７１A …アドレスレジス
タ、５１B 、５２B 、７１B …サイズレジスタ、６１1
…アドレスエントリ、６２1 …コントロールレジスタ、
６３1 …カウンタレジスタ、８１…システムバス制御
部、８２…Ｉ／Ｏバス制御部、８５1 、８５2 …アダ
ー、９２ 3 …第３のアドレスエントリ、９３1 …第１の
カウンタレジスタ、９３2 …第２のカウンタレジスタ、
９３3 …第３のカウンタレジスタ、９４1 …第１のデー
タレジスタ、９４2 …第２のデータレジスタ、９４3 …
第３のデータレジスタ
Claims (3)
- 【請求項１】 第１のバスに接続されたメモリに対して
第２のバスに接続されたダイレクト・メモリ・アクセス
制御装置からデータの読み出しあるいは書き込みのため
のアクセスを行う際に第１のバスに接続されたプロセッ
サから送られてくる前記アクセスの開始を示すアドレス
を格納するアドレス格納手段と、 前記プロセッサから送られてくる前記アクセスに基づく
１回当たりの転送データのサイズを格納するサイズ格納
手段と、 前記アクセスに際して前記メモリから読み出されまたは
このメモリに書き込まれるデータを一時的に格納する転
送データ格納手段と、 前記メモリにおける前記アドレス格納手段に格納されて
いるアドレスに対してデータの読み出しあるいは書き込
みを行うメモリアクセス手段と、 前記メモリに対してデータの読み出しあるいは書き込み
が１回行われるたびに前記アドレス格納手段に格納され
たアドレスを前記転送データのサイズに対応する値ずつ
変化させるアドレス更新手段とを具備することを特徴と
するバス間データ転送装置。 - 【請求項２】 第１のバスに接続されたメモリに対して
第２のバスに接続された複数のダイレクト・メモリ・ア
クセス制御装置からそれぞれデータの読み出しあるいは
書き込みのためのアクセスを行う際に第１のバスに接続
されたプロセッサから送られてくる前記アクセスの開始
を示すアドレスを前記ダイレクト・メモリ・アクセス制
御装置に１対１に対応させて格納する複数のアドレス格
納手段と、 前記プロセッサから送られてくる前記アクセスに基づく
１回当たりの転送データのサイズを前記ダイレクト・メ
モリ・アクセス制御装置に１対１に対応させて格納する
複数のサイズ格納手段と、 前記アクセスに際して前記メモリから読み出されまたは
このメモリに書き込まれるデータを一時的に格納する転
送データ格納手段と、 前記メモリにおける前記複数のアドレス格納手段に格納
されているアドレスの１つに対してデータの読み出しあ
るいは書き込みを行うメモリアクセス手段と、 前記メモリに対してデータの読み出しあるいは書き込み
が１回行われるたびに前記複数のアドレス格納手段に格
納された該当するアドレスを前記転送データのサイズに
対応する値ずつ変化させるアドレス更新手段とを具備す
ることを特徴とするバス間データ転送装置。 - 【請求項３】 第１のバスに接続されたメモリに対して
第２のバスに接続された複数のダイレクト・メモリ・ア
クセス制御装置からそれぞれデータの読み出しあるいは
書き込みのためのアクセスを行う際に第１のバスに接続
されたプロセッサから送られてくる前記アクセスの開始
を示すアドレスを前記ダイレクト・メモリ・アクセス制
御装置に１対１に対応させて格納する複数のアドレス格
納手段と、 前記プロセッサから送られてくる前記アクセスに基づく
１回当たりの転送データのサイズを前記ダイレクト・メ
モリ・アクセス制御装置に１対１に対応させて格納する
複数のサイズ格納手段と、 前記プロセッサから送られてくる前記アクセスに基づく
転送データの総数を前記ダイレクト・メモリ・アクセス
制御装置に１対１に対応させて格納する複数のカウンタ
と、 前記アクセスに際して前記メモリから読み出されまたは
このメモリに書き込まれるデータを一時的に格納する転
送データ格納手段と、 前記メモリにおける前記複数のアドレス格納手段に格納
されているアドレスの１つに対してデータの読み出しあ
るいは書き込みを行うメモリアクセス手段と、 前記メモリに対してデータの読み出しあるいは書き込み
が１回行われるたびに前記複数のアドレス格納手段に格
納された該当するアドレスを前記転送データのサイズに
対応する値ずつ変化させるアドレス更新手段と、 前記メモリに対してデータの読み出しあるいは書き込み
が１回行われるたびに前記カウンタのうち対応するもの
の値をサイズに対応する値ずつ減算する減算手段と、 この減算手段の減算結果が零になったとき対応するデー
タの読み出しあるいは書き込みを終了させるアクセス終
了手段とを具備することを特徴とするバス間データ転送
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8847693A JPH06301639A (ja) | 1993-04-15 | 1993-04-15 | バス間データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8847693A JPH06301639A (ja) | 1993-04-15 | 1993-04-15 | バス間データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06301639A true JPH06301639A (ja) | 1994-10-28 |
Family
ID=13943838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8847693A Pending JPH06301639A (ja) | 1993-04-15 | 1993-04-15 | バス間データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06301639A (ja) |
-
1993
- 1993-04-15 JP JP8847693A patent/JPH06301639A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458304A1 (en) | Direct memory access transfer controller | |
| US20040107265A1 (en) | Shared memory data transfer apparatus | |
| US6766386B2 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
| EP0464848B1 (en) | Structure for enabling direct memory-to-memory transfer | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| EP0473059B1 (en) | Communication control system | |
| US5588120A (en) | Communication control system for transmitting, from one data processing device to another, data of different formats along with an identification of the format and its corresponding DMA controller | |
| JPS6242306B2 (ja) | ||
| JPH06301639A (ja) | バス間データ転送装置 | |
| US5551052A (en) | Data bus protocol for high speed chip to chip data transfer | |
| US6418491B1 (en) | Apparatus and method for controlling timing of transfer requests within a data processing apparatus | |
| JP3304395B2 (ja) | データ転送装置及びデータ転送方法 | |
| JPH05282242A (ja) | バス制御方式 | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPH05189311A (ja) | キャッシュメモリ・システム | |
| JPH06332846A (ja) | バス中継装置 | |
| JPH06250965A (ja) | 入出力制御装置 | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPS5952460B2 (ja) | メモリ装置 | |
| JPH06231032A (ja) | アクセス制御装置 | |
| JP2595808B2 (ja) | 分散処理用メモリ装置 | |
| JPH0520165A (ja) | システムバス制御装置 | |
| JPS6240748B2 (ja) |