JPS615365A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS615365A JPS615365A JP12550284A JP12550284A JPS615365A JP S615365 A JPS615365 A JP S615365A JP 12550284 A JP12550284 A JP 12550284A JP 12550284 A JP12550284 A JP 12550284A JP S615365 A JPS615365 A JP S615365A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- registration
- processing request
- pointer
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、それぞれキュー管理部を備えた複数のプロセ
サによシ処理要求を受付ける形式の情報処理システムに
関する。
サによシ処理要求を受付ける形式の情報処理システムに
関する。
（従来技術）
従来のシステムにおいては、複数のプロセサのうちで少
なくとも一つ以上のプロセサがキュー管理手段から処理
要求を読出して処理を実行している期間には、処理要求
の登録処理を実行することができなかった。したがって
、複数のキュー管理手段のそれぞれに処理要求が登録さ
れている状態においては、一つのプロセサが読出しを実
行している途中で、他のプロセサが読出しの実行を始め
、後者の読出しの実行中に前者のプロセサがさらに次の
読出しを始めることがあり得た。
なくとも一つ以上のプロセサがキュー管理手段から処理
要求を読出して処理を実行している期間には、処理要求
の登録処理を実行することができなかった。したがって
、複数のキュー管理手段のそれぞれに処理要求が登録さ
れている状態においては、一つのプロセサが読出しを実
行している途中で、他のプロセサが読出しの実行を始め
、後者の読出しの実行中に前者のプロセサがさらに次の
読出しを始めることがあり得た。
（発明が解決しようとする問題点）
斯かる上記の状態では登録処理が実行できなかったため
、プロセサの数が増加すると登録処理に要する時間が長
くなる場合かあ、り得るという欠点があった。
、プロセサの数が増加すると登録処理に要する時間が長
くなる場合かあ、り得るという欠点があった。
本発明の目的は、処理すべき処理要求が発生した場合に
は、上記処理要求のキュー管理手段への登録処理が終了
するまで各キュー管理手段は処理要求の読出し処理の起
動を待たせることにより上記欠点を除去し、プロセサの
数が増加しても一処理時間が長くカらないように構成し
た情報処理システムを提供することにある。
は、上記処理要求のキュー管理手段への登録処理が終了
するまで各キュー管理手段は処理要求の読出し処理の起
動を待たせることにより上記欠点を除去し、プロセサの
数が増加しても一処理時間が長くカらないように構成し
た情報処理システムを提供することにある。
（問題点を解決するための手段）
本発明による情報処理システムはそれぞれキュー管理部
とプロセサ部とを備えた複数のプロセ勺と、複数のプロ
セサに共通なレディ制御器とを含み、処理要求を受付け
ることができるように構成したものである。
とプロセサ部とを備えた複数のプロセ勺と、複数のプロ
セサに共通なレディ制御器とを含み、処理要求を受付け
ることができるように構成したものである。
上記構成においてキュー管理部は処理要求スタックメモ
リと、登録ポインタ処理手段と、読出しポインタ処理手
段と、ビジー信号生成手段と、制御部とを具備したもの
である。
リと、登録ポインタ処理手段と、読出しポインタ処理手
段と、ビジー信号生成手段と、制御部とを具備したもの
である。
処理要求スタックメモリは、処理要求を登録するための
ものである。
ものである。
登録ポインタ処理手段は処理要求スタックメモリの内部
の次に登録すべきメモリアドレスを指示する第１のポイ
ンタ情報を格納しておき、登録に応じて第１のポインタ
情報を更新するためのものである。
の次に登録すべきメモリアドレスを指示する第１のポイ
ンタ情報を格納しておき、登録に応じて第１のポインタ
情報を更新するためのものである。
読出しポインタ処理手段は、処理要求スタックメモリの
内部の次に読出すべきメモリアドレスを指示する第２の
ポインタ情報を格納しておき、読出しに応じて第２のポ
インタ情報を更新するためのものでおる。
内部の次に読出すべきメモリアドレスを指示する第２の
ポインタ情報を格納しておき、読出しに応じて第２のポ
インタ情報を更新するためのものでおる。
ビジー信号生成送出手段は、登録ポインタ処理手段が登
録処理を実行中であるか、あるいは読出しポインタ処理
手段が読出し処理を実行中である期間にビジー信号を生
成して送出するためのものである。
録処理を実行中であるか、あるいは読出しポインタ処理
手段が読出し処理を実行中である期間にビジー信号を生
成して送出するためのものである。
制御部は、レディ制御器から送出されるレディ信号と上
記処理要求とが共に存在する場合に限って処理要求スタ
ックメモリに対して登録を起動すると共に、登録すべき
処理要求が存在する場合には新規に読出し処理を実行し
ないように抑止するためのものでおる。
記処理要求とが共に存在する場合に限って処理要求スタ
ックメモリに対して登録を起動すると共に、登録すべき
処理要求が存在する場合には新規に読出し処理を実行し
ないように抑止するためのものでおる。
上記システム構成において、レディ制御器はそれぞれの
キュー管理部から送出されるビジー信号がすべて存在し
なくなった時に上記レディ信号を発生するように構成し
たものである。
キュー管理部から送出されるビジー信号がすべて存在し
なくなった時に上記レディ信号を発生するように構成し
たものである。
（実施例）
次に、図面を参照して本発明の詳細な説明する。
第１図は、本発明による情報処理システムの一実施例を
示すブロック図である。第１図において、本発明による
情報処理システムは処理要求元１と。
示すブロック図である。第１図において、本発明による
情報処理システムは処理要求元１と。
複数のプロセ−１１２−２−１〜２−Ｎと、バス６と、
レディ制御器４とから成る。上記システムにおいて、各
プロセサ２−１〜２−Ｎはキュー管理部２１と。
レディ制御器４とから成る。上記システムにおいて、各
プロセサ２−１〜２−Ｎはキュー管理部２１と。
プロセサ部２２とを含み、パス３はデータバス３−１と
コントロールバス６−２とを含んでいる。
コントロールバス６−２とを含んでいる。
第２図は、キュー管理部２１の一実施例の詳細を示すブ
ロック図である。卯、２図に示すｒうに、キュー管理部
２１は処理要求スタンクメモリ２１１と、制御部２１２
と、登録処理回路２１３と、登録ポインタレジスタ２１
４と、読出し回路２１５と、読出しポインタレジスタ２
１６と、ポインタ切替え器２１７と、ビジー信号合成回
路２１８とを含んでいる。
ロック図である。卯、２図に示すｒうに、キュー管理部
２１は処理要求スタンクメモリ２１１と、制御部２１２
と、登録処理回路２１３と、登録ポインタレジスタ２１
４と、読出し回路２１５と、読出しポインタレジスタ２
１６と、ポインタ切替え器２１７と、ビジー信号合成回
路２１８とを含んでいる。
次に、第１図および第２図に示す本実施例の動作を説明
する。
する。
処理要求元１がある処理要求を発行する場合には、処理
要求元１からコントロールバス６−２にバス要求情報が
送出される。バス管理装置（図示していない）はバス６
がシステムの内部のいずれの装置によっても専有されて
いないことを確認すると、処理要求元１に対してバス専
有の承認信号を送出する。処理要求元１は上記承認を受
取ると処理要求情報をデータバス３−１上に送出する。
要求元１からコントロールバス６−２にバス要求情報が
送出される。バス管理装置（図示していない）はバス６
がシステムの内部のいずれの装置によっても専有されて
いないことを確認すると、処理要求元１に対してバス専
有の承認信号を送出する。処理要求元１は上記承認を受
取ると処理要求情報をデータバス３−１上に送出する。
この処理要求情報は処理を行うべきプロセサを示す宛先
フィールドと、実行すべき処理を指定するデータフィー
ルドとを含むものである。
フィールドと、実行すべき処理を指定するデータフィー
ルドとを含むものである。
各プロセサ２−１〜２−Ｈにおいて、キュー管理部２１
０制御部２１２は、後に説明するレディ制ａ器４から信
号線４００を介して送出されるレディ信号が論理−１／
Ｉである仁とを確認すると、処理要求情報に含まれた宛
先フィールドを解読し、これが自己宛のものであれば信
号線２１２１を介して登録処理回路２１３に対して登録
の起動を指令する。この結果、登録処理回路２１６はポ
インタ切替え器２１７を制御して登録ポインタレジスタ
２１４の側の入力を選択し、この内容（登録ポインタの
値）を処理要求スタックメモリ２１１のアドレス指定信
号として供給し、さらに処理要求スタックメモリ２１１
に対して畳込みを指令する。
０制御部２１２は、後に説明するレディ制ａ器４から信
号線４００を介して送出されるレディ信号が論理−１／
Ｉである仁とを確認すると、処理要求情報に含まれた宛
先フィールドを解読し、これが自己宛のものであれば信
号線２１２１を介して登録処理回路２１３に対して登録
の起動を指令する。この結果、登録処理回路２１６はポ
インタ切替え器２１７を制御して登録ポインタレジスタ
２１４の側の入力を選択し、この内容（登録ポインタの
値）を処理要求スタックメモリ２１１のアドレス指定信
号として供給し、さらに処理要求スタックメモリ２１１
に対して畳込みを指令する。
斯くして、データバス３−１上の処理要求情報は処理要
求スタックメモリ２１１の登録ポインタによって指定さ
れるメモ、リアドレスに登録される。
求スタックメモリ２１１の登録ポインタによって指定さ
れるメモ、リアドレスに登録される。
次に、登録処理回路２１６は、登録ポインタレジスタ２
１４の内容が処理要求スタックメモリ２１１０次のメモ
リアドレスを指定するように更新して登録処理を終了す
る。この登録が終了すると、登録処理回路２１３は制御
部２１２およびコントロールバス６−２を介して処理要
求元１に登録終了を報告する。処理要求元１では上記の
報告を受けるバス３を解放するか、あるいは処理要求の
第２語口のデータをデータバス６−１に送出する。
１４の内容が処理要求スタックメモリ２１１０次のメモ
リアドレスを指定するように更新して登録処理を終了す
る。この登録が終了すると、登録処理回路２１３は制御
部２１２およびコントロールバス６−２を介して処理要
求元１に登録終了を報告する。処理要求元１では上記の
報告を受けるバス３を解放するか、あるいは処理要求の
第２語口のデータをデータバス６−１に送出する。
さて、処理要求スタックメモリ２１１の内部に処理要求
が登録されると、制御部２１２は信号線２１００を介し
てプロセサ部２２に対して割込み １゜要
求を送出し、プロセサ部２２が上記割込み要求を受付け
ると、信号線２２００上に割込み受付は信号を送出する
。信号線２２００を介して割込み受付けを受取ると、制
御部２１２は先頭の処理要求を処理要求スタックメモリ
２１１から読出すことになる。このとき、既にデータバ
ス６−１に登録すべき処理要求が送出されている場合に
は、読出し処理回路２１５に読出しの指令を送出し々い
。
が登録されると、制御部２１２は信号線２１００を介し
てプロセサ部２２に対して割込み １゜要
求を送出し、プロセサ部２２が上記割込み要求を受付け
ると、信号線２２００上に割込み受付は信号を送出する
。信号線２２００を介して割込み受付けを受取ると、制
御部２１２は先頭の処理要求を処理要求スタックメモリ
２１１から読出すことになる。このとき、既にデータバ
ス６−１に登録すべき処理要求が送出されている場合に
は、読出し処理回路２１５に読出しの指令を送出し々い
。
データバス３−１に送出されていた処理要求の登録処理
が終了するか、あるいは登録すべき処理要求が存在しな
かった場合には、制御部２１２は信号線２１２２を介し
て読出し処理回路２１５に読出しを指令する。
が終了するか、あるいは登録すべき処理要求が存在しな
かった場合には、制御部２１２は信号線２１２２を介し
て読出し処理回路２１５に読出しを指令する。
第３図は、上記のような制御を行うための指令回路の一
実施例を示すブロック図である。第３図において、６０
１はインバータ、６０２はＡＮＤゲートである。第８図
において、信号線２１２ろはデータバス６−１に処理要
求情報が送出されている時に論理Ｎｌ＃となるようガ出
力が得られるものである。読出し処理回路２１５はポイ
ンタ切替え器２１７を制御して読出しポインタレジスタ
２１６の側の入力を選択し、この内容（読出しポインタ
の値）をアドレス指定信号として処理要求スタックメモ
リ２１１に供給する。斯くして、指定された処理要求ス
タックメモリ２１１の内容が読出され、信号線２１１０
を介してプロセサ部２２に上記内容が供給される。
実施例を示すブロック図である。第３図において、６０
１はインバータ、６０２はＡＮＤゲートである。第８図
において、信号線２１２ろはデータバス６−１に処理要
求情報が送出されている時に論理Ｎｌ＃となるようガ出
力が得られるものである。読出し処理回路２１５はポイ
ンタ切替え器２１７を制御して読出しポインタレジスタ
２１６の側の入力を選択し、この内容（読出しポインタ
の値）をアドレス指定信号として処理要求スタックメモ
リ２１１に供給する。斯くして、指定された処理要求ス
タックメモリ２１１の内容が読出され、信号線２１１０
を介してプロセサ部２２に上記内容が供給される。
次に、読出し処理回路２１５は読出しポインタレジスタ
２１６の内容を処理要求スタック６メモリ２１１０次の
メモリアドレスを指定するように更新し、読出し処理を
終了する。さて、登録処理回路２１３が登録処理を実行
中の場合には信号線２１６１上にビジー状態を指示する
ビジー信号が出力される。同様に、読出し処理回路２１
５が読出し処理を実行中の場合には信号線２１５１上に
ビジー状態を指示するビジー信号が出力される。
２１６の内容を処理要求スタック６メモリ２１１０次の
メモリアドレスを指定するように更新し、読出し処理を
終了する。さて、登録処理回路２１３が登録処理を実行
中の場合には信号線２１６１上にビジー状態を指示する
ビジー信号が出力される。同様に、読出し処理回路２１
５が読出し処理を実行中の場合には信号線２１５１上に
ビジー状態を指示するビジー信号が出力される。
これら一対のビジー信号はビジー信−号合成回路２１８
によって論理和合成され、このプロセサのキュー管理部
２１からの合成ビジー信号として、信号線２１８０を介
してレディ制御器４に供給される。
によって論理和合成され、このプロセサのキュー管理部
２１からの合成ビジー信号として、信号線２１８０を介
してレディ制御器４に供給される。
上に説明したように、レディ制御器４はシステム内部の
各プロセサのキュー管理部２１から信号線２１８０を介
してそれぞれの合成ビジー信号の供給を受ける。レディ
制御器４では、これらの各合成ビジー信号を論理和によ
シ合成した後で、極性反転を行うことにより信号線４０
００上にレディ信号を生成し、これを既に説明したよう
に各キュー管理部２１０制御部２１２に供給する。この
結果、システムの内部のキュー管理部２１のすべてがビ
ジー状態ではなくなった場合に限って信号線４０００上
にレディ信号が発生し、この状態で始めて処理要求スタ
ックメモリ２１１に対する登録が起動されることになる
。
各プロセサのキュー管理部２１から信号線２１８０を介
してそれぞれの合成ビジー信号の供給を受ける。レディ
制御器４では、これらの各合成ビジー信号を論理和によ
シ合成した後で、極性反転を行うことにより信号線４０
００上にレディ信号を生成し、これを既に説明したよう
に各キュー管理部２１０制御部２１２に供給する。この
結果、システムの内部のキュー管理部２１のすべてがビ
ジー状態ではなくなった場合に限って信号線４０００上
にレディ信号が発生し、この状態で始めて処理要求スタ
ックメモリ２１１に対する登録が起動されることになる
。
（発明の効果）
本発明は以上説明したように、外匣要求がある処理要求
元から送出された場合に少なくとも一つ以上のプロセサ
が読出し処理を実行中であっても、実行中の読出し処理
がすべてのプロセサで終了した時に登録処理の実行が可
能となシ、プロセサの台数が増加しても登録処理が起動
されるまでの待ち時間は増加しないという効果がある。
元から送出された場合に少なくとも一つ以上のプロセサ
が読出し処理を実行中であっても、実行中の読出し処理
がすべてのプロセサで終了した時に登録処理の実行が可
能となシ、プロセサの台数が増加しても登録処理が起動
されるまでの待ち時間は増加しないという効果がある。
第１図は、本発明による情報処理システムの一実施例を
示すブロック図である。 第２図は、第１図に示すキュー管理部の一実施例を示す
ブロック図である。 第８図は、第２図に示す制御部の内部に使用する指令回
路の一例を示すブロック図である。 １・・・処理要求元 ２−１〜２−Ｎ・・・プロセサ ６ｅ・・バ ス ３−１・・・データバス ！−２＠−−コントロールパス ４・・・レディ制御器 ２１・・・キュー管理部 ２２・・・プロセサ部 ２１１・・・処理要求メモリ ２１２・・・制御部 ２１６・−・登録処理回路 ２１４・・φ登録ポインタレジスタ ２１５・・・読出し処理回路 ２１６・・・読出しポインタレジスタ ２１７・・・ポインタ切替え器 ２１８・・・ビジー信号合成回路 ２１００．２２００．２１２１，２１２２゜２１２３．
２１ｇ１，２１５１．２１８０゜４０００・・鳴・・１
１信号線 胎 才
示すブロック図である。 第２図は、第１図に示すキュー管理部の一実施例を示す
ブロック図である。 第８図は、第２図に示す制御部の内部に使用する指令回
路の一例を示すブロック図である。 １・・・処理要求元 ２−１〜２−Ｎ・・・プロセサ ６ｅ・・バ ス ３−１・・・データバス ！−２＠−−コントロールパス ４・・・レディ制御器 ２１・・・キュー管理部 ２２・・・プロセサ部 ２１１・・・処理要求メモリ ２１２・・・制御部 ２１６・−・登録処理回路 ２１４・・φ登録ポインタレジスタ ２１５・・・読出し処理回路 ２１６・・・読出しポインタレジスタ ２１７・・・ポインタ切替え器 ２１８・・・ビジー信号合成回路 ２１００．２２００．２１２１，２１２２゜２１２３．
２１ｇ１，２１５１．２１８０゜４０００・・鳴・・１
１信号線 胎 才
Claims (1)
- それぞれキュー管理部とプロセサ部とを備えた複数のプ
ロセサと、前記複数のプロセサに共通なレディ制御器と
を含み、処理要求を受付けることができるように構成し
た情報処理システムにおいて、前記キュー管理部が前記
処理要求を登録するための処理要求スタックメモリと、
前記処理要求スタックメモリの内部の次に登録すべきメ
モリアドレスを指示する第１のポインタ情報を格納して
おき、前記登録に応じて前記第１のポインタ情報を更新
するための登録ポインタ処理手段と、前記処理要求スタ
ックメモリの内部の次に読出すべきメモリアドレスを指
示する第２のポインタ情報を格納しておき、前記読出し
に応じて前記第２のポインタ情報を更新するための読出
しポインタ処理手段と、前記登録ポインタ処理手段が登
録処理を実行中であるか、あるいは前記読出しポインタ
処理手段が読出し処理を実行中である期間にビジー信号
を生成して送出するためのビジー信号生成送出手段と、
前記レディ制御器から送出されるレディ信号と前記処理
要求とが共に存在する場合に限つて前記処理要求スタッ
クメモリに対して前記登録を起動すると共に、前記登録
すべき処理要求が存在する場合には新規に読出し処理を
実行しないように抑止するための制御部とを具備し、且
つ、前記レディ制御器は前記それぞれのキュー管理部か
ら送出される前記ビジー信号がすべて存在しなくなつた
時に前記レディ信号を発生するものであるように構成し
たことを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12550284A JPS615365A (ja) | 1984-06-19 | 1984-06-19 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12550284A JPS615365A (ja) | 1984-06-19 | 1984-06-19 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS615365A true JPS615365A (ja) | 1986-01-11 |
Family
ID=14911699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12550284A Pending JPS615365A (ja) | 1984-06-19 | 1984-06-19 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615365A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0360583A2 (en) * | 1988-09-20 | 1990-03-28 | Fujitsu Limited | A stack system |
-
1984
- 1984-06-19 JP JP12550284A patent/JPS615365A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0360583A2 (en) * | 1988-09-20 | 1990-03-28 | Fujitsu Limited | A stack system |
| US5307467A (en) * | 1988-09-20 | 1994-04-26 | Fujitsu Limited | Stack system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3579198B2 (ja) | データ処理システム及びデータ処理方法 | |
| EP0166272A2 (en) | Processor bus access | |
| JP3442932B2 (ja) | 情報処理システム | |
| JPS615365A (ja) | 情報処理システム | |
| US6134642A (en) | Direct memory access (DMA) data transfer requiring no processor DMA support | |
| JPS6242306B2 (ja) | ||
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JPS6239792B2 (ja) | ||
| JPH10198644A (ja) | 同期制御方法およびマルチプロセッサシステム | |
| JPS63118950A (ja) | 情報処理装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS61112275A (ja) | 情報処理システム | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH0619708B2 (ja) | 情報処理装置 | |
| JPH06301639A (ja) | バス間データ転送装置 | |
| JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
| JPS6145343A (ja) | スワツプ制御方式 | |
| JPH0248749A (ja) | バッファ記憶制御装置 | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPH0370816B2 (ja) | ||
| JPS61133440A (ja) | デ−タ処理装置 | |
| JPS5890245A (ja) | デ−タ処理装置 | |
| JPS5990130A (ja) | デ−タバツフア制御方式 | |
| JPH04264640A (ja) | 緩衝記憶装置 | |
| JPS60150139A (ja) | デ−タフロ−プロセツサ |