JPS5890245A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS5890245A JPS5890245A JP18772581A JP18772581A JPS5890245A JP S5890245 A JPS5890245 A JP S5890245A JP 18772581 A JP18772581 A JP 18772581A JP 18772581 A JP18772581 A JP 18772581A JP S5890245 A JPS5890245 A JP S5890245A
- Authority
- JP
- Japan
- Prior art keywords
- information
- data
- read
- instruction
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、高処理性能を有するデータ処理装置に関する
。
。
従来、この種のデータ処理装置は命令やデータを記憶部
より読出す４際には１語の読出しを要求するごとにアド
レス情報を記憶部に転送していた。
より読出す４際には１語の読出しを要求するごとにアド
レス情報を記憶部に転送していた。
このような方式では、命令の先行読出しのごとく。
連続するアドレスに格納されているデータ全読出ず場合
でも１詔ごとのアドレス情報を転送するので読出し時間
が長くなる。他の方式として連続するアドレスに格納さ
れているデータを複数語読出す場合にその先頭アドレス
と読出語数とを指定し。
でも１詔ごとのアドレス情報を転送するので読出し時間
が長くなる。他の方式として連続するアドレスに格納さ
れているデータを複数語読出す場合にその先頭アドレス
と読出語数とを指定し。
１語ごとのアドレス転送を行わない方式が考えられる。
しかし、この上うな１３（良を行っても、命令の先行読
出しに際しては、先行して読出された命令が全て実行さ
れるとは１ｇ（らず、たとえば、ブランチ命令によって
命令のシーケンスが変わった時には、ブランチしないも
のとして化１ｉ−読出しを行った部分については力！（
効とｌ−で捨て、その後に新たに命令の読出しを行う必
要がある。複数語の読出し中にこのような無効部分の生
ずる事態が起きた場合には、全ての読出しが完了するま
で新たな命令の読出しを行うことができない。これによ
って生ずる新たな命令の読出しに対する待ちＩｌ、１間
は。
出しに際しては、先行して読出された命令が全て実行さ
れるとは１ｇ（らず、たとえば、ブランチ命令によって
命令のシーケンスが変わった時には、ブランチしないも
のとして化１ｉ−読出しを行った部分については力！（
効とｌ−で捨て、その後に新たに命令の読出しを行う必
要がある。複数語の読出し中にこのような無効部分の生
ずる事態が起きた場合には、全ての読出しが完了するま
で新たな命令の読出しを行うことができない。これによ
って生ずる新たな命令の読出しに対する待ちＩｌ、１間
は。
複数語読出方式に於ける語数が増加、するほど長くなり
、データ処理装置に於けるデータ処理１［，１間の増加
を招くという欠点があった。
、データ処理装置に於けるデータ処理１［，１間の増加
を招くという欠点があった。
本発明の目的は、先行読出しに際して無効事態の生ずる
ことのない高処理能力を有するデータ処理装置を提供す
ることにある。
ことのない高処理能力を有するデータ処理装置を提供す
ることにある。
本発明によれば、命令処理部と命令やデータを格納する
記憶部とを有し、前記命令処理部にば。
記憶部とを有し、前記命令処理部にば。
前記記憶部に対して読出全要求するに際して、読出すべ
き命令やデータの先頭格納番地情報と要求語数情報とを
送出し、さらに前記読出要求を無効とする無効情報を送
出しうる読出要求手段を備え。
き命令やデータの先頭格納番地情報と要求語数情報とを
送出し、さらに前記読出要求を無効とする無効情報を送
出しうる読出要求手段を備え。
前記記憶部には、前記先頭格納番地情報と前記要求語数
情報と前記無効情報とを受取る受取手段と。
情報と前記無効情報とを受取る受取手段と。
前記命令処理部からの読出要求に応じて前記受取手段に
より受取った前記先頭格納番地情報により指定される命
令やデータを前記要求１ｉｌｉ数情報により指定宴れる
１）Ｌ１数分だけ送出するが、送出が完了する以前に前
記受取手段が前記無効情報を受取った場合には送出を終
了する送出手段とを備えたことを’Ｉ、’？徴とするデ
ータ処理装置が？ＩＩられる。
より受取った前記先頭格納番地情報により指定される命
令やデータを前記要求１ｉｌｉ数情報により指定宴れる
１）Ｌ１数分だけ送出するが、送出が完了する以前に前
記受取手段が前記無効情報を受取った場合には送出を終
了する送出手段とを備えたことを’Ｉ、’？徴とするデ
ータ処理装置が？ＩＩられる。
次に本発明によるデータ処理装置について実施例を挙げ
２図面を参照して１１工細に、；）δ明する。
２図面を参照して１１工細に、；）δ明する。
第１図は本発明による実１ｉ（Ｉｌ例の構成を示すブロ
ック図である。この図に：Ｉ３いて、命令処理部１には
記憶ｒｒｌ（２にス・１して届；出要求を行うための読
出要求回路１−１が収容されている。１３１１出留求に
際して、読１１１要求回路１−１は記憶部２へ情報転送
路２でに１．受取回路２−１により情報転送路１０１か
ら送られてくるアドレス情ｔ１ψを受取ると、受取回路
２−１に内蔵されているカウンタレジスタ２−１１にセ
ットし、７１；だ、情報転送路１０２から送られてくる
要求語数情報を受取ると、同じく内蔵されているノノウ
ンクＩ／ノスク２−１ｂにセットした後に読出動作を行
う。この読出動作によって、読出されたデータは、送出
回路２−２から情報転送路１０４を介して命令処理部１
に転送される。送出回路２−２は１語のデータ転送毎に
、信号路２０２により転送が行われたこと全受取回路２
−１に通知する。受取回路２−１は信号路２０２を介し
て転送が行われたことを知らされると、カウンタレジス
タ２−１ａの内容は次に読出されるべきデータの格納ア
ドレスとなるように更新され。
ック図である。この図に：Ｉ３いて、命令処理部１には
記憶ｒｒｌ（２にス・１して届；出要求を行うための読
出要求回路１−１が収容されている。１３１１出留求に
際して、読１１１要求回路１−１は記憶部２へ情報転送
路２でに１．受取回路２−１により情報転送路１０１か
ら送られてくるアドレス情ｔ１ψを受取ると、受取回路
２−１に内蔵されているカウンタレジスタ２−１１にセ
ットし、７１；だ、情報転送路１０２から送られてくる
要求語数情報を受取ると、同じく内蔵されているノノウ
ンクＩ／ノスク２−１ｂにセットした後に読出動作を行
う。この読出動作によって、読出されたデータは、送出
回路２−２から情報転送路１０４を介して命令処理部１
に転送される。送出回路２−２は１語のデータ転送毎に
、信号路２０２により転送が行われたこと全受取回路２
−１に通知する。受取回路２−１は信号路２０２を介し
て転送が行われたことを知らされると、カウンタレジス
タ２−１ａの内容は次に読出されるべきデータの格納ア
ドレスとなるように更新され。
カウンタレジスタ２−１ｂの内容は残り語数を表わすよ
うに１だけ減らされる。このとき、カウンタレジスタ２
−１ｂの内容が零にならなければ。
うに１だけ減らされる。このとき、カウンタレジスタ２
−１ｂの内容が零にならなければ。
すなわち、データ転送を続行する必要があるとして、受
取回路２−１は信号路２０１を介してデータ転送の続行
を送出回路２−２に通知する。送出回路２−２は、信号
路２０１からデータ転送を続行することが知らされてい
る間は、読出動作によって読出されたデータを順次に転
送する。もし。
取回路２−１は信号路２０１を介してデータ転送の続行
を送出回路２−２に通知する。送出回路２−２は、信号
路２０１からデータ転送を続行することが知らされてい
る間は、読出動作によって読出されたデータを順次に転
送する。もし。
カウンタ２−１ｂの内容が零になった場合には。
受取回路２−１は信号路２０１によりデータ転送の終了
を送出回路２−２に通知する。データ転送の終了を知ら
された送出口路２−２はデータの転送を終了する。
を送出回路２−２に通知する。データ転送の終了を知ら
された送出口路２−２はデータの転送を終了する。
」二記の読出要求動作においては、要求されたデータの
転送が終了するまで新たな読出要求は待たされることに
なる。そのために、受取回路２−１はデータの転送が終
了する」ｉで、新たな読出要求を受取らないようになっ
ている。一方、命令処理部１では、先行読出全行ったデ
ータを必ず使用するとは限らない。たとえば、ブランチ
命令によって命令シーケンスが変わった場合とか、先行
読出全行った部分に関して書込みを行った場合などでは
、先行読出部分は不必要となったり、誤った値となるの
で無効なものとして捨てる必要がある。
転送が終了するまで新たな読出要求は待たされることに
なる。そのために、受取回路２−１はデータの転送が終
了する」ｉで、新たな読出要求を受取らないようになっ
ている。一方、命令処理部１では、先行読出全行ったデ
ータを必ず使用するとは限らない。たとえば、ブランチ
命令によって命令シーケンスが変わった場合とか、先行
読出全行った部分に関して書込みを行った場合などでは
、先行読出部分は不必要となったり、誤った値となるの
で無効なものとして捨てる必要がある。
この場合には、新たな読出要求を行うが、上述した読出
要求待ちのために、この新たな読出要求に対するデータ
転送が行われるまでに時間がかかってしまう。そこで、
命令処理部１は、読出要求回路１−１により情報転送路
１０３を介して先の読出要求が無効であることを表わす
無効情報を記憶部２に送出する。情報転送路１０３を介
して送られてくる無効情報は無条件で受取回路２−１．
Ｋより受取られる。受取回路２−１は、無効情報を受
取ると、カウンタレジスタ２’１．ｌ）をクリアして。
要求待ちのために、この新たな読出要求に対するデータ
転送が行われるまでに時間がかかってしまう。そこで、
命令処理部１は、読出要求回路１−１により情報転送路
１０３を介して先の読出要求が無効であることを表わす
無効情報を記憶部２に送出する。情報転送路１０３を介
して送られてくる無効情報は無条件で受取回路２−１．
Ｋより受取られる。受取回路２−１は、無効情報を受
取ると、カウンタレジスタ２’１．ｌ）をクリアして。
その内容を零とし、信υ路２０１によってデータ転送の
終了を送出回路２−２に通知する。受取回路２−２は、
データ転送が終了したことによって。
終了を送出回路２−２に通知する。受取回路２−２は、
データ転送が終了したことによって。
新たな読出要求を受取ることができる。
以−■二の説明により明らかなように２本発明によれば
、連続した査地に格納されている複数語のデータを読出
すことかでき、しかも、データ転送が完了しない前にお
いてに１．その読出要求全無効にすることによって、デ
ータ処理装置の処理能力を向」ニすべく得られる効果は
大なるものがある。
、連続した査地に格納されている複数語のデータを読出
すことかでき、しかも、データ転送が完了しない前にお
いてに１．その読出要求全無効にすることによって、デ
ータ処理装置の処理能力を向」ニすべく得られる効果は
大なるものがある。
第１図は本発明による実施例の構成を示すブロック図で
ある。図において、１は命令処理部。 １−１は読出要求回路、２は記憶部、２−１は受取回路
、 ２− ：Ｌ ａ 、 ２−１ ｂはカウンタレジス
タ。 （７） 第１図
ある。図において、１は命令処理部。 １−１は読出要求回路、２は記憶部、２−１は受取回路
、 ２− ：Ｌ ａ 、 ２−１ ｂはカウンタレジス
タ。 （７） 第１図
Claims (1)
- 【特許請求の範囲】 １、 命令処理部と命令やデータを格納する記憶部とを
有し、前記命令処理部には、前記記憶部に対して読出を
要求するに際して、読出すべき命令やデータの先頭格納
番地情報と要求語数情報と全送出し、さらに前記読出要
求を無効とする無効情報を送出しうる読出要求手段全備
え、前記記憶部には、前記先頭格納番地情報と前記要求
語数情報と前記無効情報とを受取る受取手段と、前記命
令処理部からの読出要求に応じて前記受取手段により受
取った前記先頭格納番地情報により指定される命令やデ
ータを前記要求Ｊｔ１数情報により指定される語数分だ
け送出するが、送出が完了する以前に前記受取手段が前
記無効情報を受取った場合には送出を終了する送出手段
とを備えたことを特徴とするデータ処理装置。 以下余白
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18772581A JPS5890245A (ja) | 1981-11-25 | 1981-11-25 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18772581A JPS5890245A (ja) | 1981-11-25 | 1981-11-25 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5890245A true JPS5890245A (ja) | 1983-05-28 |
Family
ID=16211082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18772581A Pending JPS5890245A (ja) | 1981-11-25 | 1981-11-25 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890245A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158044A (ja) * | 1984-05-21 | 1986-03-25 | デイジタル イクイプメント コ−ポレ−シヨン | 中央処理ユニツトの条件分岐命令のための命令プレフエツチシステム |
| JPH01234936A (ja) * | 1988-03-16 | 1989-09-20 | Fujitsu Ltd | 命令プリフェッチ抑制装置 |
-
1981
- 1981-11-25 JP JP18772581A patent/JPS5890245A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158044A (ja) * | 1984-05-21 | 1986-03-25 | デイジタル イクイプメント コ−ポレ−シヨン | 中央処理ユニツトの条件分岐命令のための命令プレフエツチシステム |
| JPH0585926B2 (ja) * | 1984-05-21 | 1993-12-09 | Digital Equipment Corp | |
| JPH01234936A (ja) * | 1988-03-16 | 1989-09-20 | Fujitsu Ltd | 命令プリフェッチ抑制装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0542417B1 (en) | Method and direct memory access controller for asynchronously reading/writing data from/to a memory with improved throughput | |
| JP3289661B2 (ja) | キャッシュメモリシステム | |
| EP0348654A2 (en) | Method and apparatus for increasing system throughput | |
| EP0283628A2 (en) | Bus interface circuit for digital data processor | |
| EP0149355A2 (en) | A data processing system having a data coherency solution | |
| JP2714952B2 (ja) | 計算機システム | |
| US6298420B1 (en) | Coherent variable length reads from system memory | |
| JPS5890245A (ja) | デ−タ処理装置 | |
| JP2570753B2 (ja) | データ転送制御装置 | |
| US6266777B1 (en) | Information processing apparatus to control bus latency | |
| JP2815850B2 (ja) | データ処理ユニット | |
| JPS59218692A (ja) | ロジカルバツフア記憶制御方式 | |
| JPH0644246B2 (ja) | キヤツシユメモリ制御方式 | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 | |
| JPH0526216B2 (ja) | ||
| JPS6145343A (ja) | スワツプ制御方式 | |
| JPH0344753A (ja) | データ転送システム | |
| JPH0752423B2 (ja) | デ−タ転送制御方式 | |
| JPH07117917B2 (ja) | バッファ記憶データの消去制御装置 | |
| JPH04264640A (ja) | 緩衝記憶装置 | |
| JPH0322053A (ja) | ムーブ・イン・バッファ制御方式 | |
| JPS59212960A (ja) | プリフエツチ制御方式 | |
| JPS63121975A (ja) | 情報処理装置 | |
| JPS6269337A (ja) | キヤツシユ制御方式 |