JP2815850B2 - データ処理ユニット - Google Patents
データ処理ユニットInfo
- Publication number
- JP2815850B2 JP2815850B2 JP9115855A JP11585597A JP2815850B2 JP 2815850 B2 JP2815850 B2 JP 2815850B2 JP 9115855 A JP9115855 A JP 9115855A JP 11585597 A JP11585597 A JP 11585597A JP 2815850 B2 JP2815850 B2 JP 2815850B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- processing unit
- address
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明はバッファ記憶を具備
するデータ処理ユニットに係り、特に、バッファ記憶の
ブロック転送を効率的に行うデータ処理ユニットに関す
る。
するデータ処理ユニットに係り、特に、バッファ記憶の
ブロック転送を効率的に行うデータ処理ユニットに関す
る。
【０００２】
【従来の技術】一般にデータ処理装置では高速バッファ
記憶（以下、ＢＳと称す）を備え、主記憶（以下、ＭＳ
と称す）内の使用頻度の高いデータをＢＳに格納し、該
ＢＳを参照して目的のデータを得ることにより、ＭＳの
実効的アクセス時間を短縮し、プロセッサの処理能力の
向上を図っている。この場合、ストア・イン方式では、
ストア要求時、該当ブロックがＢＳにあると、ＢＳ上の
該当ブロックのデータを書き替え、そのブロックがリプ
レースの対象になったときにＭＳに戻している。
記憶（以下、ＢＳと称す）を備え、主記憶（以下、ＭＳ
と称す）内の使用頻度の高いデータをＢＳに格納し、該
ＢＳを参照して目的のデータを得ることにより、ＭＳの
実効的アクセス時間を短縮し、プロセッサの処理能力の
向上を図っている。この場合、ストア・イン方式では、
ストア要求時、該当ブロックがＢＳにあると、ＢＳ上の
該当ブロックのデータを書き替え、そのブロックがリプ
レースの対象になったときにＭＳに戻している。
【０００３】従来、この種のＢＳを複数有するマルチプ
ロセッサシステムなどにおいては、ＢＳ間の一致制御を
行うため、ＢＳ上での一連のデータの取扱い単位である
ブロックのアドレスをやりとりし、ＢＳ間のデータ転送
を行っている。即ち、あるデータ処理ユニットが自ＢＳ
内に所要データが存在しない場合、当該ブロックアドレ
スを他データ処理ユニットに送出する。他データ処理ユ
ニットは当該ブロックが自ＢＳ内に存在するか否かを判
断し、自ＢＳ内に当該ブロックが存在し、かつ、書き替
えられてＭＳの内容と不一致になっている場合には、当
該ブロックのデータを要求元のデータ処理ユニットに転
送する。なお、この種のバッファ記憶制御方式として関
連するものには、例えば特開昭６１−２９０５５０号公
報が挙げられる。
ロセッサシステムなどにおいては、ＢＳ間の一致制御を
行うため、ＢＳ上での一連のデータの取扱い単位である
ブロックのアドレスをやりとりし、ＢＳ間のデータ転送
を行っている。即ち、あるデータ処理ユニットが自ＢＳ
内に所要データが存在しない場合、当該ブロックアドレ
スを他データ処理ユニットに送出する。他データ処理ユ
ニットは当該ブロックが自ＢＳ内に存在するか否かを判
断し、自ＢＳ内に当該ブロックが存在し、かつ、書き替
えられてＭＳの内容と不一致になっている場合には、当
該ブロックのデータを要求元のデータ処理ユニットに転
送する。なお、この種のバッファ記憶制御方式として関
連するものには、例えば特開昭６１−２９０５５０号公
報が挙げられる。
【０００４】
【発明が解決しようとする課題】上記従来技術は、ＢＳ
のブロック単位のデータ転送（ブロック転送）を行う場
合、ブロック内のデータ転送順序について配慮されてお
らず、ブロック内の先頭データから転送することになる
ため、データ処理ユニットが必要としているデータがブ
ロックの後部に存在する場合、該データ処理ユニットで
の所要データの入手が遅れるという問題があった。
のブロック単位のデータ転送（ブロック転送）を行う場
合、ブロック内のデータ転送順序について配慮されてお
らず、ブロック内の先頭データから転送することになる
ため、データ処理ユニットが必要としているデータがブ
ロックの後部に存在する場合、該データ処理ユニットで
の所要データの入手が遅れるという問題があった。
【０００５】本発明の目的は、ＢＳを具備するデータ処
理ユニットにおいて、ＢＳのブロック転送を効率よく行
って、所要データの入手が遅れるのを防止することにあ
る。
理ユニットにおいて、ＢＳのブロック転送を効率よく行
って、所要データの入手が遅れるのを防止することにあ
る。
【０００６】
【課題を解決するための手段】本発明は、バッファ記憶
（ＢＳ）を具備し、ＢＳのブロック転送を所定のデータ
単位毎に複数回に分けて行うデータ処理ユニットにおい
て、所要データがＢＳ内に存在しないとき、ブロック転
送要求として、当該データを含むブロックのブロックア
ドレスと共に当該データのブロック内アドレスを送出す
る手段と、複数回に分けて送られてくるデータを、前記
ブロック内アドレスから順次ＢＳ内に書き込む手段と、
ブロックアドレス内アドレスを伴ってブロック転送要求
を受けたとき、当該ブロックがＢＳ内に存在し、かつ、
それが書き換えられている場合、当該ブロック内アドレ
スにより所要データを優先して読み出す手段を有するこ
とを基本とする。
（ＢＳ）を具備し、ＢＳのブロック転送を所定のデータ
単位毎に複数回に分けて行うデータ処理ユニットにおい
て、所要データがＢＳ内に存在しないとき、ブロック転
送要求として、当該データを含むブロックのブロックア
ドレスと共に当該データのブロック内アドレスを送出す
る手段と、複数回に分けて送られてくるデータを、前記
ブロック内アドレスから順次ＢＳ内に書き込む手段と、
ブロックアドレス内アドレスを伴ってブロック転送要求
を受けたとき、当該ブロックがＢＳ内に存在し、かつ、
それが書き換えられている場合、当該ブロック内アドレ
スにより所要データを優先して読み出す手段を有するこ
とを基本とする。
【０００７】本発明のデータ処理ユニットを用いて例え
ばマルチプロセッサシステムを構成した場合、メモリア
クセス要求の発生したデータ処理ユニットは、自ＢＳ内
に当該データが存在するか否かを判定し、存在しない場
合、当該ブロックアドレスと該データのブロック内アド
レスを他データ処理ユニットに送出する。他データ処理
ユニットでは、送られてきたアクセスアドレスの内、ブ
ロックアドレスを用いて所要ブロックの有無と、存在す
る場合には、当該ブロックの書き替えが行われたか否か
を判定する。そして、書き替えが行われている場合に
は、まず、要求元データ処理ユニットから送られてきた
ブロック内アドレスよりデータを読み出す。そして、当
該ブロック内アドレスを順次、ＢＳの読み出し幅に従い
カウンタ・アップし、当該ブロックのデータを順次読み
出す。この時、桁あふれは無視する。ＢＳより読み出し
たデータは順次、要求元データ処理ユニットへ送出され
る。これにより、要求元データ処理ユニットでは所要デ
ータを優先して取得することができる。
ばマルチプロセッサシステムを構成した場合、メモリア
クセス要求の発生したデータ処理ユニットは、自ＢＳ内
に当該データが存在するか否かを判定し、存在しない場
合、当該ブロックアドレスと該データのブロック内アド
レスを他データ処理ユニットに送出する。他データ処理
ユニットでは、送られてきたアクセスアドレスの内、ブ
ロックアドレスを用いて所要ブロックの有無と、存在す
る場合には、当該ブロックの書き替えが行われたか否か
を判定する。そして、書き替えが行われている場合に
は、まず、要求元データ処理ユニットから送られてきた
ブロック内アドレスよりデータを読み出す。そして、当
該ブロック内アドレスを順次、ＢＳの読み出し幅に従い
カウンタ・アップし、当該ブロックのデータを順次読み
出す。この時、桁あふれは無視する。ＢＳより読み出し
たデータは順次、要求元データ処理ユニットへ送出され
る。これにより、要求元データ処理ユニットでは所要デ
ータを優先して取得することができる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態とし
て、本発明のデータ処理ユニット２個でマルチプロセッ
サシステムを構成した場合のＢＳ間のブロック転送例を
説明する。
て、本発明のデータ処理ユニット２個でマルチプロセッ
サシステムを構成した場合のＢＳ間のブロック転送例を
説明する。
【０００９】図１に本発明の一実施例のシステム構成図
を示す。図１において、ＭＳ１０１には、ＢＳ２０１を
有するバッファ制御部１０２と命令を解読・実行するプ
ロセッサ１０４からなるデータ処理ユニット１０、及
び、ＢＳ２０２を有するバッファ制御部１０３と同じく
命令を解読・実行するプロセッサ１０５からなるデータ
処理ユニット２０が接続される。ここで、バッファ制御
部１０２とバッファ制御部１０３は同一構成であり、あ
るときはブロック転送要求側、あるときはブロック転送
側となる。
を示す。図１において、ＭＳ１０１には、ＢＳ２０１を
有するバッファ制御部１０２と命令を解読・実行するプ
ロセッサ１０４からなるデータ処理ユニット１０、及
び、ＢＳ２０２を有するバッファ制御部１０３と同じく
命令を解読・実行するプロセッサ１０５からなるデータ
処理ユニット２０が接続される。ここで、バッファ制御
部１０２とバッファ制御部１０３は同一構成であり、あ
るときはブロック転送要求側、あるときはブロック転送
側となる。
【００１０】今、データ処理ユニット１０において、プ
ロセッサ１０４が必要な命令あるいはオペランド（以
下、合わせてデータと略す）をバッファ制御部１０２に
要求したとする。当該要求は、主記憶１０１上のデータ
アドレスにより指示される。バッファ制御部１０２で
は、当該アドレスを使用して、要求されたデータがＢＳ
２０１に存在するか否かの判定を行う。ＢＳ２０１に存
在すれば、当該ＢＳ２０１より所要データを読み出して
プロセッサ１０４に送出する。ＢＳ２０１に存在しない
場合、バッファ制御部１０２はＭＳ１０１に所要データ
を含むブロックの転送要求を行うと共に、他データ処理
ユニット２０のバッファ制御部１０３にＢＳの一致制御
要求（ブロック転送要求）を発行する。この時、バッフ
ァ制御部１０２は、プロセッサ１０４より送出された所
要データを含むブロックのアドレスと共に所要データの
ブロック内アドレスを合わせて送出する。
ロセッサ１０４が必要な命令あるいはオペランド（以
下、合わせてデータと略す）をバッファ制御部１０２に
要求したとする。当該要求は、主記憶１０１上のデータ
アドレスにより指示される。バッファ制御部１０２で
は、当該アドレスを使用して、要求されたデータがＢＳ
２０１に存在するか否かの判定を行う。ＢＳ２０１に存
在すれば、当該ＢＳ２０１より所要データを読み出して
プロセッサ１０４に送出する。ＢＳ２０１に存在しない
場合、バッファ制御部１０２はＭＳ１０１に所要データ
を含むブロックの転送要求を行うと共に、他データ処理
ユニット２０のバッファ制御部１０３にＢＳの一致制御
要求（ブロック転送要求）を発行する。この時、バッフ
ァ制御部１０２は、プロセッサ１０４より送出された所
要データを含むブロックのアドレスと共に所要データの
ブロック内アドレスを合わせて送出する。
【００１１】ここで、当該ブロックがＢＳ２０２に存在
しないか、あるいは存在しても書き替えが行われておら
ず、ＭＳ１０１の内容と一致している場合、バッファ記
憶制御部１０２がＭＳ１０１より当該ブロックをＢＳ２
０１に取り込み、さらに所要データをプロセッサ１０４
に送出することは従来と同様であるので、このケースの
説明は省略する。
しないか、あるいは存在しても書き替えが行われておら
ず、ＭＳ１０１の内容と一致している場合、バッファ記
憶制御部１０２がＭＳ１０１より当該ブロックをＢＳ２
０１に取り込み、さらに所要データをプロセッサ１０４
に送出することは従来と同様であるので、このケースの
説明は省略する。
【００１２】さて、当該ブロックがＢＳ２０２に存在
し、かつ、その内容の書き替えが行われ、ＭＳ１０１の
内容と不一致となっている場合、他データ処理ユニット
２０のバッファ制御部１０３はＢＳ２０２内の当該ブロ
ックを要求元のデータ処理ユニット１０のバッファ制御
部１０２に転送する。本発明のデータ処理ユニットによ
れば、このブロック転送を効率的に行うことができる。
これについて、以下、図２乃至図４を用いて説明する。
なお、以下の説明では、ＢＳの１ブロックを３２バイト
とし、ＢＳから１回に読み出せるデータ幅は８バイトと
する。又、プロセッサよりバッファ制御部には８バイト
単位でデータを要求するものとする。さらに、ＭＳ−Ｂ
Ｓ間、ＢＳ−ＢＳ間、ＢＳ−プロセッサ間の１回のデー
タ転送単位も８バイトとする。
し、かつ、その内容の書き替えが行われ、ＭＳ１０１の
内容と不一致となっている場合、他データ処理ユニット
２０のバッファ制御部１０３はＢＳ２０２内の当該ブロ
ックを要求元のデータ処理ユニット１０のバッファ制御
部１０２に転送する。本発明のデータ処理ユニットによ
れば、このブロック転送を効率的に行うことができる。
これについて、以下、図２乃至図４を用いて説明する。
なお、以下の説明では、ＢＳの１ブロックを３２バイト
とし、ＢＳから１回に読み出せるデータ幅は８バイトと
する。又、プロセッサよりバッファ制御部には８バイト
単位でデータを要求するものとする。さらに、ＭＳ−Ｂ
Ｓ間、ＢＳ−ＢＳ間、ＢＳ−プロセッサ間の１回のデー
タ転送単位も８バイトとする。
【００１３】図２は、データ処理ユニット２０側のバッ
ファ制御部１０３の構成のうち、特にデータ処理ユニッ
ト１０にてプロセッサ１０４より要求されたデータがＢ
Ｓ２０１に存在せず、バッファ制御部１０２より一致制
御要求（ブロック転送要求）が発行された場合の動作を
説明するのに必要な構成を示したものである。
ファ制御部１０３の構成のうち、特にデータ処理ユニッ
ト１０にてプロセッサ１０４より要求されたデータがＢ
Ｓ２０１に存在せず、バッファ制御部１０２より一致制
御要求（ブロック転送要求）が発行された場合の動作を
説明するのに必要な構成を示したものである。
【００１４】要求元データ処理ユニット１０側のバッフ
ァ制御部１０２より送出されたブロックアドレス及びブ
ロック内アドレスは、アドレスライン２１１，２１２に
よりバッファ制御部１０３内のレジスタ２１３，２１４
に取り込まれる。バッファ制御部１０３では、レジスタ
２１３に取り込まれたブロックアドレスを使用して、Ｂ
Ｓ２０２に存在するブロックのＭＳアドレスを保持する
ＢＳディレクトリ２１５を検索し、当該ブロックがＢＳ
２０２に存在するか否かを判定する。存在する場合は、
ＢＳ２０２内の各ブロックに書込みが行われたか否かの
履歴情報をもつ変更ディレクトリ２１６を検索する。Ｂ
Ｓディレクトリ２１５及び変更ディレクトリ２１６の検
索結果より、ＢＳ制御論理部２１７は、ＢＳ２０２から
ＢＳ２０１へのブロック単位の転送を行うか否かの判定
を行う。
ァ制御部１０２より送出されたブロックアドレス及びブ
ロック内アドレスは、アドレスライン２１１，２１２に
よりバッファ制御部１０３内のレジスタ２１３，２１４
に取り込まれる。バッファ制御部１０３では、レジスタ
２１３に取り込まれたブロックアドレスを使用して、Ｂ
Ｓ２０２に存在するブロックのＭＳアドレスを保持する
ＢＳディレクトリ２１５を検索し、当該ブロックがＢＳ
２０２に存在するか否かを判定する。存在する場合は、
ＢＳ２０２内の各ブロックに書込みが行われたか否かの
履歴情報をもつ変更ディレクトリ２１６を検索する。Ｂ
Ｓディレクトリ２１５及び変更ディレクトリ２１６の検
索結果より、ＢＳ制御論理部２１７は、ＢＳ２０２から
ＢＳ２０１へのブロック単位の転送を行うか否かの判定
を行う。
【００１５】ＢＳ２０２に該当ブロックが存在し、か
つ、書き替えが行われていた場合、ＢＳ２０２にブロッ
ク単位の読み出しを要求する。この時、ＢＳ２０２内の
当該ブロックのアドレスをアドレスライン２１９により
指示する。さらに、レジスタ２１４に取り込まれたブロ
ック内アドレスをアドレスライン２２０により指示し、
アドレスライン２１９，２２０のアドレスを合成してＢ
Ｓ２０２よりデータを読み出す。読み出されたデータ
は、データライン２２１により要求元データ処理ユニッ
ト１０のバッファ制御部１０２に転送すると共に、この
時に使用したブロック内アドレスを、アドレスライン２
２２により同じくバッファ制御部１０２に転送する。
つ、書き替えが行われていた場合、ＢＳ２０２にブロッ
ク単位の読み出しを要求する。この時、ＢＳ２０２内の
当該ブロックのアドレスをアドレスライン２１９により
指示する。さらに、レジスタ２１４に取り込まれたブロ
ック内アドレスをアドレスライン２２０により指示し、
アドレスライン２１９，２２０のアドレスを合成してＢ
Ｓ２０２よりデータを読み出す。読み出されたデータ
は、データライン２２１により要求元データ処理ユニッ
ト１０のバッファ制御部１０２に転送すると共に、この
時に使用したブロック内アドレスを、アドレスライン２
２２により同じくバッファ制御部１０２に転送する。
【００１６】ＢＳ２０２からの１ブロック（３２バイ
ト）の読み出しは、ブロック内アドレスを順次＋８，＋
１６，＋２４と更新しながら読み出すことにより実現で
きる。この時、ブロック内アドレスの桁あふれは無視す
る。例えば、図２に示すように、１ブロックが４つの８
バイト・データＡ〜Ｄより成り、所要（必要）データが
その第３データＣである場合、最初のブロック内アドレ
スは、二進表現で“１００００”となる。まず、最初に
本アドレスを使用してＢＳ２０２を読み出し、以降、ブ
ロック内アドレスを“１１０００”→“０００００”→
“０１０００”と更新しながら読み出すことにより、８
バイト・データをＣ→Ｄ→Ａ→Ｂの順序で読み出して転
送できる。
ト）の読み出しは、ブロック内アドレスを順次＋８，＋
１６，＋２４と更新しながら読み出すことにより実現で
きる。この時、ブロック内アドレスの桁あふれは無視す
る。例えば、図２に示すように、１ブロックが４つの８
バイト・データＡ〜Ｄより成り、所要（必要）データが
その第３データＣである場合、最初のブロック内アドレ
スは、二進表現で“１００００”となる。まず、最初に
本アドレスを使用してＢＳ２０２を読み出し、以降、ブ
ロック内アドレスを“１１０００”→“０００００”→
“０１０００”と更新しながら読み出すことにより、８
バイト・データをＣ→Ｄ→Ａ→Ｂの順序で読み出して転
送できる。
【００１７】図３は、要求元のデータ処理ユニット１０
側のバッファ制御部１０２の構成のうち、特に他データ
処理ユニット２０のバッファ制御部１０３から転送され
るブロック内アドレス及びＢＳ２０２の読み出しデータ
を受け取った場合の動作を説明するのに必要な構成を示
したものである。
側のバッファ制御部１０２の構成のうち、特に他データ
処理ユニット２０のバッファ制御部１０３から転送され
るブロック内アドレス及びＢＳ２０２の読み出しデータ
を受け取った場合の動作を説明するのに必要な構成を示
したものである。
【００１８】他データ処理ユニット２０側のバッファ制
御部１０３からのデータ（８バイトデータ）は、データ
ライン２２１により転送されてデータレジスタ３１３
に、ブロック内アドレスは、アドレスライン２２２によ
り転送されてアドレスレジスタ３１４に取り込まれる。
バッファ制御部１０２では、ＢＳ２０１に所要ブロック
が存在しない場合、ＢＳ２０１内のいずれのブロックを
リプレース対象にするか決定するリプレース制御論理部
３１８よりアドレスライン３１９に出力されるＢＳ２０
１内のブロックアドレスとアドレスレジスタ３１４に取
り込まれるブロック内アドレスをアドレスライン３１７
に出力することにより、ＢＳ２０１の書込みアドレスを
生成し、順次、データレジスタ３１３に取り込まれるデ
ータをＢＳ２０１に書込む。本例では、ＢＳ２０１の該
当ブロックに、データはＣ→Ｄ→Ａ→Ｂの順に書込まれ
る。この時、第１番目に転送されてくるデータＣはプロ
セッサ１０４の所要（必要）データであるので、当該デ
ータＣは、転送されてくると直ちにデータライン３０４
によりプロセッサ１０４に送出する。
御部１０３からのデータ（８バイトデータ）は、データ
ライン２２１により転送されてデータレジスタ３１３
に、ブロック内アドレスは、アドレスライン２２２によ
り転送されてアドレスレジスタ３１４に取り込まれる。
バッファ制御部１０２では、ＢＳ２０１に所要ブロック
が存在しない場合、ＢＳ２０１内のいずれのブロックを
リプレース対象にするか決定するリプレース制御論理部
３１８よりアドレスライン３１９に出力されるＢＳ２０
１内のブロックアドレスとアドレスレジスタ３１４に取
り込まれるブロック内アドレスをアドレスライン３１７
に出力することにより、ＢＳ２０１の書込みアドレスを
生成し、順次、データレジスタ３１３に取り込まれるデ
ータをＢＳ２０１に書込む。本例では、ＢＳ２０１の該
当ブロックに、データはＣ→Ｄ→Ａ→Ｂの順に書込まれ
る。この時、第１番目に転送されてくるデータＣはプロ
セッサ１０４の所要（必要）データであるので、当該デ
ータＣは、転送されてくると直ちにデータライン３０４
によりプロセッサ１０４に送出する。
【００１９】図４に上記実施の形態の動作タイミングチ
ャートを示す。図４では従来構成と比較するため、本発
明のデータ処理ユニットによる場合の時間関係を実線
で、従来構成による時間関係を破線で示してある。即
ち、本発明のデータ処理ユニットでは、プロセッサ１０
４での必要データＣが従来に比し、２単位時間早くプロ
セッサ１０４に送出できる。
ャートを示す。図４では従来構成と比較するため、本発
明のデータ処理ユニットによる場合の時間関係を実線
で、従来構成による時間関係を破線で示してある。即
ち、本発明のデータ処理ユニットでは、プロセッサ１０
４での必要データＣが従来に比し、２単位時間早くプロ
セッサ１０４に送出できる。
【００２０】なお、ＢＳ間のデータの転送は、ＢＳ間で
直接行ってもよいし、上位の記憶階層（ＭＳ）を介して
行ってもよい。
直接行ってもよいし、上位の記憶階層（ＭＳ）を介して
行ってもよい。
【００２１】
【発明の効果】以上説明したように、本発明のデータ処
理ユニットによれば、ＢＳのブロック転送を行う場合
に、従来構成に比べて要求元のプロセッサに対して所要
データの取得を早めることができ、結果としてプロセッ
サでの命令の解読、実行を早めることができるという効
果がある。
理ユニットによれば、ＢＳのブロック転送を行う場合
に、従来構成に比べて要求元のプロセッサに対して所要
データの取得を早めることができ、結果としてプロセッ
サでの命令の解読、実行を早めることができるという効
果がある。
【図面の簡単な説明】
【図１】本発明のデータ処理ユニットによる実施の形態
のシステム構成図である。
のシステム構成図である。
【図２】ＢＳの一致制御要求受付け先データ処理ユニッ
トのバッファ制御部の詳細構成図である。
トのバッファ制御部の詳細構成図である。
【図３】ＢＳの一致制御要求発行元データ処理ユニット
のバッファ制御部の詳細構成図である。
のバッファ制御部の詳細構成図である。
【図４】本発明のデータ処理ユニットと従来構成の動作
を比較するためのタイミングチャートである。
を比較するためのタイミングチャートである。
１０，２０ データ処理ユニット １０１ 主記憶（ＭＳ） １０２，１０３ バッファ制御部 １０４，１０５ プロセッサ ２０１，２０２ バッファ記憶（ＢＳ） ２１３ ブロックアドレスレジスタ ２１４ ブロック内アドレスレジスタ ３１３ データレジスタ ３１４ ブロック内アドレスレジスタ
Claims (3)
- 【請求項１】 バッファ記憶（ＢＳ）を具備し、ＢＳの
ブロック転送を所定のデータ単位毎に複数回に分けて行
うデータ処理ユニットであって、当該データ処理ユニットで必要 データがＢＳ内に存在し
ないとき、ブロック転送要求として、当該データを含む
ブロックのブロックアドレスと共に当該必要データのブ
ロック内アドレスを当該データ処理ユニット外に送出す
る手段と、前記ブロック転送要求に応じて当該データ処理ユニット
外から複数回に分けて送られてくるデータを、当該デー
タ処理ユニット外に送出したブロック内アドレスから順
次ＢＳ内に書き込む手段と 、当該データ処理ユニット外から、ブロックアドレスおよ
びブロック内アドレスを伴って ブロック転送要求を受け
たとき、当該ブロックがＢＳ内に存在し、かつ、それが
書き換えられている場合、当該ブロック内アドレスで示
されるデータから順次読み出して当該データ処理ユニッ
ト外に送出する手段と、を有することを特徴とするデー
タ処理ユニット。 - 【請求項２】 ＢＳ内に存在するブロックのＭＳアドレ
スを保持する第１のディレクトリを備え、当該データ処
理ユニット外から送られてきたブロックアドレスを使用
して該第１のディレクトリを検索して当該ブロックがＢ
Ｓ内に存在するか否かを判定する第１の判定手段を有す
ることを特徴とする請求項１記載のデータ処理ユニッ
ト。 - 【請求項３】 ＢＳ内の各ブロックの書き替えが行われ
たか否かの情報を保持する第２のディレクトリを備え、
前記第１の判定手段の判定結果に応じて前記第２のディ
レクトリを検索して当該ブロックの書き替えが行われた
か否かを判定する第２の判定手段を有することを特徴と
する請求項２記載のデータ処理ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9115855A JP2815850B2 (ja) | 1997-05-06 | 1997-05-06 | データ処理ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9115855A JP2815850B2 (ja) | 1997-05-06 | 1997-05-06 | データ処理ユニット |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63097500A Division JP2714952B2 (ja) | 1988-04-20 | 1988-04-20 | 計算機システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1091523A JPH1091523A (ja) | 1998-04-10 |
| JP2815850B2 true JP2815850B2 (ja) | 1998-10-27 |
Family
ID=14672816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9115855A Expired - Lifetime JP2815850B2 (ja) | 1997-05-06 | 1997-05-06 | データ処理ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2815850B2 (ja) |
-
1997
- 1997-05-06 JP JP9115855A patent/JP2815850B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1091523A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881170A (en) | Instruction prefetch control apparatus | |
| US4169284A (en) | Cache control for concurrent access | |
| JP2714952B2 (ja) | 計算機システム | |
| JPH11143775A (ja) | キャッシュメモリシステム | |
| JP7097371B2 (ja) | メモリシステムへの加速されたアクセスを提供するための方法及び機器 | |
| JPH0410102B2 (ja) | ||
| JP2815850B2 (ja) | データ処理ユニット | |
| JPS5890244A (ja) | デ−タ処理装置 | |
| JP2814683B2 (ja) | 命令処理装置 | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 | |
| JPH0644246B2 (ja) | キヤツシユメモリ制御方式 | |
| JPH01193961A (ja) | アドレス変換装置 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPH1185613A (ja) | キャッシュメモリ | |
| JPH02259945A (ja) | ストア処理方式 | |
| JPS59218692A (ja) | ロジカルバツフア記憶制御方式 | |
| JPS6410858B2 (ja) | ||
| JPH086853A (ja) | 記憶制御方法 | |
| JPH01129334A (ja) | キャッシュメモリのデータ制御方式 | |
| JPS6047618B2 (ja) | 情報処理装置 | |
| JPS63121975A (ja) | 情報処理装置 | |
| JPS5890245A (ja) | デ−タ処理装置 | |
| JPH01280851A (ja) | キャッシュ・ストア制御方式 | |
| JP2000207227A (ja) | 演算装置 | |
| JPS6053335B2 (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070814 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |