JPH1185613A - キャッシュメモリ - Google Patents
キャッシュメモリInfo
- Publication number
- JPH1185613A JPH1185613A JP9239792A JP23979297A JPH1185613A JP H1185613 A JPH1185613 A JP H1185613A JP 9239792 A JP9239792 A JP 9239792A JP 23979297 A JP23979297 A JP 23979297A JP H1185613 A JPH1185613 A JP H1185613A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- cache memory
- continuous data
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 102100024342 Contactin-2 Human genes 0.000 description 1
- 101000690440 Solanum lycopersicum Floral homeotic protein AGAMOUS Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 キャッシュメモリに登録された連続データを
高速にアクセスする。 【解決手段】 タグアレイ１１０には各ラインに対応し
て、連続データの隣接するデータの格納されたライン番
号を保持するバックワードリンクとフォワードリンクが
含まれる。タグアレイ１１０及びデータアレイ１２０に
連続データを格納する際には、直前に格納したラインの
番号をリンクレジスタ１８０に保持しておくことによ
り、バックワードリンク及びフォワードリンクを生成す
る。タグアレイ１１０及びデータアレイ１２０から連続
データを読み出す際には、直前にアクセスしたラインに
おけるフォワードリンクの内容をリンクレジスタ１８０
に保持しておくことにより、連続データにおける次のデ
ータの格納されているラインの番号を、キャッシュメモ
リの索引をすることなく特定する。
高速にアクセスする。 【解決手段】 タグアレイ１１０には各ラインに対応し
て、連続データの隣接するデータの格納されたライン番
号を保持するバックワードリンクとフォワードリンクが
含まれる。タグアレイ１１０及びデータアレイ１２０に
連続データを格納する際には、直前に格納したラインの
番号をリンクレジスタ１８０に保持しておくことによ
り、バックワードリンク及びフォワードリンクを生成す
る。タグアレイ１１０及びデータアレイ１２０から連続
データを読み出す際には、直前にアクセスしたラインに
おけるフォワードリンクの内容をリンクレジスタ１８０
に保持しておくことにより、連続データにおける次のデ
ータの格納されているラインの番号を、キャッシュメモ
リの索引をすることなく特定する。
Description
【０００１】
【発明の属する技術分野】本発明は、キャッシュメモリ
に関し、特に連続データを記憶するキャッシュメモリに
関する。
に関し、特に連続データを記憶するキャッシュメモリに
関する。
【０００２】
【従来の技術】従来この種の技術では、プロセッサから
キャッシュメモリへのアクセスがある度にアドレス（タ
グ）アレイを索引し、キャッシュメモリに登録されてい
るか否か（ヒット／ミスヒット）を判断している。この
従来の技術では、キャッシュメモリに登録されているデ
ータに区別はなく、それぞれ単独のデータとして扱われ
る。従って、各データ間に何らかの関係があっても考慮
されることなく、毎回キャッシュメモリのヒット／ミス
ヒットを判断する必要がある。
キャッシュメモリへのアクセスがある度にアドレス（タ
グ）アレイを索引し、キャッシュメモリに登録されてい
るか否か（ヒット／ミスヒット）を判断している。この
従来の技術では、キャッシュメモリに登録されているデ
ータに区別はなく、それぞれ単独のデータとして扱われ
る。従って、各データ間に何らかの関係があっても考慮
されることなく、毎回キャッシュメモリのヒット／ミス
ヒットを判断する必要がある。
【０００３】たとえば、特開昭６３−７５１号公報に
は、命令処理部が実行するプログラム及びオペランドの
アドレス分布に局所性があることに着目し、命令処理部
からフェッチ要求したデータがキャッシュメモリにヒッ
トした場合には当該ブロックの次のブロックを索引する
一方、ミスヒットした場合には主記憶装置へプリフェッ
チする制御方式が記載されている。この方式では、連続
するデータを読み出す際においても、毎回ヒット／ミス
ヒットの判定を行う必要が生じる。
は、命令処理部が実行するプログラム及びオペランドの
アドレス分布に局所性があることに着目し、命令処理部
からフェッチ要求したデータがキャッシュメモリにヒッ
トした場合には当該ブロックの次のブロックを索引する
一方、ミスヒットした場合には主記憶装置へプリフェッ
チする制御方式が記載されている。この方式では、連続
するデータを読み出す際においても、毎回ヒット／ミス
ヒットの判定を行う必要が生じる。
【０００４】
【発明が解決しようとする課題】上述の従来技術では、
連続するデータを読み出す際においても、毎回ヒット／
ミスヒットの判定を行う必要があるため、高速なアクセ
スの妨げとなるという問題がある。
連続するデータを読み出す際においても、毎回ヒット／
ミスヒットの判定を行う必要があるため、高速なアクセ
スの妨げとなるという問題がある。
【０００５】本発明の目的は、連続データをキャッシュ
メモリに登録する際、連続データとして登録しておき、
これを読み出す際にはタグアレイを索引することなく高
速にアクセスすることにある。
メモリに登録する際、連続データとして登録しておき、
これを読み出す際にはタグアレイを索引することなく高
速にアクセスすることにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明のキャッシュメモリは、連続データにおける隣
接するデータの前後関係を保持する。
に本発明のキャッシュメモリは、連続データにおける隣
接するデータの前後関係を保持する。
【０００７】本発明の他のキャッシュメモリは、少なく
とも２つのラインを有するタグアレイとこのタグアレイ
に対応するデータアレイとを含むキャッシュメモリであ
って、前記タグアレイは前記ライン毎に、連続データに
おける後方のデータが格納されているラインの番号を示
すバックワードリンクと、連続データにおける前方のデ
ータが格納されているラインの番号を示すフォワードリ
ンクとを含む。
とも２つのラインを有するタグアレイとこのタグアレイ
に対応するデータアレイとを含むキャッシュメモリであ
って、前記タグアレイは前記ライン毎に、連続データに
おける後方のデータが格納されているラインの番号を示
すバックワードリンクと、連続データにおける前方のデ
ータが格納されているラインの番号を示すフォワードリ
ンクとを含む。
【０００８】本発明の他のキャッシュメモリは、連続デ
ータを前記キャッシュメモリから読み出す場合におい
て、前回アクセスしたラインにおける前記フォワードリ
ンクの内容を保持し、次回連続データにアクセスする際
のラインの番号を示すリンクレジスタをさらに含む。
ータを前記キャッシュメモリから読み出す場合におい
て、前回アクセスしたラインにおける前記フォワードリ
ンクの内容を保持し、次回連続データにアクセスする際
のラインの番号を示すリンクレジスタをさらに含む。
【０００９】本発明の他のキャッシュメモリは、連続デ
ータを前記キャッシュメモリに格納する場合において、
前回アクセスしたラインの番号を保持し、次回連続デー
タにアクセスする際のラインにおけるバックワードリン
クの内容を示すリンクレジスタをさらに含む。
ータを前記キャッシュメモリに格納する場合において、
前回アクセスしたラインの番号を保持し、次回連続デー
タにアクセスする際のラインにおけるバックワードリン
クの内容を示すリンクレジスタをさらに含む。
【００１０】本発明のキャッシュメモリにおける連続デ
ータの格納方法は、少なくとも２つのラインを有するタ
グアレイと、このタグアレイに対応するデータアレイ
と、連続データについて前回アクセスしたラインの番号
を保持するリンクレジスタとを含むキャッシュメモリで
あって、前記タグアレイは前記ライン毎に、連続データ
における後方のデータが格納されているラインの番号を
示すバックワードリンク及び連続データにおける前方の
データが格納されているラインの番号を示すフォワード
リンクを含むキャッシュメモリにおいて、連続データの
最初のデータであればその格納ラインにおけるバックワ
ードリンクを無効化し、連続データの２番目以降のデー
タであればその格納ラインにおけるバックワードリンク
に前記リンクレジスタの内容を格納するとともに、前記
リンクレジスタが示すラインにおけるフォワードリンク
に前記格納ラインの番号を格納する。
ータの格納方法は、少なくとも２つのラインを有するタ
グアレイと、このタグアレイに対応するデータアレイ
と、連続データについて前回アクセスしたラインの番号
を保持するリンクレジスタとを含むキャッシュメモリで
あって、前記タグアレイは前記ライン毎に、連続データ
における後方のデータが格納されているラインの番号を
示すバックワードリンク及び連続データにおける前方の
データが格納されているラインの番号を示すフォワード
リンクを含むキャッシュメモリにおいて、連続データの
最初のデータであればその格納ラインにおけるバックワ
ードリンクを無効化し、連続データの２番目以降のデー
タであればその格納ラインにおけるバックワードリンク
に前記リンクレジスタの内容を格納するとともに、前記
リンクレジスタが示すラインにおけるフォワードリンク
に前記格納ラインの番号を格納する。
【００１１】本発明のキャッシュメモリにおける連続デ
ータの読出し方法は、少なくとも２つのラインを有する
タグアレイと、このタグアレイに対応するデータアレイ
とを含むキャッシュメモリであって、前記タグアレイは
前記ライン毎に、連続データにおける後方のデータが格
納されているラインの番号を示すバックワードリンク及
び連続データにおける前方のデータが格納されているラ
インの番号を示すフォワードリンクを含み、さらに前回
アクセスしたラインにおける前記フォワードリンクの内
容を保持するリンクレジスタを含むキャッシュメモリに
おいて、連続データの最初のデータであれば前記キャッ
シュメモリを索引し、連続データの２番目以降のデータ
であれば前記リンクレジスタの示すラインにアクセスす
る。
ータの読出し方法は、少なくとも２つのラインを有する
タグアレイと、このタグアレイに対応するデータアレイ
とを含むキャッシュメモリであって、前記タグアレイは
前記ライン毎に、連続データにおける後方のデータが格
納されているラインの番号を示すバックワードリンク及
び連続データにおける前方のデータが格納されているラ
インの番号を示すフォワードリンクを含み、さらに前回
アクセスしたラインにおける前記フォワードリンクの内
容を保持するリンクレジスタを含むキャッシュメモリに
おいて、連続データの最初のデータであれば前記キャッ
シュメモリを索引し、連続データの２番目以降のデータ
であれば前記リンクレジスタの示すラインにアクセスす
る。
【００１２】
【発明の実施の形態】次に本発明のキャッシュメモリの
実施の形態について図面を参照して詳細に説明する。
実施の形態について図面を参照して詳細に説明する。
【００１３】図１を参照すると、本発明の実施の形態
は、プロセッサ２００と主記憶装置３００との間にキャ
ッシュメモリ１００が接続されるように構成される。プ
ロセッサ２００は、データリードの際に、アドレスを信
号線２０１に出力する。キャッシュヒットした場合に
は、キャッシュメモリ１００は、データを信号線２０２
に出力する。一方、キャッシュミスヒットした場合に
は、キャッシュメモリ１００は、信号線３０１にアドレ
スを出力する。このアドレスを受け取った主記憶装置３
００は、信号線３０２にデータを出力する。この出力さ
れたデータは信号線２０２を介してプロセッサ２００へ
返送される。
は、プロセッサ２００と主記憶装置３００との間にキャ
ッシュメモリ１００が接続されるように構成される。プ
ロセッサ２００は、データリードの際に、アドレスを信
号線２０１に出力する。キャッシュヒットした場合に
は、キャッシュメモリ１００は、データを信号線２０２
に出力する。一方、キャッシュミスヒットした場合に
は、キャッシュメモリ１００は、信号線３０１にアドレ
スを出力する。このアドレスを受け取った主記憶装置３
００は、信号線３０２にデータを出力する。この出力さ
れたデータは信号線２０２を介してプロセッサ２００へ
返送される。
【００１４】キャッシュメモリ１００は、タグアレイ１
１０と、データアレイ１２０と、プロセッサ２００から
のアドレスを保持するアドレスレジスタ１３０と、プロ
セッサ２００からのデータを保持するデータレジスタ１
４０と、主記憶装置３００からのアドレスを保持するア
ドレスレジスタ１５０と、主記憶装置３００からのデー
タを保持するデータレジスタ１６０と、キャッシュメモ
リ１００を制御する制御回路１７０と、前回アクセスし
たライン番号を保持するリンクレジスタ１８０とを含ん
でいる。
１０と、データアレイ１２０と、プロセッサ２００から
のアドレスを保持するアドレスレジスタ１３０と、プロ
セッサ２００からのデータを保持するデータレジスタ１
４０と、主記憶装置３００からのアドレスを保持するア
ドレスレジスタ１５０と、主記憶装置３００からのデー
タを保持するデータレジスタ１６０と、キャッシュメモ
リ１００を制御する制御回路１７０と、前回アクセスし
たライン番号を保持するリンクレジスタ１８０とを含ん
でいる。
【００１５】なお、この実施の形態では、説明の都合
上、２ウェイセットアソシアティブ方式のキャッシュメ
モリを想定しているが、本発明は一般にはＮウェイセッ
トアソシアティブ方式（Ｎ＞１）のキャッシュメモリに
適用される。
上、２ウェイセットアソシアティブ方式のキャッシュメ
モリを想定しているが、本発明は一般にはＮウェイセッ
トアソシアティブ方式（Ｎ＞１）のキャッシュメモリに
適用される。
【００１６】タグアレイ１１０の各々のエントリは、デ
ータアレイ１２０の各々に対応し、アドレスの一部をタ
グとして保持する。ここで、キャッシュメモリ１００は
２ウェイセットアソシアティブ方式であるので、各セッ
トには２組のタグが含まれる。このタグの各々により管
理されるデータの各々をラインという。
ータアレイ１２０の各々に対応し、アドレスの一部をタ
グとして保持する。ここで、キャッシュメモリ１００は
２ウェイセットアソシアティブ方式であるので、各セッ
トには２組のタグが含まれる。このタグの各々により管
理されるデータの各々をラインという。
【００１７】プロセッサ２００は、連続データをリード
する際には連続データ信号線２０３をアサートする。連
続データの最初のデータをリードする際には、さらに最
初データ信号線２０４をアサートする。制御回路１７０
は、これら連続データ信号線２０３及び最初データ信号
線２０４を参照してキャッシュメモリの制御を行う。リ
ンクレジスタ１８０は、連続データをアクセスする際、
前回アクセスされた（すなわち、連続データにおける後
方のデータの）ラインの番号を保持するものである。
する際には連続データ信号線２０３をアサートする。連
続データの最初のデータをリードする際には、さらに最
初データ信号線２０４をアサートする。制御回路１７０
は、これら連続データ信号線２０３及び最初データ信号
線２０４を参照してキャッシュメモリの制御を行う。リ
ンクレジスタ１８０は、連続データをアクセスする際、
前回アクセスされた（すなわち、連続データにおける後
方のデータの）ラインの番号を保持するものである。
【００１８】本発明において扱う「連続データ」とは、
例えば、文字列等の一連のデータを意味する。例えば、
「ＮＥＣ」という３文字の英字文字列の場合、最初のデ
ータが「Ｎ」、２番目のデータが「Ｅ」、最後のデータ
が「Ｃ」となる。以下では、このような連続データが、
キャッシュメモリの相異なる連続するセットに格納され
る場合を想定する。
例えば、文字列等の一連のデータを意味する。例えば、
「ＮＥＣ」という３文字の英字文字列の場合、最初のデ
ータが「Ｎ」、２番目のデータが「Ｅ」、最後のデータ
が「Ｃ」となる。以下では、このような連続データが、
キャッシュメモリの相異なる連続するセットに格納され
る場合を想定する。
【００１９】図２を参照すると、タグアレイ１１０は、
セット毎に２組のタグ（ＴＡＧ１及びＴＡＧ２）を保持
し、各タグにはバリッドビット（Ｖ１，Ｖ２）、バック
ワードリンク（Ｂ１，Ｂ２）、フォワードリンク（Ｆ
１，Ｆ２）が付加されている。
セット毎に２組のタグ（ＴＡＧ１及びＴＡＧ２）を保持
し、各タグにはバリッドビット（Ｖ１，Ｖ２）、バック
ワードリンク（Ｂ１，Ｂ２）、フォワードリンク（Ｆ
１，Ｆ２）が付加されている。
【００２０】バリッドビットは、対応するタグが有効か
否かを示す。例えば、Ｖ１が”１”であれは対応するタ
グ及びデータが有効なものであることを意味し、Ｖ１
が”０”であれば対応するタグ及びデータは有効なもの
ではないことを意味する。
否かを示す。例えば、Ｖ１が”１”であれは対応するタ
グ及びデータが有効なものであることを意味し、Ｖ１
が”０”であれば対応するタグ及びデータは有効なもの
ではないことを意味する。
【００２１】バックワードリンクは、当該セットの直前
のセットにおいて連続データがいずれのラインに格納さ
れたかを示す。例えば、Ｂ１が”２”であれば直前のデ
ータは第２ラインに格納されたことを意味する。
のセットにおいて連続データがいずれのラインに格納さ
れたかを示す。例えば、Ｂ１が”２”であれば直前のデ
ータは第２ラインに格納されたことを意味する。
【００２２】フォワードリンクは、当該セットの次のセ
ットにおいて連続データがいずれのラインに格納された
かを示す。例えば、Ｆ１が”１”であれば次のデータは
第１ラインに格納されたことを意味する。
ットにおいて連続データがいずれのラインに格納された
かを示す。例えば、Ｆ１が”１”であれば次のデータは
第１ラインに格納されたことを意味する。
【００２３】より具体的には、図２の例において、アド
レス２１のエントリについて、Ｖ１が”１”であること
から、このアドレス２１が有効であり、Ｂ１及びＦ１
が”０”であることから、対応するデータは単独データ
である（連続データではない）ことがわかる。また、ア
ドレス３２については、Ｖ２が”０”であることから、
このアドレス３２は有効でないことがわかる。
レス２１のエントリについて、Ｖ１が”１”であること
から、このアドレス２１が有効であり、Ｂ１及びＦ１
が”０”であることから、対応するデータは単独データ
である（連続データではない）ことがわかる。また、ア
ドレス３２については、Ｖ２が”０”であることから、
このアドレス３２は有効でないことがわかる。
【００２４】一方、アドレス４１、アドレス５２、アド
レス６１、及び、アドレス７１についての４つのデータ
は、連続データを構成する。すなわち、アドレス４１に
ついてのＢ１が”０”であり、Ｆ１が”２”であること
から、このアドレス４１に対応するデータが連続データ
の先頭データであり、次のデータは次のセットの第２ラ
インに格納されたことがわかる。また、次のセットの第
２ラインのアドレス５２についてのＢ２が”１”であ
り、Ｆ２が”１”であることから、このアドレス５２に
対応するデータが連続データの途中データであり、前の
データは前のセットの第１ライン、次のデータは次のセ
ットの第１ラインにそれぞれ格納されたことがわかる。
同様に、次のセットの第１ラインのアドレス６１につい
てのＢ１が”２”であり、Ｆ１が”１”であることか
ら、このアドレス６１に対応するデータが連続データの
途中データであり、前のデータは前のセットの第２ライ
ン、次のデータは次のセットの第１ラインにそれぞれ格
納されたことがわかる。そして、次のセットの第１ライ
ンのアドレス７１についてのＢ１が”１”であり、Ｆ１
が”０”であることから、このアドレス７１に対応する
データが連続データの最終データであり、前のデータは
前のセットの第１ラインに格納されたことがわかる。
レス６１、及び、アドレス７１についての４つのデータ
は、連続データを構成する。すなわち、アドレス４１に
ついてのＢ１が”０”であり、Ｆ１が”２”であること
から、このアドレス４１に対応するデータが連続データ
の先頭データであり、次のデータは次のセットの第２ラ
インに格納されたことがわかる。また、次のセットの第
２ラインのアドレス５２についてのＢ２が”１”であ
り、Ｆ２が”１”であることから、このアドレス５２に
対応するデータが連続データの途中データであり、前の
データは前のセットの第１ライン、次のデータは次のセ
ットの第１ラインにそれぞれ格納されたことがわかる。
同様に、次のセットの第１ラインのアドレス６１につい
てのＢ１が”２”であり、Ｆ１が”１”であることか
ら、このアドレス６１に対応するデータが連続データの
途中データであり、前のデータは前のセットの第２ライ
ン、次のデータは次のセットの第１ラインにそれぞれ格
納されたことがわかる。そして、次のセットの第１ライ
ンのアドレス７１についてのＢ１が”１”であり、Ｆ１
が”０”であることから、このアドレス７１に対応する
データが連続データの最終データであり、前のデータは
前のセットの第１ラインに格納されたことがわかる。
【００２５】次に、本発明の実施の形態の動作について
説明する。
説明する。
【００２６】図１及び図３を参照して、プロセッサ２０
０からキャッシュメモリ１００へのリードアクセスがあ
った際に、ミスヒットが発生した場合の動作について説
明する。
０からキャッシュメモリ１００へのリードアクセスがあ
った際に、ミスヒットが発生した場合の動作について説
明する。
【００２７】キャッシュメモリ１００においてミスヒッ
トが発生すると、キャッシュメモリ１００は主記憶装置
３００へリードアクセスする（ステップＳ３０１）。主
記憶装置３００からリードされたデータは、そのアドレ
スにより、どのセットにデータを格納すべきかが決定さ
れる。また、予め定められた方策によりいずれのライン
にそのデータを格納すべきかが決定される（ステップＳ
３０２）。この方策としては、例えば、最も長い間アク
セスされていないものを追い出してそのラインに新たな
データを格納するＬＲＵ方式等が知られている。なお、
以下ではこのようにして決定されたラインを「格納ライ
ン」という。
トが発生すると、キャッシュメモリ１００は主記憶装置
３００へリードアクセスする（ステップＳ３０１）。主
記憶装置３００からリードされたデータは、そのアドレ
スにより、どのセットにデータを格納すべきかが決定さ
れる。また、予め定められた方策によりいずれのライン
にそのデータを格納すべきかが決定される（ステップＳ
３０２）。この方策としては、例えば、最も長い間アク
セスされていないものを追い出してそのラインに新たな
データを格納するＬＲＵ方式等が知られている。なお、
以下ではこのようにして決定されたラインを「格納ライ
ン」という。
【００２８】プロセッサ２００からのアクセスの際、連
続データ信号線２０３がアサートされていれば（ステッ
プＳ３０３）、さらに最初データ信号線２０４がアサー
トされているか否かをチェックする（ステップＳ３０
４）。ステップＳ３０３において、連続データ信号線２
０３がアサートされていなければ単独データのアクセス
であるため、まず、上記追い出されたラインにおけるバ
ックワードリンクをたぐり、後方のタグにおけるフォワ
ードリンクを”０”にする（ステップＳ３０９）。引き
続いて、上記追い出されたライン（すなわち、格納ライ
ン）において、バリッドビットを”１”、バックワード
リンク及びフォワードリンクを”０”とする（ステップ
Ｓ３１０）。これらの処理により、連続データの途中に
単独データが上書きされた場合であっても矛盾を起こさ
ないようにデータ間の整合性を維持することができる。
続データ信号線２０３がアサートされていれば（ステッ
プＳ３０３）、さらに最初データ信号線２０４がアサー
トされているか否かをチェックする（ステップＳ３０
４）。ステップＳ３０３において、連続データ信号線２
０３がアサートされていなければ単独データのアクセス
であるため、まず、上記追い出されたラインにおけるバ
ックワードリンクをたぐり、後方のタグにおけるフォワ
ードリンクを”０”にする（ステップＳ３０９）。引き
続いて、上記追い出されたライン（すなわち、格納ライ
ン）において、バリッドビットを”１”、バックワード
リンク及びフォワードリンクを”０”とする（ステップ
Ｓ３１０）。これらの処理により、連続データの途中に
単独データが上書きされた場合であっても矛盾を起こさ
ないようにデータ間の整合性を維持することができる。
【００２９】ステップＳ３０４において最初データ信号
線２０４がアサートされている場合には、連続データの
最初のデータであるため、格納ラインについて、バリッ
ドビットを”１”、バックワードリンクを”０”とする
（ステップＳ３０８）。
線２０４がアサートされている場合には、連続データの
最初のデータであるため、格納ラインについて、バリッ
ドビットを”１”、バックワードリンクを”０”とする
（ステップＳ３０８）。
【００３０】ステップＳ３０４において最初データ信号
線２０４がアサートされていない場合には、連続データ
の途中のデータであるため、格納ラインについて、バリ
ッドビットを”１”とするとともに、リンクレジスタ１
８０の内容をバックワードリンクに格納する（ステップ
Ｓ３０５）。既述のように、このリンクレジスタ１８０
には、連続データの１つ後方のデータが格納されている
ライン番号が保持されている。このライン番号により後
方のラインを特定し、その後方のラインにおけるフォワ
ードリンクに対して、格納ラインの番号を格納する（ス
テップＳ３０６）。
線２０４がアサートされていない場合には、連続データ
の途中のデータであるため、格納ラインについて、バリ
ッドビットを”１”とするとともに、リンクレジスタ１
８０の内容をバックワードリンクに格納する（ステップ
Ｓ３０５）。既述のように、このリンクレジスタ１８０
には、連続データの１つ後方のデータが格納されている
ライン番号が保持されている。このライン番号により後
方のラインを特定し、その後方のラインにおけるフォワ
ードリンクに対して、格納ラインの番号を格納する（ス
テップＳ３０６）。
【００３１】また、ステップ３０３において連続データ
信号線２０３がアサートされていると判断された場合に
は、リンクレジスタ１８０に格納ラインの番号を保持し
ておく（ステップＳ３０７）。
信号線２０３がアサートされていると判断された場合に
は、リンクレジスタ１８０に格納ラインの番号を保持し
ておく（ステップＳ３０７）。
【００３２】図１及び図４を参照して、プロセッサ２０
０からキャッシュメモリ１００へのリードアクセスがヒ
ットする場合の動作について説明する。
０からキャッシュメモリ１００へのリードアクセスがヒ
ットする場合の動作について説明する。
【００３３】プロセッサ２００からのアクセスの際、連
続データ信号線２０３がアサートされていれば（ステッ
プＳ４０１）、さらに最初データ信号線２０４がアサー
トされているか否かをチェックする（ステップＳ４０
２）。ステップＳ４０１において、連続データ信号線２
０３がアサートされていなければ単独データのアクセス
であるため、通常通りキャッシュメモリの索引を行う
（ステップＳ４０６）。
続データ信号線２０３がアサートされていれば（ステッ
プＳ４０１）、さらに最初データ信号線２０４がアサー
トされているか否かをチェックする（ステップＳ４０
２）。ステップＳ４０１において、連続データ信号線２
０３がアサートされていなければ単独データのアクセス
であるため、通常通りキャッシュメモリの索引を行う
（ステップＳ４０６）。
【００３４】ステップＳ４０２において、最初データ信
号線２０４がアサートされていると判断した場合には、
前回連続データにアクセスしていないため、通常通りキ
ャッシュメモリの索引を行う（ステップＳ４０６）。ま
た、最初データ信号線２０４がアサートされていないと
判断した場合には、リンクレジスタ１８０に保持された
ライン番号に従ってデータアレイ１２０をアクセスする
（ステップＳ４０３）。
号線２０４がアサートされていると判断した場合には、
前回連続データにアクセスしていないため、通常通りキ
ャッシュメモリの索引を行う（ステップＳ４０６）。ま
た、最初データ信号線２０４がアサートされていないと
判断した場合には、リンクレジスタ１８０に保持された
ライン番号に従ってデータアレイ１２０をアクセスする
（ステップＳ４０３）。
【００３５】ステップＳ４０１において連続データ信号
線２０３がアサートされていると判断した場合には、さ
らに今回アクセスした格納ラインにおけるフォワードリ
ンクの内容をリンクレジスタ１８０に保持しておく（ス
テップＳ４０５）。
線２０３がアサートされていると判断した場合には、さ
らに今回アクセスした格納ラインにおけるフォワードリ
ンクの内容をリンクレジスタ１８０に保持しておく（ス
テップＳ４０５）。
【００３６】このように、本発明の実施の形態によれ
ば、連続データの隣接するデータの格納されているライ
ン番号をタグアレイ１１０のフォワードリンク及びバッ
クワードリンクに格納しておくことにより、連続データ
をアクセスする際にキャッシュメモリを索引することな
くライン番号を確定することができる。
ば、連続データの隣接するデータの格納されているライ
ン番号をタグアレイ１１０のフォワードリンク及びバッ
クワードリンクに格納しておくことにより、連続データ
をアクセスする際にキャッシュメモリを索引することな
くライン番号を確定することができる。
【００３７】
【発明の効果】以上の説明で明らかなように、本発明に
よると、連続データをアクセスする際にキャッシュメモ
リを索引することなくライン番号を確定することがで
き、キャッシュメモリへのアクセスを高速に行うことが
できる。
よると、連続データをアクセスする際にキャッシュメモ
リを索引することなくライン番号を確定することがで
き、キャッシュメモリへのアクセスを高速に行うことが
できる。
【図１】本発明のキャッシュメモリの実施の形態の構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明の実施の形態におけるタグアレイの構成
を示す図である。
を示す図である。
【図３】本発明の実施の形態におけるミスヒット時の動
作を表す図である。
作を表す図である。
【図４】本発明の実施の形態におけるリード時の動作を
表す図である。
表す図である。
１００ キャッシュメモリ １１０ タグアレイ １２０ データアレイ １３０，１５０ アドレスレジスタ １４０，１６０ データレジスタ １７０ 制御回路 １８０ リンクレジスタ ２００ プロセッサ ３００ 主記憶装置
Claims (6)
- 【請求項１】 連続データにおける隣接するデータの前
後関係を保持することを特徴とするキャッシュメモリ。 - 【請求項２】 少なくとも２つのラインを有するタグア
レイとこのタグアレイに対応するデータアレイとを含む
キャッシュメモリにおいて、前記タグアレイは前記ライ
ン毎に、 連続データにおける後方のデータが格納されているライ
ンの番号を示すバックワードリンクと、 連続データにおける前方のデータが格納されているライ
ンの番号を示すフォワードリンクとを含むことを特徴と
するキャッシュメモリ。 - 【請求項３】 連続データを前記キャッシュメモリから
読み出す場合において、前回アクセスしたラインにおけ
る前記フォワードリンクの内容を保持し、次回連続デー
タにアクセスする際のラインの番号を示すリンクレジス
タをさらに含むことを特徴とする請求項２記載のキャッ
シュメモリ。 - 【請求項４】 連続データを前記キャッシュメモリに格
納する場合において、前回アクセスしたラインの番号を
保持し、次回連続データにアクセスする際のラインにお
けるバックワードリンクの内容を示すリンクレジスタを
さらに含むことを特徴とする請求項２記載のキャッシュ
メモリ。 - 【請求項５】 少なくとも２つのラインを有するタグア
レイと、このタグアレイに対応するデータアレイと、連
続データについて前回アクセスしたラインの番号を保持
するリンクレジスタとを含むキャッシュメモリであっ
て、前記タグアレイは前記ライン毎に、連続データにお
ける後方のデータが格納されているラインの番号を示す
バックワードリンク及び連続データにおける前方のデー
タが格納されているラインの番号を示すフォワードリン
クを含むキャッシュメモリにおいて、 連続データの最初のデータであればその格納ラインにお
けるバックワードリンクを無効化し、 連続データの２番目以降のデータであればその格納ライ
ンにおけるバックワードリンクに前記リンクレジスタの
内容を格納するとともに、前記リンクレジスタが示すラ
インにおけるフォワードリンクに前記格納ラインの番号
を格納することを特徴とするキャッシュメモリにおける
連続データの格納方法。 - 【請求項６】 少なくとも２つのラインを有するタグア
レイと、このタグアレイに対応するデータアレイとを含
むキャッシュメモリであって、前記タグアレイは前記ラ
イン毎に、連続データにおける後方のデータが格納され
ているラインの番号を示すバックワードリンク及び連続
データにおける前方のデータが格納されているラインの
番号を示すフォワードリンクを含み、さらに前回アクセ
スしたラインにおける前記フォワードリンクの内容を保
持するリンクレジスタを含むキャッシュメモリにおい
て、 連続データの最初のデータであれば前記キャッシュメモ
リを索引し、 連続データの２番目以降のデータであれば前記リンクレ
ジスタの示すラインにアクセスすることを特徴とするキ
ャッシュメモリにおける連続データの読出し方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9239792A JPH1185613A (ja) | 1997-09-04 | 1997-09-04 | キャッシュメモリ |
| US09/148,783 US6216198B1 (en) | 1997-09-04 | 1998-09-04 | Cache memory accessible for continuous data without tag array indexing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9239792A JPH1185613A (ja) | 1997-09-04 | 1997-09-04 | キャッシュメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1185613A true JPH1185613A (ja) | 1999-03-30 |
Family
ID=17049952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9239792A Pending JPH1185613A (ja) | 1997-09-04 | 1997-09-04 | キャッシュメモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6216198B1 (ja) |
| JP (1) | JPH1185613A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2347765A (en) * | 1999-03-11 | 2000-09-13 | Ibm | Cache memory addressing system |
| US7380059B2 (en) * | 2003-05-16 | 2008-05-27 | Pillar Data Systems, Inc. | Methods and systems of cache memory management and snapshot operations |
| US7124243B2 (en) * | 2003-05-16 | 2006-10-17 | Pillar Data Systems, Inc. | Methods and systems of cache memory management and snapshot operations |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5649144A (en) * | 1994-06-13 | 1997-07-15 | Hewlett-Packard Co. | Apparatus, systems and methods for improving data cache hit rates |
| US5717916A (en) * | 1994-09-30 | 1998-02-10 | Vlsi Technology, Inc. | Method for providing an improved fully associative cache memory having a finite state machine and linked list structure |
| US5909704A (en) * | 1997-01-09 | 1999-06-01 | Raytheon Company | High speed address generator |
-
1997
- 1997-09-04 JP JP9239792A patent/JPH1185613A/ja active Pending
-
1998
- 1998-09-04 US US09/148,783 patent/US6216198B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6216198B1 (en) | 2001-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496902B1 (en) | Vector and scalar data cache for a vector multiprocessor | |
| US8499123B1 (en) | Multi-stage pipeline for cache access | |
| US6378047B1 (en) | System and method for invalidating set-associative cache memory with simultaneous set validity determination | |
| JPH06318177A (ja) | キャッシュ・ミス・ペナルティを減少させる方法、装置及びコンピュータ・システム | |
| JPH0950400A (ja) | マルチプロセッサシステム | |
| JPH0322155A (ja) | キャッシュメモリ装置 | |
| US20070130426A1 (en) | Cache system and shared secondary cache with flags to indicate masters | |
| JPH03225542A (ja) | データ記憶方法及びビットエンコードデータの処理回路 | |
| JP3407808B2 (ja) | コンピュータシステム | |
| US4648033A (en) | Look-aside buffer LRU marker controller | |
| US6976130B2 (en) | Cache controller unit architecture and applied method | |
| JPH1055276A (ja) | 多重レベル分岐予測方法および装置 | |
| JPH1185613A (ja) | キャッシュメモリ | |
| US4737908A (en) | Buffer memory control system | |
| JP3997404B2 (ja) | キャッシュメモリ及びその制御方法 | |
| JP3295728B2 (ja) | パイプラインキャッシュメモリの更新回路 | |
| US6904500B2 (en) | Cache controller | |
| JPH06103477B2 (ja) | 並列キャッシュメモリ | |
| US6460118B1 (en) | Set-associative cache memory having incremental access latencies among sets | |
| JP3729832B2 (ja) | キャッシュメモリ装置 | |
| US6581139B1 (en) | Set-associative cache memory having asymmetric latency among sets | |
| US6460117B1 (en) | Set-associative cache memory having a mechanism for migrating a most recently used set | |
| JP2001202286A (ja) | キャッシュメモリのフラッシュ制御回路及びその制御方法 | |
| JPH10207773A (ja) | バス接続装置 | |
| JP2001344152A (ja) | キャッシュメモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000530 |