JP3803500B2 - データ転送装置および方法 - Google Patents

データ転送装置および方法 Download PDF

Info

Publication number
JP3803500B2
JP3803500B2 JP06534799A JP6534799A JP3803500B2 JP 3803500 B2 JP3803500 B2 JP 3803500B2 JP 06534799 A JP06534799 A JP 06534799A JP 6534799 A JP6534799 A JP 6534799A JP 3803500 B2 JP3803500 B2 JP 3803500B2
Authority
JP
Japan
Prior art keywords
reply data
operation instruction
instruction signal
storage means
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06534799A
Other languages
English (en)
Other versions
JP2000259540A (ja
Inventor
利男 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP06534799A priority Critical patent/JP3803500B2/ja
Publication of JP2000259540A publication Critical patent/JP2000259540A/ja
Application granted granted Critical
Publication of JP3803500B2 publication Critical patent/JP3803500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、主記憶装置からのリプライデータをチャネル装置にするデータ転送装置および方法に関する。
【0002】
【従来の技術】
従来より、データ転送装置として図2に示すものがある。このデータ転送装置101は、主記憶装置102と、複数のチャネル装置103とに接続されている。データ転送装置101は、ダウンデータバス104を介して複数のチャネル装置103に接続されている。データ転送装置101は、マイクロプログラム制御部105とレジスタ106とBUSYフラグ107とレジスタ108と優先順位判定回路109とセレクタ110とから構成されている。
【0003】
主記憶装置102からのリプライデータは、レジスタ106に格納され、セレクタ110およびダウンデータバス104を介してチャネル装置103へ送出される。マイクロプログラム制御部105がチャネル装置103への動作指示信号を発行する場合に、動作指示信号をレジスタ108に格納するとともにBUSYフラグ107を“1”にセットする。
【0004】
優先順位判定回路109は、レジスタ106のリプライデータとレジスタ108の動作指示信号が競合した場合にはリプライデータを優先しセレクタ110に指示を出す。このためリプライデータが連続している間においては、動作指示信号はレジスタ108で待ち合わせを行う。待ち合わせ中はBUSYフラグ107は“1”のままである。
【0005】
このBUSYフラグ107が“1”である時、すなわち待ち合わせ中にマイクロプログラム制御部105が新たなチャネル装置への動作指示信号を発行しようとすると、レジスタ108で以前の動作指示信号が待ち合わせているため発行できず、マイクロプログラム制御部105は、レジスタ108の動作指示信号がセレクタ110に送出されBUSYフラグ107が“0”にリセットするまでマイクロプログラムの実行を中断する。
【0006】
【発明が解決しようとする課題】
しかし、従来のデータ転送装置においては、リプライデータを連続して転送している間において、チャネル装置への動作指示信号が待ち合わせをされるとともにマイクロプログラムの実行も中断するから、オーバーラン確率が大きくなるという問題がある。
【0007】
本発明の目的は、マイクロプログラムの処理内容により動作指示の待ち合わせ時間およびマイクロプログラムの実行中断時間を短縮し、オーバーラン確率を低くすることができるデータ転送装置および方法を提供することにある。
【0008】
【課題を解決するための手段】
前記課題を解決するために、請求項1記載の発明は、主記憶装置からのリプライデータを一時的に記憶する第1のリプライデータ記憶手段と、第1のリプライデータ記憶手段のリプライデータを一時的に記憶する第2のリプライデータ記憶手段と、マイクロプログラムの実行を制御するマイクロプログラム制御手段と、マイクロプログラム制御手段からの動作指示信号を一時的に記憶する動作指示信号記憶手段と、第1および第2のリプライデータ記憶手段のリプライデータおよび動作指示信号記憶手段の動作指示信号の1つを選択してチャネル装置に与える選択手段と、マイクロプログラム制御手段からの制御信号を受けて第1、第2および第3の優先選択信号を発生して選択手段に与える優先順位判定手段とを有し、選択手段は、第1の優先選択信号を受けた時に第1のリプライデータ記憶手段のリプライデータを選択してチャネル装置に与え、第2の優先選択信号を受けた時に動作指示信号記憶手段の動作指示信号を選択してチャネル装置に与え、かつ、第3の優先選択信号を受けた時に第2のリプライデータ記憶手段のリプライデータを選択してチャネル装置に与えることを特徴とする。
【0009】
請求項2記載の発明は、主記憶装置からのリプライデータを一時的に記憶する第1のリプライデータ記憶手段と、第1のリプライデータ記憶手段のリプライデータを一時的に記憶する第2のリプライデータ記憶手段と、マイクロプログラムの実行を制御するマイクロプログラム制御手段と、マイクロプログラム制御手段からの動作指示信号を一時的に記憶する動作指示信号記憶手段と、第1および第2のリプライデータ記憶手段のリプライデータおよび動作指示信号記憶手段の動作指示信号の1つを選択してチャネル装置に与える選択手段と、マイクロプログラム制御手段からの制御信号を受けて優先選択信号を発生して選択手段に与える優先順位判定手段とを有し、選択手段は、優先選択信号を受けた時に動作指示信号記憶手段の動作指示信号を選択してチャネル装置に与え、かつ、この後に第2のリプライデータ記憶手段のリプライデータを選択してチャネル装置に与え、動作指示信号記憶手段の動作指示信号および第2のリプライデータ記憶手段のリプライデータを選択していない時に第1のリプライデータ記憶手段のリプライデータを選択してチャネル装置に与えることを特徴とする。
【0010】
請求項3記載の発明は、主記憶装置からのリプライデータを一時的に記憶する第1のレジスタと、第1のレジスタのリプライデータを一時的に記憶する第2のレジスタと、マイクロプログラムの実行を制御するマイクロプログラム制御部と、マイクロプログラム制御部からの動作指示信号を一時的に記憶する第3のレジスタと、第1および第2レジスタのリプライデータおよび第3のレジスタの動作指示信号の1つを選択してチャネル装置に与えるセレクタと、マイクロプログラム制御部からの制御信号を受けて優先選択信号を発生してセレクタに与える優先順位判定手段とを有し、セレクタは、優先選択信号を受けた時に第3のレジスタの動作指示信号を選択してチャネル装置に与え、かつ、この後に第2のレジスタのリプライデータを選択してチャネル装置に与え、第3のレジスタの動作指示信号および第2レジスタのリプライデータを選択していない時に第1のレジスタのリプライデータを選択してチャネル装置に与えることを特徴とする。
【0011】
請求項4記載の発明は、主記憶装置からのリプライデータを一時的に記憶する第1のリプライデータ記憶手段と、第1のリプライデータ記憶手段のリプライデータを一時的に記憶する第2のリプライデータ記憶手段と、マイクロプログラムの実行を制御するマイクロプログラム制御手段と、マイクロプログラム制御手段からの動作指示信号を一時的に記憶する動作指示信号記憶手段と、第1および第2のリプライデータ記憶手段のリプライデータおよび動作指示信号記憶手段の動作指示信号の1つを選択してチャネル装置に与える選択手段と、マイクロプログラム制御手段からの制御信号を受けて第1、第2および第3の優先選択信号を発生して選択手段に与える優先順位判定手段とを有するデータ転送装置のデータ転送方法において、選択手段が第1の優先選択信号を受けた時に第1のリプライデータ記憶手段のリプライデータを選択してチャネル装置に与えるステップと、選択手段が第2の優先選択信号を受けた時に動作指示信号記憶手段の動作指示信号を選択してチャネル装置に与えるステップと、選択手段が第3の優先選択信号を受けた時に第2のリプライデータ記憶手段のリプライデータを選択してチャネル装置に与えるステップとを有することを特徴とする。
【0012】
請求項5記載の発明は、主記憶装置からのリプライデータを一時的に記憶する第1のリプライデータ記憶手段と、第1のリプライデータ記憶手段のリプライデータを一時的に記憶する第2のリプライデータ記憶手段と、マイクロプログラムの実行を制御するマイクロプログラム制御手段と、マイクロプログラム制御手段からの動作指示信号を一時的に記憶する動作指示信号記憶手段と、第1および第2のリプライデータ記憶手段のリプライデータおよび動作指示信号記憶手段の動作指示信号の1つを選択してチャネル装置に与える選択手段と、マイクロプログラム制御手段からの制御信号を受けて優先選択信号を発生して選択手段に与える優先順位判定手段とを有するデータ転送装置のデータ転送方法において、選択手段が優先選択信号を受けた時に動作指示信号記憶手段の動作指示信号を選択してチャネル装置に与えるステップと、ステップの後に選択手段が第2のリプライデータ記憶手段のリプライデータを選択してチャネル装置に与えるステップと、選択手段が動作指示信号記憶手段の動作指示信号および第2のリプライデータ記憶手段のリプライデータを選択していない時に第1のリプライデータ記憶手段のリプライデータを選択してチャネル装置に与えるステップとを有することを特徴とする。
【0013】
請求項6記載の発明は、主記憶装置からのリプライデータを一時的に記憶する第1のレジスタと、第1のレジスタのリプライデータを一時的に記憶する第2のレジスタと、マイクロプログラムの実行を制御するマイクロプログラム制御部と、マイクロプログラム制御部からの動作指示信号を一時的に記憶する第3のレジスタと、第1および第2レジスタのリプライデータおよび第3のレジスタの動作指示信号の1つを選択してチャネル装置に与えるセレクタと、マイクロプログラム制御部からの制御信号を受けて優先選択信号を発生してセレクタに与える優先順位判定手段とを有するデータ転送装置のデータ転送方法において、セレクタが優先選択信号を受けた時に第3のレジスタの動作指示信号を選択してチャネル装置に与えるステップと、ステップの後にセレクタが第2のレジスタのリプライデータを選択してチャネル装置に与えるステップと、セレクタが第3のレジスタの動作指示信号および第2レジスタのリプライデータを選択していない時に第1のレジスタのリプライデータを選択してチャネル装置に与えるステップとを有することを特徴とする。
【0014】
【発明の実施の形態】
次に、本発明の実施の形態を図面に基づいて詳細に説明する。
図1に示すように、本発明の1つの実施形態としてのデータ転送装置1は、主記憶装置2と、複数のチャネル装置3とに接続されている。データ転送装置1は、ダウンデータバス4を介して複数のチャネル装置3に接続されている。データ転送装置1は、マイクロプログラム制御部5とレジスタ6とBUSYフラグ7とレジスタ8とレジスタ9と動作中フラグ10と優先順位判定回路11とセレクタ12と動作種別フラグ13とから構成されている。
【0015】
レジスタ6は、主記憶装置2に接続されている。BUSYフラグ7とレジスタ8と動作中フラグ10と動作種別フラグ13とは、マイクロプログラム制御部5に接続されている。レジスタ9は、レジスタ6に接続されている。優先順位判定回路11は、レジスタ6とBUSYフラグ7と動作中フラグ10と動作種別フラグ13とに接続されている。セレクタ12は、レジスタ6とレジスタ8とレジスタ9とに接続されている。また、セレクタ12は、ダウンデータバス4を介して複数のチャネル装置3に接続されている。
【0016】
各チャネル装置3からのメモリリクエストは、図示しないパスを介してデータ転送装置1で優先順位がとられ、主記憶装置2へ送出される。上記メモリリクエストに対する主記憶装置2からのリプライデータはレジスタ6に格納された後、セレクタ12とレジスタ9に送出される。レジスタ9はレジスタ6の値を常にサンプルしている。セレクタ12は、優先順位判定回路11の指示によりレジスタ8の動作指示信号と、レジスタ6およびレジスタ9のリプライデータの中からいずれか1つを選択しチャネル装置3へ送出する。
【0017】
マイクロプログラム制御部5は、現在実行中のマイクロプログラムの処理内容に応じて動作種別フラグ13を“0”または“1”にセットする。マイクロプログラム制御部5は、チャネル装置3への動作指示信号を発行する場合BUSYフラグ7を“1”にセットするとともにレジスタ8に動作指示信号を格納する。レジスタ8に格納された動作指示信号はセレクタ12でレジスタ8が選択されチャネル装置3に送出されるまでレジスタ8に保留される。セレクタ12でレジスタ8が選択され動作指示信号が送出されると、優先順位判定回路11の指示でBUSYフラグ7を“0”にリセットする。
【0018】
動作中フラグ10は、マイクロプログラム制御部5がマイクロプログラム実行中は論理“1”を表示する。BUSYフラグ7が“1”で、動作種別フラグが“0”である時に、マイクロプログラム制御部5に新たなチャネル装置への動作指示信号が発生すると、マイクロプログラム制御部5は動作中フラグ10を“0”にリセットしてマイクロプログラムの実行を中断する。
【0019】
優先順位判定回路11は、レジスタ6にリプライデータが格納されている時にレジスタ8にチャネル装置3への動作指示信号が格納されておりBUSYフラグ7が“1”であり動作中フラグ10が“1”である時に、セレクタ12にレジスタ6を選択させてレジスタ6のリプライデータをチャネル装置3へ送出させる。
【0020】
優先順位判定回路11は、前述のケースで動作中フラグ10が“0”であり、かつ、動作種別フラグ13が“1”である時に、優先選択信号をセレクタ12に与えるとともにBUSYフラグ7を“0”にリセットする。セレクタ12は、優先順位判定回路11からの優先選択信号を受けた時にはレジスタ8を選択してレジスタ8の動作指示信号をチャネル装置3へ送出する。BUSYフラグ7は、レジスタに有効な動作指示信号があるかないかを表示する。
【0021】
マイクロプログラム制御部5は、BUSYフラグ7が“0”にリセットされるとマイクロプログラムの実行を再開し、動作中フラグ10を“1”にセットする。動作中フラグ10は、マイクロプログラム制御部5でのマイクロプログラム実行中を示す。その後、優先順位判定回路11は、セレクタ12にレジスタ9を選択させてレジスタ9のリプライデータをチャネル装置3へ送出させる。
【0022】
次に、図1のデータ転送装置の動作を説明する。各チャネル装置3からの主記憶装置2へのメモリリクエストに対するリプライデータは、主記憶装置2からレジスタ6に送出される。セレクタ12は、優先順位判定回路11からの優先選択信号を受けていない時にレジスタ6にリプライデータがある時において、マイクロプログラム制御部5からのチャネル装置3への動作指示信号がレジスタ8に存在せずBUSYフラグ7が“0”である時に、レジスタ6を選択しリプライデータをチャネル装置3へ送出させる。また、セレクタ12は、優先順位判定回路11からの優先選択信号を受けていない時にレジスタ6にリプライデータがある時において、動作指示信号がレジスタ8に格納されでおり、BUSYフラグ7が“1”であってマイクロプログラム制御部5に新たなチャネル装置3への動作指示信号が発生しておらず、かつ、動作中フラグ10が“1”である時に、レジスタ6を選択しリプライデータをチャネル装置3へ送出させる。さらに、セレクタ12は、優先順位判定回路11からの優先選択信号を受けていない時にレジスタ6にリプライデータがある時において、動作指示信号がレジスタ8に格納されており、BUSYフラグ7が“1”であって、マイクロプログラム制御部5で新たなチャネル装置3への動作指示信号が発生したため動作中フラグ10が“0”でマイクロプログラム制御部5が動作種別フラグ13を“0”にセットしている時に、レジスタ6を選択しリプライデータをチャネル装置3へ送出する。
【0023】
主記憶装置2から各チャネル装置3に連続してリプライデータが送出されている場合は、クロックごとにレジスタ6にリプライデータが格納される。このため、この間にマイクロプログラム制御部5からチャネル装置3への動作指示信号がレジスタ8に発行されBUSYフラグ7が“1”にセットされても、セレクタ12での優先順位はレジスタ6のリプライデータが高いため動作指示信号はレジスタ8で待ち合わせを行う。
【0024】
マイクロプログラム制御部5は、動作指示信号を発行した後は、引き続きマイクロ命令の実行を継続するが新たなチャネル装置3への動作指示信号を発行しようとした際に、以前の動作指示信号がレジスタ8で待ち合わせ中のためBUSYフラグ7が“1”である時には、新たな動作指示信号を発行できない。このため、マイクロプログラム制御部5は、動作中フラグ10を“0”にリセットしてマイクロプログラムの実行を中断する。
【0025】
優先順位判定回路11は、BUSYフラグ7が“1”であって動作中フラグ10が“0”であり、かつ、動作種別フラグ13が“1”となったと時には、優先選択信号をセレクタ12に与えてセレクタ12にレジスタ8を選択させるとともに、BUSYフラグ7を“0”にリセットする。セレクタ12で選択されたレジスタ8の動作指示信号は、ダウンデータバス4を介して指定のチャネル装置3へ送出される。この際、選択されなかったレジスタ6の値はレジスタ9にセットされる。BUSYフラグ7が“0”にリセットされると、マイクロプログラム制御部5は、動作中フラグ10を“1”にセットしてマイクロプログラムの実行を再開し、新たなチャネル装置3への動作指示信号をレジスタ8に発行する。優先順位判定回路11は、レジスタ8を選択して動作指示信号をチャネル装置3へ送出させた後にレジスタ9のリプライデータをセレクタ12に選択させてチャネル装置3へ送出させる。
【0026】
なお、本発明の上記の実施形態において、優先順位判定回路11およびセレクタ12を次のように構成してもよい。優先順位判定回路11は、レジスタ6にリプライデータがある時において、マイクロプログラム制御部5からのチャネル装置3への動作指示信号がレジスタ8に存在せずBUSYフラグ7が“0”である時に、第1の優先選択信号を発生してセレクタ12に与える。また、優先順位判定回路11は、レジスタ6にリプライデータがある時において、動作指示信号がレジスタ8に格納されでおりBUSYフラグ7が“1”であってマイクロプログラム制御部5に新たなチャネル装置への動作指示信号が発生しておらず、かつ、動作中フラグ10が“1”である時に第1の優先選択信号を発生してセレクタ12に与える。さらに、優先順位判定回路11は、レジスタ6にリプライデータがある時において動作指示信号がレジスタ8に格納されておりBUSYフラグ7が“1”であってマイクロプログラム制御部5で新たなチャネル装置3への動作指示信号が発生したため動作中フラグ10が“0”でマイクロプログラム制御部5が動作種別フラグ13を“0”にセットしている時に第1の優先選択信号を発生してセレクタ12に与える。セレクタ12は、優先順位判定回路11から第1の優先選択信号を受けた時にレジスタ6のリプライデータを選択してチャネル装置3に送出する。
【0027】
また、優先順位判定回路11は、BUSYフラグ7が“1”であって動作中フラグ10が“0”であり、かつ、動作種別フラグ13が“1”となったと時には、第2の優先選択信号を発生してセレクタ12に与える。セレクタ12は、優先順位判定回路11から第2の優先選択信号を受けた時に、レジスタ8を選択して動作指示信号をチャネル装置3へ送出させる。優先順位判定回路11は、第2の優先選択信号を発生してセレクタ12に与えてレジスタ8を選択して動作指示信号をチャネル装置3へ送出させた後に、第3の優先選択信号を発生してセレクタ12に与える。セレクタ12は、優先順位判定回路11から第3の優先選択信号を受けた時にはレジスタ9のリプライデータを選択してチャネル装置3へ送出する。
【0028】
【発明の効果】
本発明によれば、マイクロプログラムの処理内容によりマイクロプログラム実行の実行中断時間および動作指示信号の発行の待ち合わせ時間を短縮できるから、オーバーラン確率を低くすることができる。
【図面の簡単な説明】
【図1】本発明の1つの実施形態としてのデータ転送装置を示すブロック図である。
【図2】従来のデータ転送装置を示すブロック図である。
【符号の説明】
1 データ転送装置
2 主記憶装置
3 チャネル装置
4 ダウンデータバス
5 マイクロプログラム制御部
6 レジスタ
7 BUSYフラグ
8 レジスタ
9 レジスタ
10 動作中フラグ
11 優先順位判定回路
12 動作種別フラグ

Claims (2)

  1. 的に記憶する第1のリプライデータ記憶手段と、
    該第1のリプライデータ記憶手段のリプライデータを一時的に記憶する第2のリプライデータ記憶手段と、
    マイクロプログラムの実行を制御するマイクロプログラム制御手段と、
    該マイクロプログラム制御手段からの動作指示信号を一時的に記憶する動作指示信号記憶手段と、
    前記動作指示信号記憶手段に動作指示信号が保持されているか否かを示す第1のフラグと、
    前記マイクロプログラム制御手段がマイクロプログラムを実行中か否かを示す第2のフラグと、
    前記マイクロプログラム制御手段で実行中のマイクロプログラムの処理内容に応じてその動作種別がセットされる第3のフラグと、
    前記第1および第2のリプライデータ記憶手段のリプライデータおよび前記動作指示信号記憶手段の動作指示信号の1つを選択してチャネル装置に与える選択手段と、
    前記第1、第2および第3のフラグの示す情報にしたがって、第1、第2および第3の優先選択信号のいずれかを発生して前記選択手段に与える優先順位判定手段とを有し、
    前記選択手段は、前記第1の優先選択信号を受けた時に前記第1のリプライデータ記憶手段のリプライデータを選択して前記チャネル装置に与え、前記第2の優先選択信号を受けた時に前記動作指示信号記憶手段の動作指示信号を選択して前記チャネル装置に与え、かつ、前記第3の優先選択信号を受けた時に前記第2のリプライデータ記憶手段のリプライデータを選択して前記チャネル装置に与えることを特徴とするデータ転送装置。
  2. 主記憶装置からのリプライデータを一時的に記憶する第1のリプライデータ記憶手段と、
    該第1のリプライデータ記憶手段のリプライデータを一時的に記憶する第2のリプライデータ記憶手段と、
    マイクロプログラムの実行を制御するマイクロプログラム制御手段と、
    該マイクロプログラム制御手段からの動作指示信号を一時的に記憶する動作指示信号記憶手段と、
    前記動作指示信号記憶手段に動作指示信号が保持されているか否かを示す第1のフラグと、
    前記マイクロプログラム制御手段がマイクロプログラムを実行中か否かを示す第2のフラグと、
    前記マイクロプログラム制御手段で実行中のマイクロプログラムの処理内容に応じてその動作種別がセットされる第3のフラグと、
    前記第1および第2のリプライデータ記憶手段のリプライデータおよび前記動作指示信号記憶手段の動作指示信号の1つを選択してチャネル装置に与える選択手段と、
    前記第1、第2および第3のフラグが所定の情報を示す場合、優先選択信号を発生して前記選択手段に与える優先順位判定手段とを有し、
    前記選択手段は、前記優先選択信号を受けた時に前記動作指示信号記憶手段の動作指示信号を選択して前記チャネル装置に与え、かつ、この後に前記第2のリプライデータ記憶手段のリプライデータを選択して前記チャネル装置に与え、前記動作指示信号記憶手段の動作指示信号および前記第2のリプライデータ記憶手段のリプライデータを選択していない時に前記第1のリプライデータ記憶手段のリプライデータを選択して前記チャネル装置に与えることを特徴とするデータ転送装置。
JP06534799A 1999-03-11 1999-03-11 データ転送装置および方法 Expired - Fee Related JP3803500B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06534799A JP3803500B2 (ja) 1999-03-11 1999-03-11 データ転送装置および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06534799A JP3803500B2 (ja) 1999-03-11 1999-03-11 データ転送装置および方法

Publications (2)

Publication Number Publication Date
JP2000259540A JP2000259540A (ja) 2000-09-22
JP3803500B2 true JP3803500B2 (ja) 2006-08-02

Family

ID=13284340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06534799A Expired - Fee Related JP3803500B2 (ja) 1999-03-11 1999-03-11 データ転送装置および方法

Country Status (1)

Country Link
JP (1) JP3803500B2 (ja)

Also Published As

Publication number Publication date
JP2000259540A (ja) 2000-09-22

Similar Documents

Publication Publication Date Title
JPH0454255B2 (ja)
JP2006243864A (ja) プロセッサおよび情報処理方法
US20080276073A1 (en) Apparatus for and method of distributing instructions
JP3803500B2 (ja) データ転送装置および方法
US6789140B2 (en) Data processor and data transfer method
JP2008225641A (ja) コンピュータシステム、割り込み制御方法及びプログラム
JP2021174051A (ja) インタフェース回路およびインタフェース回路の制御方法
JP3362673B2 (ja) チャネルコントロール装置
JPH10289114A (ja) マルチタスク制御方法、マルチタスク制御プログラムを記録した記録媒体、およびマルチタスク制御プログラムを組み込んだ電子機器
US20030041190A1 (en) System and method for efficiently performing a command swapping procedure
US9443109B2 (en) Computing device and method of processing secure services for computing device
JP2002183073A (ja) バッファ制御装置、汎用ポート制御装置、入出力システム、情報処理装置
JP4151449B2 (ja) チャネルコントロール装置、データ転送装置、チャネルコントロール方法
JP3367949B2 (ja) 画像データ処理装置
JP2004220309A (ja) マルチプロセッサシステム
JPH05134980A (ja) バスシステム
JP2635863B2 (ja) 中央処理装置
JPH06208533A (ja) 拡張記憶制御装置
JPH09265446A (ja) バス制御装置
KR19980083128A (ko) 피엘씨 시스템에서의 다중 타스크 고속 수행장치
JPH06208506A (ja) 拡張記憶制御装置
JPH04311225A (ja) マイクロプロセッサ命令実行方式
JP2007241629A (ja) 情報処理装置及び情報処理方法をコンピュータに実行させるためのプログラム
JPH06208532A (ja) 拡張記憶制御装置
JPH0850567A (ja) データ転送装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030527

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060508

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees