JPH09265446A - バス制御装置 - Google Patents

バス制御装置

Info

Publication number
JPH09265446A
JPH09265446A JP7284296A JP7284296A JPH09265446A JP H09265446 A JPH09265446 A JP H09265446A JP 7284296 A JP7284296 A JP 7284296A JP 7284296 A JP7284296 A JP 7284296A JP H09265446 A JPH09265446 A JP H09265446A
Authority
JP
Japan
Prior art keywords
bus
priority
control
control bus
bus master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7284296A
Other languages
English (en)
Inventor
Yoshinobu Amano
由信 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP7284296A priority Critical patent/JPH09265446A/ja
Publication of JPH09265446A publication Critical patent/JPH09265446A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 プログラム群ごとに、制御バスの使用権につ
き優先順位をプログラム群内に設定するにより、制御バ
スの使用を円滑化する。 【解決手段】 バスマスタ2,3,4で実行されるプロ
グラム群内に、プログラム群ごとの制御バス1の優先順
位を設定する。この優先順位は当該プログラムを実行す
るときに、優先順位レジスタ7に保持され、一方、現時
点の制御バス1の優先順位は状態表示レジスタ18に表
示される。制御バス監視部5は、制御バス1上の制御バ
ス使用状態を監視しており、使用権決定部8は、バスマ
スタ2,3,4から制御バス使用要求があると、優先順
位レジスタ7,状態表示レジスタ18の内容に基づき制
御バス1の使用権を決定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はデータ処理装置のバ
ス制御装置に関する。
【0002】
【従来の技術】従来のバス制御装置は、ハードウェアで
決まられた一方的な優先順位に従いバスの使用権が割り
振られている。又、処理中のバスマスタよりも別のバス
マスタの処理が重要である場合においても処理中のバス
マスタの終了を待ってからでないと、重要な処理が行わ
れない構成になっている。
【0003】
【発明が解決しようとする課題】この従来のバス制御装
置では、ハードウェアで決まられた一方的な優先順位に
従いバスの使用権が割り振られているため、優先順位の
低いバスマスタの処理が重要とされる場合であっても優
先順位の高い(その状況では処理の優先権が低い)バス
マスタの処理が終わるまで待たされていた為、制御バス
の使用が優先順位に従った処理通りに円滑に行えずシス
テム全体の性能及び信頼性の低下を招くという問題点が
ある。
【0004】
【課題を解決するための手段】本発明のバス制御装置
は、複数バスマスタにより使用される制御バスの優先順
位を前記バスマスタにおけるプログラム群単位にプログ
ラム群内に設定し、該優先順位に従って前記バスを切換
え使用することを特徴とする。
【0005】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
【0006】図1は、本発明の一実施例を示すブロック
図であり、制御バス1と、3つのバスマスタ2,3,4
と、制御バス監視部5から成り、さらに制御バス監視部
5は制御バス情報保持部6,優先順位レジスタ7および
使用権決定部8を有し、使用権決定部8は状態表示レジ
スタ18を含む。
【0007】バスマスタ2と、バスマスタ3と、バスマ
スタ4と、制御監視部5内の制御バス情報保持部6およ
び優先順位レジスタ7は制御バス1に接続され、制御バ
ス監視部5内の使用権決定部8は優先順位レジスタ7及
びバスマスタ2,3,4と接続されている。
【0008】使用要求信号としてバスマスタ2,3,4
から出力される各制御バス使用要求信号9,10,11
は使用権決定部8に入力し、使用権決定部8からは、制
御バス処理中断信号12,13,14をそれぞれバスマ
スタ2,3,4に出力する。また、使用権決定部8か
ら、バスマスタ2,3,4にそれぞれ制御バス処理許可
信号15,16,17を出力する。
【0009】優先順位レジスタ7は、バスマスタ2,
3,4の優先順位を保持するものであり、本実施例では
3つのバスマスタ2,3,4を有していることにより3
ビットで構成されている。表示内容は、 バスマスタ2>バスマスタ3>バスマスタ4:100z バスマスタ3>バスマスタ2>バスマスタ4:010z バスマスタ4>バスマスタ2>バスマスタ3:001z バスマスタ2>バスマスタ4>バスマスタ3:110z バスマスタ3>バスマスタ4>バスマスタ2:011z バスマスタ4>バスマスタ3>バスマスタ2:101z である。ここに、不等号は優先順位を表わし、例えば、
バスマスタ2>バスマスタ3>バスマスタ4では、バス
マスタ2,3,4の順に優先度が高く、このときの優先
順位レジスタ7の内容は100z であることを示す。
【0010】状態表示レジスタ18は、バスマスタ2,
3,4のうちのいずれのバスマスタが制御バス1を使用
しているかを表示し、同様に3ビットで構成されてい
る。表示内容は、 バスマスタ2が使用中:100z バスマスタ3が使用中:010z バスマスタ4が使用中:001z いま、プログラマが、制御バス1の優先順位がバスマス
タ4>バスマスタ3>バスマスタ2で実行させたいプロ
グラム群Aと、優先順位がバスマスタ3>バスマスタ2
>バスマスタ4で実行させたいプログラム群Bを本デー
タ処理装置で実行する場合について説明する。
【0011】プログラマはあらかじめ実行させたいプロ
グラム群にデータ処理装置の優先順位を示すフラグを追
加しておく。
【0012】優先順位レジスタ7は、立ち上げ終了後、
デフォルト値であるバスマスタ2>バスマスタ3>バス
マスタ4の優先順位を示す100z が設定される。その
後、プログラム群Aが実行状態になったとき制御バス監
視部5はプログラム群A内のプログラマが設定したフラ
グを監視し、優先順位レジスタ7をバスマスタ4>バス
マスタ3>バスマスタ2となるよう101z に設定す
る。その後、プログラム群Aが実行される。
【0013】プログラムAのなかで、最初にバスマスタ
3が制御バス1を使用して処理を開始した後にバスマス
タ4から使用要求が出たとする。この場合、先ず、バス
マスタ3は制御バス使用要求信号10を優先権決定部8
に送る。優先権決定部8では、まだどのバスマスタも制
御バス1を使用していない(状態表示レジスタ18が0
00z である)ことにより、バスマスタ3に制御バス使
用許可信号16を出力して使用開始を指示するととも
に、バスマスタ3が制御バス1を使用していることを表
示するために状態表示レジスタ18を010z に書き換
える。そしてバスマスタ3による処理が開始され、他の
バスマスタより使用要求がない場合はこのまま終了す
る。
【0014】しかし、本ケースに置いては、バスマスタ
3が制御バス1使用中にバスマスタ4から制御バス使用
要求信号9を出力して優先権決定部8に使用要求があっ
た場合を想定しているので、バスマスタ4から使用要求
が出た時点で制御バス1の使用権を優先しなければなら
ない。この場合、優先順位レジスタ7の101z と状態
表示レジスタ18の010z を使用権決定部8で比較を
行い、前述の不等号表示の優先順位に従ってバスマスタ
2の要求の方が優先権が高いことを認識する。そして、
処理が行われているバスマスタ3の制御バス1の使用状
況及びデータを制御バス情報保持部6に格納し、制御バ
ス1の使用を中止すべく制御バス処理中断信号13を出
力してバスマスタ3に中断指示を送り、バスマスタ3の
処理を中断し、バスマスタ4に制御バス処理許可信号1
5を出力して制御バス1の使用の開始を指示する。
【0015】その後、バスマスタ4が制御バス1の使用
を終了した後、制御バス情報保持部6のデータを基にバ
スマスタ2に制御バス処理許可信号15を出力して、処
理の再開を指示することにより、中断していた処理を再
開始して実施できる。
【0016】そして、プログラム群Aが終了しプログラ
ム群Bを実行する際、制御バス監視部5はプログラム群
B内のプログラマが設定したフラグを監視し、優先順位
レジスタ7をバスマスタ3>バスマスタ2>バスマスタ
4となるよう101z から010z に設定を変更する。
その後、プログラム群Bが実行される。
【0017】なお、以上に述べた実施においては、制御
バスの使用切換えは、優先するバス使用要求がある度に
行うが、これに代えて、優先するバス使用要求が所定回
数だけ連続してあったときに行うようにしてもよい。こ
のような設置は、すぐに元のバス使用要求がある場合等
に有効となる。
【0018】
【発明の効果】本発明によれば、以上説明したように、
プログラム群の各々でプログラマが任意に設定できる制
御バスの優先順位で処理を実行でき、優先順位の低いバ
スマスタが処理中であっても優先順位の高いバスマスタ
から使用要求が出た場合、優先順位の低いバスマスタの
処理を中断し優先順位の高いバスマスタの処理を待たず
に出来る上、中断された優先順位の低いバスマスタの処
理が優先順位の高いバスマスタの処理終了後、継続して
実行することが出来ことで、プログラマがプログラム作
成の際どのバスマスタを優先させるかを考慮して作成し
フラグに記述するか、考慮して作成しなくてもどのバス
マスタの処理を優先させたいかをフラグに記述すること
で、データ処理装置の制御バスをプログラマに沿った形
で制御し円滑活用ができ、性能を最大限に行かすことが
出来る。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【符号の説明】
1 制御バス 2〜4 バスマスタ 5 制御バス監視部 6 制御バス情報保持部 7 優先順位レジスタ 8 使用権決定部 9〜11 制御バス使用要求信号 12〜14 制御バス処理中断信号 15〜17 制御バス処理許可信号 18 状態表示レジスタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数バスマスタにより使用される制御バ
    スの優先順位を前記バスマスタにおけるプログラム群単
    位にプログラム群内に設定し、該優先順位に従って前記
    バスを切換え使用することを特徴とするバス制御装置。
  2. 【請求項2】 前記バスの切換えは、優先するバス使用
    要求が所定回数だけ連続してあったときに行うことを特
    徴とする請求項1記載のバス制御装置。
  3. 【請求項3】 複数のバスマスタからなるデータ処理装
    置内の制御バスの使用を制御するバス制御装置におい
    て、 前記設定された優先順位を保持する優先順位レジスタ
    と、どのバスマスタが前記制御バスを使用しているかを
    表示する状態表示レジスタを有し、該状態表示レジスタ
    および前記優先順位レジスタの各内容と前記複数のバス
    マスタから送られてくる制御バス使用要求とから前記制
    御バスの使用権を決定して前記状態表示レジスタを更新
    する使用権検定部を有して、前記制御バスの使用状態を
    監視し、他バスマスタから出された制御バス使用要求の
    使用順位が高い場合には、制御バスを使用中のバスマス
    タに使用の中断を指示するとともに、中断終了後の継続
    処理に備えて必要な情報を保持するための制御バス情報
    保持部をも有する制御バス監視部を設けたことを特徴と
    するバス制御装置。
JP7284296A 1996-03-27 1996-03-27 バス制御装置 Pending JPH09265446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7284296A JPH09265446A (ja) 1996-03-27 1996-03-27 バス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7284296A JPH09265446A (ja) 1996-03-27 1996-03-27 バス制御装置

Publications (1)

Publication Number Publication Date
JPH09265446A true JPH09265446A (ja) 1997-10-07

Family

ID=13501058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7284296A Pending JPH09265446A (ja) 1996-03-27 1996-03-27 バス制御装置

Country Status (1)

Country Link
JP (1) JPH09265446A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456696B1 (ko) * 2002-05-21 2004-11-10 삼성전자주식회사 집적회로장치의 버스중재기
KR100484150B1 (ko) * 2002-07-31 2005-04-18 삼성전자주식회사 버스 중재방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456696B1 (ko) * 2002-05-21 2004-11-10 삼성전자주식회사 집적회로장치의 버스중재기
KR100484150B1 (ko) * 2002-07-31 2005-04-18 삼성전자주식회사 버스 중재방법 및 장치

Similar Documents

Publication Publication Date Title
JPH0268632A (ja) 割込み制御装置
JP3055917B2 (ja) データ転送制御装置
US6806872B2 (en) Video signal processing system
KR100708096B1 (ko) 버스 시스템 및 그 실행 순서 조정방법
JP3525518B2 (ja) データ転送装置
JP2996183B2 (ja) Dma機能を備えたデータ処理装置
JPH09265446A (ja) バス制御装置
JPH08161254A (ja) 情報処理システムおよびそのバス調停方式
JP2594600B2 (ja) シングルチップマイクロコンピュータ
JP2636722B2 (ja) マルチタスク実行管理方式
JPH09223102A (ja) ダイレクトメモリアクセスコントローラ
JP2947195B2 (ja) 割り込みマスク制御方式
JP2004118300A (ja) Dmaコントローラ
JPH05134980A (ja) バスシステム
JP4535663B2 (ja) ステートマシン制御方式およびステートマシン
JP2896207B2 (ja) A/d変換装置
JP2001014266A (ja) Dma転送回路およびdma転送方法
JPH09190317A (ja) 印刷装置および印刷方法
JPH0789323B2 (ja) 多重割込制御方式
JPH0157379B2 (ja)
JPH05151143A (ja) Dmaコントローラ内蔵コンピユータの割り込み処理方式
JPH06314249A (ja) データ転送装置
JP3362673B2 (ja) チャネルコントロール装置
JPH0773136A (ja) コンピュータシステムの動作方法
JP2004220309A (ja) マルチプロセッサシステム