JP2512119B2

JP2512119B2 - マイクロプロセッサ

Info

Publication number: JP2512119B2
Application number: JP63312271A
Authority: JP
Inventors: 順二曽我; 博水口; 宰司國平
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-12-09
Filing date: 1988-12-09
Publication date: 1996-07-03
Anticipated expiration: 2011-07-03
Also published as: JPH02157957A

Description

【発明の詳細な説明】産業上の利用分野本発明は出力ポートを介して出力される信号のタイム
ベースエラーの少ないマイクロプロセッサに関するもの
である。

従来の技術近年、ノイマン式のマイクロプロセッサはあらゆる方
面で多用されており、その構成としては、順次実行され
る命令群からなるプログラムを格納するプログラム格納
手段と、ディジタルデータの読み書きが可能なデータ格
納手段と、ディジタルデータの演算を実行する演算手段
と、前記データ格納手段の入出力端子と前記演算手段の
入出力端子を接続するデータバスと、前記プログラム格
納手段から送出される命令に基づいて前記データ格納手
段と前記演算手段の動作をコントロールするコントロー
ル手段と、命令の実行タイミング信号を発生するタイミ
ングジェネレータと、前記タイミングジェネレータの出
力に基づいて前記プログラム格納手段に格納された特定
の命令を選択する命令選択手段を備えているものがあ
る。例えば、特公昭58−33584号公報（以下、文献１と
略記する。）に示されている。

発明が解決しようとする課題ところで、前記文献１に示されるようなノイマン方式
のマイクロプロセッサはあらかじめ定められた順序にし
たがってデータの処理を実行していくために、プログラ
ムが膨大となるにつれて非同期で入力される外部データ
の取り込みやそれに基づくデータの処理のサイクルが長
くなり、その結果、事象が発生してからマイクロプロセ
ッサから出力信号が送出されるまでの時間のばらつき、
すなわち、タイムベースエラーがかなり大きくなるとい
う問題を有している。このような問題に対して、従来は
割り込みという手段が用いられてきたが、割り込み要求
があってもその時点で実行している命令を処理してしま
わないと割り込み処理に移行できないため、マイクロプ
ロセッサが割り込みを受け付けてから、実際に割り込み
サービスルーチンを開始するまでの時間そのものにタイ
ムベースエラーが発生してしまっていた。

本発明はかかる点に鑑み、タイムベースエラーの少な
いマイクロプロセッサを提供することを目的とする。

課題を解決するための手段前記した問題点を解決するために本発明のマイクロプ
ロセッサは、プリセットがデータバスから供給されるタ
イマー手段と、プログラム格納手段から送出される命令
に基づいてプログラム格納手段から送出される命令に基
づいてデータバスを介してデータの読み書きが可能なマ
スターラッチ部と、タイマー手段からの出力信号によっ
てマスターラッチ部のデータを反り込むことができ、プ
ログラム格納手段から送出される命令に基づいて前記デ
ータバスへデータを送出するスレイブラッチ部からなる
出力ポートを備えている。

作用本発明では前記した構成によって、出力ポートを介し
て出力される信号のタイムベースエラーの少ないマイク
ロプロセッサを得ることができる。

実施例以下、本発明の実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例におけるマイクロプロセッ
サの構成図を示したものである。第１図において、順次
実行される命令群からなるプログラムが格納されるプロ
グラマブルロジックアレイ（図中においてPLAなる略記
号で示されている。以下、PLAと略記する）100と、ディ
ジタルデータの読み書きを行うランダムアクセスメモリ
（以下、RAMと略記する）200およびレジスタファイル25
0と、ディジタルデータの算術および論理演算を実行す
る第１の演算器（一般にはALUなる略記号で示される）3
00および第２の演算器350と、RAM200およびレジスタフ
ァイル250の共通の入出力端子と演算器300,350の入出力
端子を接続するデータバス400と、PLA100から送出され
る命令に基づいてRAM200,レジスタファイル250と演算器
300,350の動作をコントロールするコントロールバス450
と、外部クロック入力端子10に供給されるクロック信号
をもとに命令の実行タイミング信号を発生するタイミン
グジェネレータ500と、タイミングジェネレータ500の出
力に基づいてPLA100に格納された特定の命令を選択する
第１のプログラマブルカウンタ600と、第１のプログラ
マブルカウンタ600による命令の選択に続いてタイミン
グジェネレータ500の出力に基づいてPLA100の特定の命
令を選択する第２のプログラマブルカウンタ650と、第
２のプログラマブルカウンタ650によって選択された実
行されてプログラムの開始位置が第１のプログラマブル
カウンタ600によって選択された命令によって格納され
るウィンドウ700を備えている。

また、タイミングジェネレータ500の出力信号がクロ
ック信号として供給される16ビットのカウンタ800と、
カウンタ800のカウント値をデータバス400に送出するた
めのスイッチ回路900と、カウンタ800の特定のビット出
力信号と第１のプログラマブルカウンタ600の特定のカ
ウント値を示す出力信号（例えば、［000・・00］をデ
コードする出力信号。）の周波数比較を行って、プログ
ラムが無限ループに突入したときなどに第１のプログラ
マブルカウンタ600と第２のプログラマブルカウンタ650
をリセットする周波数比較器1000を備えている。

さらに、タイミングジェネレータ500の出力信号をク
ロック信号とし、外部信号入力端子20に印加される信号
のエッジが到来したときもしくはプログラムによってス
タートさせられたときに動作するタイマー1100と、タイ
マー1100の出力信号によってマスターラッチ部のデータ
がスレイブラッチ部に転送されるマスタースレイブ形式
になっていて、しかもデータバス400を介して直接デー
タを読み書きできる両ラッチ部から構成されている出力
ポート1200と、データバス400に送出されるデータを取
り込んでアナログ電圧に変換するＤ−Ａコンバータ1300
と、コントロールバス450に送出される指令にしたがっ
てデータバス400に特定のデータを送出する読みだし専
用メモリ（以下、ROMと略記する）1400と、RAM200およ
びレジスタファイル250のアドレスを選択する（RAM200
およびレジスタファイル250はたがいに異なるアドレス
上に配置されている。）アドレスデコーダ1500ならびに
ROM1400のアドレスを選択するアドレスデコーダ1600を
備えている。

なお、入力コントローラ1700は、外部信号入力端子3
0,40,50,60,70,80に印加される入力信号のエッジが到来
したときに、その時点のカウンタ800のカウント値をレ
ジスタファイル250の中の特定のレジスタに転送させる
（同時に複数の入力信号のエッジが到来したときには、
複数のレジスタが選択される。）とともに、図示されて
いない入力信号受け付けフラグをセットする機能を有し
ている。

以上のように構成されたマイクロプロセッサについ
て、第１図に示した構成図と、第２図に示した主要部の
タイミングチャートによりその動作を説明する。

まず、第２図Ａは第１図の外部クロック入力端子10に
供給されるクロック信号波形を示したものであり、第２
図Ｂはタイミングジェネレータ500を介してカウンタ800
およびタイマー1100,入力コントローラ1700に供給され
るクロック信号波形を示したものであり、第２図C,Dは
それぞれタイミングジェネレータ500を介して第1,第２
のプログラマブルカウンタ600,650に供給されるクロッ
ク信号波形を示したものである。また、第２図ＥはPLA1
00からコントロールバス450に送出される命令の実行サ
イクルを表している。さらには、第２図Ｆはデータバス
400に送出されるデータの切り換えサイクルを表してい
る。

つまり、第１のプログラマブルカウンタ600によってP
LA100の特定の命令が選択されて、第２図ＥのＭ記号を
付したタイミングにおいてコントロールバス450にその
命令が送出された後に、第２のプログラマブルカウンタ
650によって選択された命令が、第２図ＥのＳ記号を付
したタイミングにおいてコントロールバス450に送出さ
れることになる。第２図Ｆに示されたデータバス400に
切り換え期間が第２図Ｅに示されたコントロールバス45
0のそれに比べて半分になっているのは、第２図Ｂの信
号波形がアクティブレベルにある期間を入力コントロー
ラ1700によるカウンタ800のカウント値のレジスタファ
イル250への転送に割り当てているためである。なお、
第1,第２のプログラマブルカウンタはそれぞれ第２図C,
Dの矢印を付したエッジにおいてカウント値を更新させ
られるが、第２図Ｅにおいて、実際に命令がコントロー
ルバス450に送出されるタイミングが半周期遅らされて
いるのは、PLA100での遅延マージンを考慮したためであ
る。

このように、第１図に示したマイクロプロセッサで
は、PLA100に対し第１のプログラマブルカウンタ600と
第２のプログラマブルカウンタ650が時分割で交互にア
ドレッシングを行うことになるが、両者が独立して別個
の処理を実行するのではなく、第１のプログラマブルカ
ウンタ600による命令群の実行に伴って発生する事後処
理を第２図のプログラマブルカウンタ650によって実行
される処理において引き受ける形をとっている。このた
め、ウィンドウ700には第２のプログラマブルカウンタ6
50による処理の開始位置が格納される。

さて、第３図は第１図のタイマー1100と出力ポート12
00の内部構成図を示したもので、タイミングジェネレー
タ500からの出力信号が信号線路1101およびANDゲート11
02を介してクロック信号としてタイマーカウンタ1103に
供給され、データバス400からのプリセットデータと、
ローカルバス1110からのあらかじめ準備された固定のプ
リセットデータが切換器1104に供給され、必要に応じて
タイマーコントローラ1150からの切換信号によって切り
換えられてタイマーカウンタ1103にプリセットされる。

タイマーコントローラ1150は、信号線路1105を介して
外部信号のエッジが到来したときには固定のプリセット
データをタイマーカウンタ1103にプリセットし、コント
ロールバス450の一部である信号線路451からのタイマー
スタート信号が到来したときにはデータバス400からの
プリセットデータをタイマーカウンタ1103にプリセット
する。タイマーコントローラ1150は、切換器1104に切換
信号を送出した後にタイマーカウンタ1103にプリセット
信号を送出し、次にNORゲート1106にスタート信号を送
出する。タイマーカウンタ1103がカウントダウンを開始
してそのカウント値が［00…000］になると、NORゲート
1107からの信号によってNORゲート1106とNORゲート1108
によるフリップフロップの出力状態が反転してタイマー
の動作は終了する。

なお、タイマーカウンタ1103がカウント動作を続けて
いる間は信号線路1109にはタイマー動作中を示す信号が
現れる。

一方、出力ポート1200の部分はデータバス400に送出
されるデータを取り込むマスターラッチ部1210と、信号
線路1105を介して外部入力信号の状態を取り込むレベル
ラッチ1220と、タイマー1100を構成するNORゲート1107
からの出力信号によってマスターラッチ部1210およびレ
ベルラッチ1220のデータあるいはデータバス400に送出
されるデータを取り込むスレイブラッチ部1230とからな
る。データバス400からのマスターラッチ部1210へのデ
ータの取り込みはPLA100から送出される命令によって行
われるが、マスターラッチ部1210およびレベルラッチ12
20からスレイブラッチ部1230へのデータの転送はタイマ
ー1100によって行われることになる。

また、スレイブラッチ部1230は、タイマー1100を用い
ずにPLA100から送出される命令によって直接データバス
400からデータを取り込むこともできる。

すなわち、タイムベースエラーを考慮しなくてもよい
出力信号あるいは即座に送出しなければならない出力信
号については、タイマー1100を用いなくてもPLA100から
送出される特定の命令により出力ポート1200から送出さ
せることができる。なお、マスターラッチ部1210とスレ
イブラッチ部1230に転送されたデータは、PLA100から送
出される命令によりデータバス400を介して読み取るこ
とができる。

上記説明のように、マスターラッチ部1210からスレイ
ブラッチ部1230へのデータの転送がタイマー1100によっ
て自動的に行われるように構成することによって、非同
期で入力される外部信号のエッジを検出してあらかじめ
決められた時間後に出力ポート1200から出力信号を送出
させる場合にはタイムベースエラーを最小限に押さえる
ことができる。

すなわち、第３図の信号線路1105を介して入力される
外部信号に対してはソフトウェアを介さず、ローカルバ
ス1110から供給されるプリセットデータとタイマーカウ
ンタ1103に供給されるクロック信号の周期に比例した時
間後にスレイブラッチ部1230から出力信号が送出される
ので、タイムベースエラーは実質的に前記クロック信号
の一周期以内となるが、第１図の外部信号入力端子30〜
80に印加される入力信号のエッジが到来してから一定時
間経過後に出力ポート1200を介して出力信号を送出する
場合にも同様にタイムベースエラーを最小限に押えるこ
とができる。

例えば、第１図に示した実施例において外部信号入力
端子30〜80のいずれかに印加される入力信号のエッジが
到来すると、その直後に入力コントローラ1700がその時
点のタイミング情報としてカウンタ800のカウント値を
レジスタファイル250の該当エリアに転送するので、入
力信号の正確な到来時点はソフトウェアによっても確認
することが可能であり、その時点を起点にしてソフトウ
ェアによるカウンタ（一般にはRAM200の中の任意のエリ
アに設置される。）を用いて出力ポート1200から出力信
号を送出すべき目標時点が近づくまで、他の処理を含む
巡回プログラムループにおいてチェックを続行し、目標
時点までの残り時間がタイマー1100の動作可能範囲内に
なった時点でその時間差データをデータバス400に送出
してタイマー動作を開始させれば、出力ポート1200から
はタイムベースエラーの少ない出力信号が得られる。こ
の場合には、結果的にタイマー1100と出力ポート1200の
構成がソフトウェアタイマーによるタイムベースエラー
を吸収することになる。

一方、プログラム上の処理モードにより出力ポート12
00から出力信号を即座に送出したい場合には、PLA100か
ら送出される特定の命令によりスレイブラッチ部1230へ
データバス400から直接データを転送することによっ
て、出力ポート1200からは即座に出力信号が得られる。
その他、プログラム上の処理モードによっては出力信号
のタイムベースエラーを考慮しなくてよい場合があり、
このときにもPLA100から送出される特定の命令によりス
レイブラッチ部1230へデータバス400から直接データを
転送すれば、出出ポート1200からはタイマー1100を用い
るよりも速く出力信号が得られ、また、PLA100に格納さ
れているプログラムも縮小できる。

したがって、第１図および第３図に示したマイクロプ
ロセッサでは、タイムベースエラーの少ない出力信号を
タイマーを用いることにより容易に得ることができ、さ
らにタイムベースエラーを考慮しなくてもよい出力信号
あるいは即座に送出しなければならない出力信号につい
ても、タイマーを用いることなくPLA100から送出される
特定の命令により得ることができる。

また、マスターラッチ部1210とスレイブラッチ部1230
にラッチされたデータはPLA100から送出される特定の命
令により各々自由に読み取れるので、必要に応じて現在
出力されているデータを確認することができる。また、
マスターラッチ部1210とスレイブラッチ部1230にラッチ
されたデータをソフトウェアで比較判断することがで
き、タイマーを用いて出力した時に何時データがマスタ
ーラッチ部1210からスレイブラッチ部1230に転送された
のかをソフトウェアで知ることができる。その結果、タ
イマーが動作中であることを示す第３図の信号線路1109
の代わりにソフトウェアでその役割りを果たすこともで
きる。

発明の効果以上のように、本発明のマイクロプロセッサは命令の
実行タイミング信号を発生するタイミングジェネレータ
の出力に基づいて順次実行される命令群からなるプログ
ラムを格納するプログラム格納手段に格納された特定の
命令を選択する命令選択手段と、プリセットデーサが前
記データバスから供給されるタイマー手段と、プラグラ
ム格納手段から送出される命令に基づいてデータバスを
介してデータの読み書きが可能なマスターラッチ部と、
タイマー手段からの出力信号によってマスターラッチ部
のデータを取り込むことができ、プログラム格納手段か
ら送出される命令に基づいてデータバスへデータを送出
するスレイブラッチ部からなる出力ポートを備え、タイ
マーを用いることにより出力ポートを介して出力される
信号のタイムベースエラーを少なくできるとともに、タ
イムベースエラーを考慮しなくてもよい出力信号あるい
は即座に送出しなければならない出力信号については、
タイマーを用いることなく特定の命令により送出するこ
とができ、マスターラッチ部とスレイブラッチ部にラッ
チされた各々のデータをデータバスを介して読み取れる
ので、現在出力されているデータの確認やタイマーの動
作状況を知ることのできるマイクロプロセッサを得るこ
とができ、大なる効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるマイクロプロセッサ
の構成図、第２図は第１図の主要部のタイミングチャー
ト、第３図はタイマー部と出力ポート部の具体的な構成
例を示すブロック構成図である。 100……PLA、200……RAM、300……演算器、350……演算
器、400……データバス、450……コントロールバス、50
0……タイミングジェネレータ、600……第１のプログラ
マブルカウンタ、1100……タイマー、1200……出力ポー
ト、1210……マスターラッチ部、1230……スレイブラッ
チ部。

Claims

(57)【特許請求の範囲】

【請求項１】順次実行される命令群からなるプログラム
を格納するプログラム格納手段と、ディジタルデータの
読み書きが可能なデータ格納手段と、ディジタルデータ
の演算を実行する演算手段と、前記データ格納手段の入
出力端子と前記演算手段の入出力端子を接続するデータ
バスと、前記プログラム格納手段から送出される命令に
基づいて前記データ格納手段と前記演算手段の動作をコ
ントロールするコントロール手段と、命令の実行タイミ
ング信号を発生するタイミングジェネレータと、前記タ
イミングジェネレータの出力に基づいて前記プログラム
格納手段に格納された特定の命令を選択する命令選択手
段と、プリセットデータが前記データバスから供給され
るタイマー手段と、前記プログラム格納手段から送出さ
れる命令に基づいて前記データバスを介してデータの読
み書きが可能なマスターラッチ部と、前記タイマー手段
から出力信号によって前記マスターラッチ部のデータを
取り込むことができ、前記プログラム格納手段から送出
される命令に基づいて前記データバスへデータを送出す
るスレイブラッチ部からなる出力ポートを備えてなるマ
イクロプロセッサ。
【請求項２】タイミングジェネレータからの出力信号を
クロック信号とし、データバスからのプリセットデータ
とあらかじめ準備された固定のプリセットデータとを切
り換えてプリセット可能なタイマーカウンタと、外部信
号のエッジが到来したときには前記固定のプリセットデ
ータを前記タイマーカウンタにプリセットし、コントロ
ールバスからのタイマースタート信号が到来したときに
は前記データバスからのプリセットデータを前記カウン
タにプリセットするタイマーコントローラによってタイ
マー手段を構成してなる請求項１記載のマイクロプロセ
ッサ。
【請求項３】プログラム格納手段から送出される命令に
基づいて直接データバスからデータを取り込むことがで
きるスレイブラッチ部からなる出力ポートを構成してな
る請求項１記載のマイクロプロセッサ。