JPH02287658A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロプロセッサの構成に関し、特に、出力
ポートを介して出力される信号のタイムベースエラーの
少ないマイクロプロセッサを提供するものである。

従来の技術 近年、ノイマン方式のマイクロプロセッサはあらゆる方
面で多用されており、その構成としては、順次実行され
る命令群からなるプログラムを格納するプログラム格納
手段と、ディジタルデータの読み書きが可能なデータ格
納手段と、ディジタルデータの演算を実行する演算手段
と、データ格納手段の入出力端子と演算手段の入出力端
子を接続するデータバスと、プログラム格納手段から送
出される命令に基づいてデータ格納手段と演算手段の動
作をコントロールするコントロール手段と、命令の実行
タイミング信号を発生するタイミングジェネレータと、
前記タイミングジェネレータの出力に基づいてプログラ
ム格納手段に格納された特定の命令を選択する命令選択
手段とを備えていることに特徴づけられる。また、その
代表的な構成が特公昭５８−３３５８４号公報（以下、
　「文献１」と略記する。）に示されている。

発明が解決しようとする課題 ところで、上記「文献１」に示されるようなノイマン方
式のマイクロプロセッサは、あらかじめ定められた順序
にしたがってデータの処理を実行していくために、プロ
グラムが膨大になるにつれて非同期で入力される外部デ
ータの取り込みや、それに基づくデータの処理のサイク
ルが長くなり、その結果、事象が発生してからマイクロ
プロセッサから出力信号が送出されるまでの時間のばら
つき、すなわち、タイムベースエラーがかなり大きくな
るという問題を有している。このような問題に対して、
従来は割り込みという手段が用いられてきたが、割り込
み要求があってもその時点で実行している命令を処理し
てしまわないと割り込み処理に移行できないため、マイ
クロプロセッサが割り込みを受は付けてから、実際に割
り込みサービスルーチンを開始するまでの時間そのもの
にタイムベースエラーが発生してしまう。

課題を解決するための手段 上記問題点を解決するために本発明のマイクロプロセッ
サは、基準信号クロックをカウントするフリーランニン
グカウンタと、プリセットデータがデータバスから供給
されるデータレジスタのデータとフリーランニングカウ
ンタのカウント値を比較する比較手段払　プログラム格
納手段から送出される命令に基づいてデータバスを介し
て、データの読み書きが可能なマスターラッチ部と比較
手段からの出力信号によってマスターラッチ部のデータ
またはプログラム格納手段から送出される命令に基づい
て前記データバスからのデータを取り込むスレイブラッ
チ部とからなる出力ボートとを備えている。

作用 本発明は上記構成により、出力ボートを介して出力され
る信号のタイムベースエラーの少ないマイクロプロセッ
サを得ることができる。

実施例 以下、本発明の実施例について図面を参！！？ｉＬなが
ら説明する。

第１図は本発明の一実施例におけるマイクロプロセッサ
の構成図を示したものであり、順次実行される命令群か
らなるプログラムが格納されるプログラマプルロジック
ア１／イ（図中においてＰＬＡなる略記号で示されてい
る。以下、ＰＬＡと略記する。）１００と、ディジタル
データの読み書きを行うランダムアクセスメモリ（図中
においてＲＡ’ｈｌなる略記号で示されている。以下、
ＲＡＭと略記する。）２００およびレジスタファイル２
５０と、ディジタルデータの算術および論理演算を実行
する第１の演算器（一般にはＡＬＵなる略記号で示され
る。）３００および第２の演算器３５０と、ＲＡＭ２０
０およびレジスタファイル２５０の共通の入出力端子と
演算器３００．３５０の入出力端子を接続するデータバ
ス４００と、ＰＬＡｉｏｏから送出される命令に基づい
てＲＡＭ２００．レノスタフアイル２５０と前記演算器
３００．３５０の動作ヲコントロールするコントロール
バス４５０と、外部クロック入力端子１０に供給される
クロック信号をもとに命令の実行タイミング信号を発生
するタイミングジェネレータ（図中においてＴＧなる略
記号で示されている。）５００と、タイミングジェネレ
ータ５００の出力に基づいてＰＬＡｌｏｏに格納された
特定の命令を選択する第１のプログラマブルカウンタ（
図中においてＰｃｔなる略記号で示されている。）６０
０と、第１のプログラマブルカウンタ６００による命令
の選択に続いてタイミングジェネレータ５００の出力に
基づいてＰＬＡｌｏｏの特定の命令を選択する第２のプ
ログラマブルカウンタ（図中においてＰＯ２なる略記号
で示されている。）６５０と、第２のプログラマブルカ
ウンタ８５０によって選択されて実行されるプログラム
の開始位置が第１のプログラマブルカウンタ６００によ
って選択された命令によって格納されるウィンドウ７０
０を備えている。また、タイミングジェネレータ５００
の出力信号が信号ライン２０からクロック信号として供
給される１６ビツトのクロック同期式カウンタ８００と
、カウンタ８００のカウント値をデータバス４００に送
出するためのスイッチ回路９００と、カウンタ８００の
特定のビット出力信号と第１のプログラマブルカウンタ
６００の特定のカウント値を示す出力信号（例えば、［
０００・・００］をデコードした出力信号。）との周波
数比較を行って、プログラムが無限ループに突入したと
きなどに第１のプログラマブルカウンタ８００と第２の
プログラマブルカウンタ８５０をリセットする周波数比
較器１０００を備えている。さらに、ＲＡＭ２００から
データバス４００を介して送出されるデータを格納し、
そのデータとカウンタ８００の値とを比較して一致信号
を出力する比較手段１１００と、比較手段１１００の出
力信号によってマスターラッチ部のデータがスレイブラ
ッチ部に転送されるマスタースレイブ形式になっており
、しかもデータバス４００を介して直接データを読み書
きできる両ラッチ部から構成されている出力ポート１２
００と、データバス４００に送出されるデータを取り込
んでアナログ電圧に変換するＤ−Ａコンバータ１３００
と、コントロールバス４５０に送出される指令にしたが
ってデータバス４００に特定のデータを送出する読み出
し専用メモリ（図中においてＲＯＭなる略記号で示され
ている。以下、ＲＯＭと略記する。）１４００と、ＲＡ
Ｍ２００および前記レジスタファイル２５０のアドレス
を選択する（ＲＡＭ２００およびレジスタファイル２５
０はたがいに異なるアドレス上に配置されている。）ア
ドレスデコーダ１５００ならびにＲＯＭ１４００のアド
レスを選択するアドレスデコーダ１６００を備えている
。なお、入力コントローラ１７００は、外部信号入力端
子３０゜４０．５０，８０．７０．８０に印加される入
力信号のエツジが到来したときに、その時点のカウンタ
８００のカウント値をレジスタファイル２５０の中の特
定のレジスタに転送させる（同時に複数の入力信号のエ
ツジが到来したときには、複数のレジスタが選択される
。）とともに、不図示の入力信号受は付はフラグをセッ
トする機能を有している。

以上のように構成されたマイクロプロセッサについて、
第１図に示した構成図と、第２図に示した主要部のタイ
ミングチャートによりその動作を説明する。

第２図Ａは第１図の外部クロック入力端子１０に供給さ
れるクロック信号波形を示したものである。第２図Ｂは
タイミングジェネレータ５００を介してカウンタ８００
および入力コントローラ１７００に供給されるクロック
信号波形を示したものである。第２図Ｃ，Ｄはそれぞれ
タイミングジェネレータ５００を介して第１．第２のプ
ログラマブルカウンタ８００．８５０に供給されるクロ
ック信号波形を示したものである。また、第２図ＥはＰ
ＬＡｌｏｏからコントロールバス４５０に送出される命
令の実行サイクルを表している。

さらには、第２図Ｆはデータバス４００に送出されるデ
ータの切り換えサイクルを表している。

つまり、第１のプログラマブルカウンタ６００によって
ＰＬＡｌｏｏの特定の命令が選択されて、第２図ＥのＭ
記号を付したタイミングにおいてコントロールバス４５
０にその命令が送出された後に、第２のプログラマブル
カウンタ８５０によって選択された命令が、第２図Ｅの
Ｓ記号を付したタイミングにおいてコントロールバス４
５０に送出されることになる。第２図Ｆに示されたデー
タバス４００の切り換え期間が第２図Ｅに示されたコン
トロールバス４６０のそれに比べて半分になっているの
は、第２図Ｂの信号波形がアクティブレベルにある期間
を入力コントローラ１７００によるカウンタ８００のカ
ウント値のレジスタファイル２５０への転送に割り当て
ているためである。

なお、第１．第２のプログラマブルカウンタ６００゜８
５０はそれぞれ第２図Ｃ，Ｄの矢印を付したエツジにお
いてカウント値を更新させられるが、第２図Ｅにおいて
、実際に命令がコントロールバス４５０に送出されるタ
イミングが半周期遅らされているのは、ＰＬＡｌｏｏで
の遅延マージンを考慮したためである。

このように、第１図に示したマイクロプロセッサでは、
ＰＬＡｌｏｏに対して第１のプログラマブルカウンタ６
００と第２のプログラマブルカウンタ６５０が時分割で
交互にアドレッシングを行うことになるが、両者が独立
して別個の処理を実行するのではなく、第１のプログラ
マブルカウンタ６００による命令群の実行に伴って発生
する事後処理を、第２のプログラマブルカウンタ６５０
によって実行される処理において引き受ける形をとって
いる。このために、ウィンドウ７００には第２のプログ
ラマブルカウンタ６５０による処理の開始位置が格納さ
れる。

第３図は第１図の比較手段１１００と出力ポート１２０
０の内部構成図を示したものである。

まず、データバス４００からのプリセットデータがデー
タレジスタ１１０３にプリセットされ、同時にイネーブ
ルフラグ１１０４がセットされる。

データレジスタ１１０３にデータがセットされると、コ
ンパレータ１１０２はカウンタ８００との比較動作を開
始し、セットデータとカウント値とが一致したときにＡ
ＮＤゲート１１０５にアクティブ信号を出力する。ＡＮ
Ｄゲート１１０５はコンパレータ１１０２の出力信号と
イネーブルフラグ１１０４の出力信号を入力して、スレ
イブラッチ１２０２のデータラッチ信号を円方する。Ａ
ＮＤゲ一）１１０５の出力はイネーブルフラグ１１０４
のリセット信号でもあり、イネーブルフラグ１１０４は
カウンタ８００とデータレジスタ１１０３のデータが一
致したときにリセットされる。また、イネーブルフラグ
１１０４はデータバス４００を介してＰＬＡｌｏｏから
送出される命令により読み書き可能であり、イネーブル
フラグ１１０４の出力はＡＮＤゲー）１１０５の入力端
子に入力されると共にデータ切り換え信号としてスレイ
ブラッチ１２０２に入力される。

一方、出カポ−）１２００の部分はデータバス４００に
送出されるデータを取り込むマスターラッチ部１２０１
と、比較手段１１００を構成するコンパレータ１１０２
からの出力信号によってマスターラッチ部１２０１のデ
ータを取り込むスレイブラッチ部１２０２とからなる。

データバス４００からマスターラッチ部１２０１へのデ
ータの転送は、ＰＬＡｌｏｏから送出される命令によっ
て行われるが、マスターラッチ部１２０１からスレイブ
ラッチ部１２０２へのデータの転送は、比較手段１１０
０によって行われることになる。また、スレイブラッチ
部１２０２は比較手段１１００を用いずに、ＰＬＡｌｏ
ｏから送出される命令によって直接データバス４００か
らデータを取り込むこともできる。すなわち、タイムベ
ースエラーを考慮しなくてもよい出力信号あるいは即座
に送出しなければならない出力信号については、比較手
段１１００を用いなくてもＰＬＡｌｏｏから送出される
特定の命令により出力ポート１２００から送出すること
かできる。なお、マスターラッチ部１２０１とスレイブ
ラッチ部１２０２に転送されたデータは、ＰＬＡｌｏｏ
から送出される命令によりデータバス４００を介して読
み取ることができる。

上記説明のように、マスターラッチ部１２０１からスレ
イブラッチ部１２０２へのデータの転送が比較手段１１
００によって自動的に行われるように構成することによ
って、非同期で入力される外部信号のエツジを検出して
からあらかじめ決められた時間後に出力ポート１２００
から出力信号を送出させる場合には、タイムベースエラ
ーを最小限に押さえることができる。すなわち、第１図
の外部信号入力端子３０〜８０のいずれかに印加される
入力信号のエツジが到来してから一定時間経過後に出カ
ポ−）１２００を介して出力信号を送出する場合にタイ
ムベースエラーを最小限に押さえることができる。例え
ば、第１図に示した実施例において外部信号入力端子３
０〜８０のいずれかに印加される入力信号のエツジが到
来すると、その直後に入力コントローラ１７００がその
時点のタイミング情報としてカウンタ８００のカウント
値をレジスタファイル２５０の該当エリアに転送するの
で、入力信号の正確な到来時点はソフトウェアによって
も確認することが可能であり、その時点を起点にして出
力ポート１２００から出力信号を送出すべき目標時点ま
での残り時間の時間差データをデータバス４００を介し
てデータレジスタ１１０３にセットし、比較動作を開始
させれば、出力ポート１２００からはタイムベースエラ
ーの少ない出力信号が得られる。この場合には、結果的
に比較手段１１００と出カポ−）１２００の構成がソフ
トウェアによるタイムベースエラーを吸収することにな
る。

一方、プログラム上の処理モードにより出力ポート１２
００から出力信号を即座に送出したい場合には、ＰＬＡ
ｌｏｏから送出される特定の命令によりスレイブラッチ
部１２０２ヘデータバス４００から直接データを転送す
ることによって、出力ポート１２００からは即座に出力
信号が得られる。その他、プログラム上の処理モードに
よっては出力信号のタイムベースエラーを考慮しなくて
もよい場合があり、このときにもＰＬＡｌｏｏから送出
される特定の命令によりスレイブラッチ部１２０２ヘデ
ータパス４００から直接データを転送すれば、出カポ−
）１２００からは比較手段１１００を用いるよりも速く
出力信号が得られ、また、ＰＬＡｌｏｏに格納されてい
るプログラムも縮小することができる。

したがって、第１図および第３図に示したマイクロプロ
セッサでは、タイムベースエラーの少ない出力信号を比
較手段を用いることにより容易に得ることができ、さら
にタイムベースエラーを考慮しなくてもよい出力信号あ
るいは即座に送出しなければならない出力信号について
も、比較手段を用いることなくＰＬＡｌｏｏから送出さ
れる特定の命令により得ることができる。

マスターラッチ部１２０１とスレイブラッチ部１２０２
にラッチされたデータは、ＰＬＡｌｏｏから送出される
特定の命令により各々自由に読み取れるので、必要に応
じて現在出力されているデータを確認することができる
。また、マスターラッチ部１２０１とスレイブラッチ部
１２０２にラッチされたデータをソフトウェアで比較判
断することができ、比較手段を用いて出力した時に何時
データがマスターラッチ部１２０１からスレイブラッチ
部１２０２に転送されたのかをソフトウェアで知ること
ができる。その結果、比較手段が動作中であることを示
す第３図のイネーブルフラグ１１０４の代わりにソフト
ウェアでその役割りを果たすこともできる。

さらに、データレジスタ１１０３に時間差データがセッ
トされマスターラッチ１２０１のデータがスレイブラッ
チ１２０２に出力されるまで他のデータを出力したくな
い場合、あるいはマスターラッチ１２０１のデータをあ
る時間後に必ず出力したい場合には、イネーブルフラグ
１１０４の出力を利用することによってデータバス４０
０からスレイブラッチ１２０２へのデータ転送を禁止す
ることもできる。また逆に、比較手段が動作中に即出力
したい場合には、イネーブルフラグ１１０４をソフトウ
ェアでリセットすることにより、データバス４００を介
して即出力することもできる。

以上のように本発明は、順次実行される命令群からなる
プログラムを格納するプログラム格納手段（ＰＬＡｌｏ
ｏ）と、ディジタルデータの読み書きが可能なデータ格
納手段（ＲＡＭ２００）と、ディジタルデータの演算を
実行する演算手段（演算器３００，３５０）と、前記デ
ータ格納手段の入出力端子と前記演算手段の入出力端子
を接続するデータバス４００と、前記プログラム格納手
段から送出される命令に基づいて前記データ格納手段と
前記演算手段の動作をコントロールするコントロール手
段（コントロールバス４５０）、！：、命令の実行タイ
ミング信号を発生するタイミングジェネレータ５００の
出力に基づいて前記プログラム格納手段に格納された特
定の命令を選択する命令選択手段（第１のプログラマブ
ルカウンタ８００）と、基準信号クロックをカウントす
るフリーランニングカウンタ（カウンタ８００）と、プ
リセットデータが前記データバスから供給されるデータ
レジスタのデータと前記フリーランニングカウンタのカ
ウント値とを比較する比較手段１１００と、前記プログ
ラム格納手段から送出される命令に基づいて前記データ
バスを介してデータの読み書きが可能なマスターラッチ
部と前記比較手段からの出力信号によって前記マスター
ラッチ部のデータまたは前記プログラム格納手段から送
出される命令に基づいて前記データバスからのデータを
取り込むことができるスレイブラッチ部からなる出力ポ
ート１２００とを備えたことを特徴とするものである。

発明の効果 本発明のマイクロプロセッサは以上の説明からも明らか
なように、比較手段を用いることにより出力ポートを介
して出力される信号のタイムベースエラーを少なくでき
るとともに、タイムベースエラーを考慮しなくてもよい
出力信号あるいは即座に送出しなければならない出力信
号については、比較手段を用いることなく特定の命令に
より送出することかでき、マスターラッチ部とスレイブ
ラッチ部にラッチされた各々のデータをデータバスを介
して読み取れるので、現在出力されているデータの確認
や比較手段の動作状況を知ることのできるマイクロプロ
セッサを得ることができ、大なる効果を奏する。

【図面の簡単な説明】 第１図は本発明の一実施例におけるマイクロプロセッサ
の構成図、第２図は第１図の主要部のタイミングチャー
と、第３図は比較手段と出力ボート部の具体的な構成例
を示すブロック構成図であ１００−ＰＬＡ、　　　２０
０−ＲＡＭ１３００・・・演算器、　　３５ｏ・・・演
算器、４００・・・データバス、　　４５ｏ・・・コン
トロールバス、　　５００・・・タイミングジェネレー
タ、８００・・・第１のプログラマブルカウンタ、１１
００・・・比較手段、　　１２００・・・出力ポーと、
１２０１・・・マスターラッチ部、　　１２０２・・・
スレイブラッチ部。

Claims (2)

【特許請求の範囲】
1. （１）順次実行される命令群からなるプログラムを格納
   するプログラム格納手段と、 ディジタルデータの読み書きが可能なデータ格納手段と
   、 ディジタルデータの演算を実行する演算手段と、前記デ
   ータ格納手段の入出力端子と前記演算手段の入出力端子
   を接続するデータバスと、 前記プログラム格納手段から送出される命令に基づいて
   前記データ格納手段と前記演算手段の動作をコントロー
   ルするコントロール手段と、命令の実行タイミング信号
   を発生するタイミングジェネレータと、 前記タイミングジェネレータの出力に基づいて前記プロ
   グラム格納手段に格納された特定の命令を選択する命令
   選択手段と、 基準信号クロックをカウントするフリーランニングカウ
   ンタと、 プリセットデータが前記データバスから供給されるデー
   タレジスタのデータと前記フリーランニングカウンタの
   カウント値を比較する比較手段と、前記プログラム格納
   手段から送出される命令に基づいて、前記データバスを
   介してデータの読み書きが可能なマスターラッチ部と前
   記比較手段からの出力信号によって前記マスターラッチ
   部のデータまたは前記プログラム格納手段から送出され
   る命令に基づいて前記データバスからのデータを取り込
   むことができるスレイブラッチ部とからなる出力ポート
   とを備えてなるマイクロプロセッサ。
2. （２）比較手段は、データレジスタにプリセットされた
   データとフリーランニングカウンタの値が一致したこと
   を検出し、一致検出信号を出力する請求項１記載のマイ
   クロプロセッサ。