JPH02287629A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロプロセッサの構成に関し、特に、出力
ボートを介して出力される信号のタイムベースエラーの
少ないマイクロプロセッサを提供するものである。

従来の技術 近年、ノイマン方式のマイクロプロセッサはあらゆる方
面で多用されており、その構成としては、順次実行され
る命令群からなるプログラムを格納するプログラム格納
手段と、ディジタルデータの読み書きが可能なデータ格
納手段と、ディジタルデータの演算を実行する演算手段
と、前記データ格納手段の入出力端子と前記演算手段の
入出力端子を接続するデータバスと、前記プログラム格
納手段から送出される命令に基づいて前記データ格納手
段と前記演算手段の動作をコントロールするコントロー
ル手段と、命令の実行タイミング信号を発生するタイミ
ングジェネレータと、前記タイミングジェネレータの出
力に基づいて前記プログラム格納手段に格納された特定
の命令を選択する命令選択手段とを備えていることに特
徴づけられる。また、その代表的な４７．７成が特公昭
５８−３ａ５ａ４ｙ６公報（以下、　「文献１」と略記
する。）に示されている。

発明が解決しようとする課題 ところで、上記「文献１」に示されるようなノイマン方
式のマイクロプロセッサは、あらかじめ定められた順序
にしたがってデータの処理を実行していくために、プロ
グラムが膨大になるにつれて非同期で入力される外部デ
ータの取り込みゃ、それに基づ（データの処理のサイク
ルが長くなり、その結果、事象が発生してからマイクロ
プロセッサから出力信号が送出されるまでの時間のばら
つき、すなわち、タイムベースエラーががなり太き（な
るという問題を有している６　このような問題に対して
、従来は割り込みという手段が用いられてきたが、割り
込み要求があってもその時点で実行している命令を処理
してしまわないと割り込み処理に移行できないため、マ
イクロプロセッサが割り込みを受は付けてから、実際に
割り込みサービスルーチンを開始するまでの時間そのも
のに夕・イムベースエラーが発生してしまう。

課題を解決するだめの手段 上記問題点を解決するために本発明のマイクロプロセッ
サは、基準信号クロックをカウントするフリーランニン
グカウンタと、プリセットデータがデータバスから供給
されるデータレジスタのデータと前記フリーランニング
カウンタのカウント値を比較する比較手段き、前記比較
手段の出力信号を割り込み発生信号として前記プログラ
ム格納手段へ出力する割り込み発生手段と、プログラム
格納手段から送出される命令に基づいて前記データバス
を介してデータを取り込むマスターラッチ部と前記比較
手段からの出力信号によって前記マスターラッチ部のデ
ータを取り込むスレイブラッチ部とからなる出力ボート
とを備えている。

作用 本発明は上記構成により、出力ボートを介して出力され
る信号のタイムベースエラーの少ないマイクロプロセッ
サを得ることができる。

実施例 以下、本発明の実施例について図面を参照しながら説明
する。

される命令Ｊｌｌｊからなるプログラムが格納されるプ
ログラマブルロジックアレイ（（２）中においてＰＬＡ
なる略記号で示されている。以下、ＰＬＡと略記する。

）１００と、ディジタルデータの読み書きを行うランダ
ムアクセスメモリ（図中においてＲＡＭなる略記号で示
されている。以下、ＲＡＭと略記する。）２００および
レジスタファイル２５０と、ディジタルデータの算術お
よび論理演算を実行する第１の演算器（一般にはＡＬＵ
なる略記号で示される。）３００および第２の演算器３
５０と、ＲＡＭ２００およびレジスタファイル２５０の
共通の入出力端子と演算器３００，３５０の入出力端子
を接続するデータバス４００と、ＰＬＡｌｏｏから送出
される命令に基づいてＲＡＭ２００．　　レジスタファ
イル２５０と演算器３００．３５０の動作ヲコントロー
ルするコントロールバス４５０と、外部クロック入力端
子１０＆と供給されるクロック信号をもとに命令の実行
タイミング信号を発生するタイミングジェネレータ（図
中においてＴＧなる略記号で示されている。）５００と
、タイミングジェネレータ５００の出力に基づいてＰＬ
Ａｌｏｏに格納された特定の命令を選択する第１のプロ
グラマブルカウンタ（図中においてＰＣｌなる略記号で
示されている。）６００と、第１のプログラマブルカウ
ンタ８００による命令の選択に続いてタイミングジェネ
レータ５００の出力に基づいてＰＬＡｌｏｏの特定の命
令を選択する第２のプログラマブルカウンタ（図中にお
いてＰＯ２なる略記号で示されている。）６５０と、第
２のプログラマブルカウンタ６５０によって選択されて
実行されるプログラムの開始位置が第１のプログラマブ
ルカウンタ６００によって選択された命令によって格納
されるウィンドウ７００を備えている。また、タイミン
グジェネレータ５００の出力信号が信号ライン２０から
クロック信号として供給される！８ビットのクロック同
期式カウンタ８００と、カウンタ８００のカウント値を
データバス４００に送出するためのスイッチ回路９００
と、カウンタ８００の特定のビット出力信号と第１のプ
ログラマブルカウンタ６００の特定のカウント値を示す
出力信号（例えば、　［０００・・００コをデコードし
た出力信号。）とめ周波数比較を行って、プログラムが
無限ループに突入したときなどに第１のプログラマブル
カウンタ６００と第２のプログラマブルカウンタθ５０
をリセットする周波数比較器１０００を備えている。さ
らに、ＲＡＭ２００からデータバス４００を介して送出
されるデータを格納し、そのデータとカウンタ８００の
値とを比較して一致信号を出力する比較手段１１００と
、比較手段１１００の出力信号を入力して、ＰＬＡｌｏ
ｏにあらかじめ格納しである割り込み処理プログラムの
開始位置を第１のプログラムカウンタ６００に設定する
割り込み発生手段１８００と、比較手段１１００の出力
信号によってマスターラッチ部のデータがスレイブラッ
チ部に転送されるマスタースレイブ形式になっていて、
しかもデータバス４００を介して直接データを読み書き
できる両ラッチ部から構成されている出力ポート１２０
０と、データバス４００に送出されるデータを取り込ん
でアナログ電圧に変換するＤ−Ａコンバータ１３００と
、コントロールバス４５０に送出される指令にしたがっ
てデータバス４００に特定のデータを送出する読み出し
専用メモリ（図中においてＲＯＭなる略記号で示されて
いる。以下、ＲＯＭと略記するｂ　　）１４００と、Ｒ
ＡＭ２００およびレジスタファイル２５０のアドレスを
選択する（ＲＡＭ２００およびレジスタファイル２５０
はたがいに異なるアドレス上に配置されている。）アド
レスデコーダ１５００ならびにＲＯＭ１４００のアドレ
スを選択するアドレスデコーダ１６００を備えている。

なお、入力コントローラ１７００は、外部信号入力端子
３０゜４０．５０．６０，７０．８０に印加される入力
信号のエツジが到来したときに、その時点のカウンタ８
００のカウント値をレジスタファイル２５０の中の特定
のレジスタに転送させる（同時に複数の入力信号のエツ
ジが到来したときには、複数のレジスタが選択される。

）とともに、不図示の入力信号骨は付はフラグをセット
する機能を有している。

た主要部のタイミングチャートによりその動作を説明す
る。

第２図Ａは第１図の外部クロック入力端子１０に供給さ
れるクロック信号波形を示したものである。第２図Ｂは
タイミングジェネレータ５００を介してカウンタ８００
および入力コントローラ１７００に供給されるクロック
信号波形を示したものである。第２図Ｃ，Ｄはそれぞれ
タイミングジェネレータ５００を介して第１．第２のプ
ログラマブルカウンタ８００，６５０に供給されるクロ
ック信号波形を示したものである。また、第２図ＥはＰ
ＬＡｌｏｏからコントロールバス４５０に送出される命
令の実行サイクルを表している。

さらには、第２図Ｆはデータバス４００に送出されるデ
ータの切り換えサイクルを表している。

つまり、第１のプログラマブルカウンタ６００によって
ＰＬＡｌｏｏの特定の命令が選択されて、第２図ＥのＭ
記号を付したタイミングにおいてコントロールバス４５
０にその命令が送出された後に、第２のプログラマブル
カウンタ６５０によって選択された命令が、第２図Ｅの
Ｓ記号を付したタイミングにおいてコントロールバス４
５０に送出されることになる。第２図Ｆに示されたデー
タバス４００の切り換え期間が第２図Ｅに示されたコン
トロールバス４５０のそれに比べて半分になっているの
は、第２図Ｂの信号波形がアクティブレベルにある期間
を、入力コントローラ１７００によるカウンタ８００の
カウント値のレジスタファイル２５０への転送に割り当
てているためである。なお、第１．第２のプログラマブ
ルカウンタ８００．６５０はそれぞれ第２図Ｃ，Ｄの矢
印を付したエツジにおいてカウント値を更新させられる
が、第２図Ｅにおいて、実際に命令がコントロールバス
４５０に送出されるタイミングが半周期遅らされている
のは、ＰＬＡｌｏｏでの’１３１４マージンを考慮した
ためである。

このように、第１図に示したマイクロプロセッサでは、
ＰＬＡｌｏｏに対して第１のプログラマブルカウンタ６
００と第２のプログラマブルカウンタ６５０が時分割で
交互にアドレッシングを行うことになるが、両者が独立
して別個の処理を実行するのではなく、第１のプログラ
マブルカウンタ６００による命令群の実行に伴って発生
する事後処理を、第２のプログラマブルカウンタ６５０
によって実行される処理において引き受ける形をとって
いる。このために、ウィンドウ７００には第２のプログ
ラマブルカウンタ６５０による処理の開始位置が格納さ
れる。

第３図は第１図の比較手段１１００と出カポ−）１２０
０の内部構成図を示したものである。

まず、データバス４００からのプリセットデータがデー
タレジスタ１１０３にプリセットされ、同時にイネーブ
ルフラグ１１０４がセットされる。

データレジスタ１１０３にデータがセットされる七、コ
ンパレータ１１０２は、カウンタ８００との比較動作を
開始し、セットデータとカウント値とが一致したときに
ＡＮＤゲート１１０５にアクティブ信号を出力する。Ａ
ＮＤゲー）１１０５はコンパレータ１１０２の出力信号
とイネーブルフラグ１１０４の出力信号を入力して、ス
レイブラッチ１２０２のデータラッチ信号を出力する。

ここで、ＡＮＤゲート１１０５の出力は、割り込み信号
ライン１１０６を介して第１図の割り込み発生手段１８
００に入力され、割り込み発生手段１８０ｏは第１のプ
ログラマブルカウンタ６００に割り込み信号を出力し、
ＰＬＡｌｏｏによって割り込み処理プログラムを実行さ
せる。割り込み処理プログラムでは次に出力したいデー
タをマスターラッチ１２０１にセットし１　データレジ
スタ１１０３に出力したい目標時［■データをプリセッ
トする。すなわち割り込み処理」によって、比較手段１
１００の動作が完了しマスターラッチ１２０１からスレ
イブラッチ１２０２にデータが送出されたことを、通常
処理プログラムでイネーブルフラグ１１０４あるいはス
レイブラッチ１２０２のデータにより判断することなく
即座に知ることができる。さらに、割り込み処理におい
て、続いて比較手段１１００を使用するためのデータセ
ットをおこなうことにより、通常処理プログラムの負荷
軽減と効率向上を図っている。

また、ＡＮＤゲー）１１０５の出力はイネーブルフラグ
１１０４のリセット信号でもあり、イネーブルフラグは
カウンタ８００とデータレジスタ１工０３のデータが一
致したときにリセットされる。イネーブルフラグ１１０
４は、データバス４００を介してＰＬＡｌｏｏから送出
される命令により読み書き可能であり、イネーブルフラ
グ１１０４の出力はＡＮＤゲー１−１１０５の入力端子
に入力されると共にデータ切り換え信号とじてスレイプ
ラッチ１２０２にも入力される。

一方、出カポ−）１２００の部分はデータバス４００に
送出されるデータを取り込むマスターラッチ部１２０１
と、比較手段１１００を構成するコンパレータ１１０２
からの出力信号によってマスターラッチ部１２０１のデ
ータまたはデータバス４００に送出されるデータを取り
込むスレイプラッチ部１２０２とからなる。データバス
４００からマスターラッチ部１２０１へのデータの転送
は、ＰＬＡｌｏｏから送出される命令によって行われる
が、マスターラッチ部１２０１からスレイブラッチ部１
２０２へのデータの転送は、比較手段１１００によって
行われることになる。また、スレイブラッチ部１２０２
は比較手段１１００を用いずに、ＰＬＡｌｏｏから送出
される命令によって直接データバス４００からデータを
取り込むこともできる。すなわち、タイムベースエラー
を考慮しなくてもよい出力信号あるいは即座に送出しな
ければならない出力信号については、比較手段１１００
を用いなくてもＰＬＡｌｏｏから送出される特定の命令
により出カポ−）１２００から送出することかできる。

なお、マスターラッチ部１２０１とスレイブラッチ部１
２０２に転送されたデータは、ＰＬＡｌｏｏから送出さ
れる命令によりデータバス４００を介して読み取ること
ができる。

上記説明のように、マスターラッチ部１２０１からスレ
イブラッチ部１２０２へのデータの転送が比較手段１１
００によって自動的に行われるように構成することによ
って、非同期で入力される外部信号のエツジを検出して
からあらかじめ決められた時間後に出カポ−）１２００
から出力信号を送出させる場合には、タイムベースエラ
ーを最小限に押さえることができる。すなわち、第１図
の外部信号入力端子３０〜８０のいずれかに印加される
入力信号のエツジが到来してから一定時間経過後に出カ
ポ−）１２００を介して出力信号を送出スる場合にタイ
ムベースエラーを最小限に押さえることができる。さら
に、ＡＮＤゲート１１０５の一致検出信号で割り込み信
号を発生し、割り込み処理において次に比較手段１ｉｏ
ｏを使用して出力したい出力データをマスターラッチ１
２０１に、時間データをデータレジスタ１１０３に各々
セットすることにより、通常処理で比較手段１１００の
動作状況を確認する必要がなくなり、通常処理における
負荷の軽減と処理効率向上を図ることができる。例えば
、第１図に示した実施例において外部信号入力端子３０
〜８０のいずれかに印加される入力信号のエツジが到来
すると、その直後に入力コントローラ１７００がその時
点のタイミング情報としてカウンタ８００のカウント値
をレジスタファイル２５０の該当エリアに転送するので
、入力信号の正確な到来時点はソフトウェアによっても
確認することが可能であり４　その時点を起点にして出
力ボート１２００から出力信号を送出すべき目標時点ま
での残り時間の時間差データをデータバス４００を介し
てデータレジスタ１１０３にセットし、比較動作を開始
させれば、出カポ−）１２００からはタイムベースエラ
ーの少ない出力信号が得られる。この場合には、結果的
に比較手段１１００と出カポ−）１２００の構成がソフ
トウェアによるタイムベースエラーを吸収することにな
る。

一方、プログラム上の処理モードにより出カポ−）１２
００から出力信号を即座に送出したい場合には、ＰＬＡ
ｌｏｏから送出される特定の命令によりスレイブラッチ
部１２０２ヘデータバス４００から直接データを転送す
ることによって、出カポ−）１２００からは即座に出力
信号が得られる。その他、プログラム上の処理モードに
よっては出力信号のタイムベースエラーを考慮しなくて
もよい場合があり、このときにもＰＬＡｌｏｏから送出
される特定の命令によりスレイブラッチ部１２０２ヘデ
ータバス４００から直接データを転送すれば、出カポ−
）１２００からは比較手段１１００を用いるよりも速（
出力信号が得られ、また、ＰＬＡｌｏｏに格納されてい
るプロゲラ−も縮小することができる。

したがって、第１図および第３図に示したマイクロプロ
セッサでは、タイムベースエラーの少ない出力信号を比
較手段を用いることにより容易に得ることができ、さら
にタイムベースエラーを考慮しなくてもよい出力信号あ
るいは即座に送出しなければならない出力信号について
も、比較手段１１００を用いることなくＰＬＡｌｏｏか
ら送出される特定の命令により得ることができる。

マスターラッチ部１２０１とスレイブラッチ部１２０２
にラッチされたデータは、ＰＬＡｌｏｏから送出される
特定の命令により各々自由に読み取れるので、必要に応
じて現在出力されているデータを確認することができる
。また、割り込み発生手段１８００による割り込み処理
により、マスターラッチ部１２０１とスレイブラッチ部
１２０２にラッチされたデータをソフトウェアで比較判
断することなしにマスターラッチ部１２０１からスレイ
ブラッチ部１２０２ヘデータ転送されたことを知ること
ができ、即座に次のデータセットをおこなうことができ
るので、通常処理の負荷軽減と処理効率向上を図ること
ができる。

以上のように本発明は、順次実行される命令群からなる
プログラムを格納するプログラム格納手段（ＰＬＡｌｏ
ｏ）と、ディジタルデータの読み書きが可能なデータ格
納手段（ＲＡＭ２００）と、ディジタルデータの演算を
実行する演算手段（演算器３００，３５０）と、前記デ
ータ格納手段の入出力端子と前記演算手段の人！１１力
端子を接続するデータバス４００と、前記プログラム格
納手段から送出される命令に基づいて前記データ格納手
段と前記演算手段の動作をコントロールするコントロー
ル手段（コントロールパス４５０）と、命令の実行タイ
ミング信号を発生するタイミングジェネレータ５００の
出力に基づいて前記プログラム格納手段に格納された特
定の命令を選択する命令選択手段（第１のプログラマブ
ルカウンタ６００）と、基準信号クロックをカウントす
るフリーランニングカウンタ（カウンタ８００）と、プ
リセットデータが前記データバスから供給されるデータ
レジスタのデータと前記フリーランニングカウンタのカ
ウント値を比較する比較手段１１００と、前記比較手段
の出力信号を割り込み発生信号として前記プログラム格
納手段へ出力する割り込み発生手段１８００と、前記プ
ログラム格納手段から送出される命令に基づいて前記デ
ータバスを介してデータを取り込むマスターラッチ部と
前記比較手段からの出力信号によって前記マスターラッ
チ部のデータまたは前記プログラム格納手段から送出さ
れる命令に基づいて前記データバスのデータを取り込む
ことができるスレイブラッチ部からなる出力ボート１２
００を備えたことを特徴とするものである。

発明の効果 本発明のマイクロプロセッサは以上の説明からも明らか
なように、比較手段を用いることにより出力ボートを介
して出力される信号のタイムベースエラーを少なくでき
るとともに、タイムベースエラーを考慮しなくてもよい
出力信号あるいは即座に送出しなければならない出力信
号については、比較手段を用いることなく特定の命令に
より送出することかでき、また、比較手段の一致信号で
割り込みを発生させ、割り込み処理で即座に次のデータ
セットをおこなうことにより、比較手段の動作終了を簡
単に知ることができ、さらに通常処理の負荷を軽減でき
るマイクロプロセッサを得ることができ、大なる効果を
奏する。

【図面の簡単な説明】

イミングチヤード、第３図は比較手段と出力ボート部の
具体的な構成例を示すブロック８図である。 １００・・・ＰＬＡ、　　　　２００・・・ＲＡＭ。 ３００・・・演算器、　　３５０・・・演算器、　　４
００・・・データバス、　　４５０・・・コントロール
バス、５００・・・タイミングジェネレータ、　　６０
０・・・第１のプログラマブルカウンタ、　　１１００
・・・比較手段、　　１２００・・・出カポーｌ猶　　
１２０１・・・マスターラッチ部、　　１２０２・・・
スレイブラッチ部、１８００・・・割り込み発生手段。 代理人の氏名　弁理士　栗野　１孝　はか１名Ｃｑ く ｄ≧ ― 一。 第 図 ◆ｏｏ−−データにス ず１６ローーーＲ較乎倉気

Claims (3)

【特許請求の範囲】
1. （１）順次実行される命令群からなるプログラムを格納
   するプログラム格納手段と、 ディジタルデータの読み書きが可能なデータ格納手段と
   、 ディジタルデータの演算を実行する演算手段と、前記デ
   ータ格納手段の入出力端子と前記演算手段の入出力端子
   を接続するデータバスと、 前記プログラム格納手段から送出される命令に基づいて
   前記データ格納手段と前記演算手段の動作をコントロー
   ルするコントロール手段と、命令の実行タイミング信号
   を発生するタイミングジェネレータと、 前記タイミングジェネレータの出力に基づいて前記プロ
   グラム格納手段に格納された特定の命令を選択する命令
   選択手段と、 基準信号クロックをカウントするフリーランニングカウ
   ンタと、 プリセットデータが前記データバスから供給されるデー
   タレジスタのデータと前記フリーランニングカウンタの
   カウント値とを比較する比較手段と、 前記比較手段の出力信号を割り込み発生信号として前記
   プログラム格納手段へ出力する割り込み発生手段と、 前記プログラム格納手段から送出される命令に基づいて
   、前記データバスを介してデータを取り込むマスターラ
   ッチ部と前記比較手段からの出力信号によって前記マス
   ターラッチ部のデータを取り込むスレイブラッチ部とか
   らなる出力ポートとを備えてなるマイクロプロセッサ。
2. （２）比較手段は、データレジスタにプリセットされた
   データとフリーランニングカウンタの値が一致したこと
   を検出し、一致検出信号を出力してなる請求項１記載の
   マイクロプロセッサ。
3. （３）出力ポートは、プログラム格納手段から送出され
   る命令に基づいて、データバスを介してデータが読み書
   き可能なマスターラッチ部とスレイブラッチ部とからな
   る請求項１記載のマイクロプロセッサ。