JPH0584546B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は新規なマイクロプロセツサの構成に関
し、特に、データ処理効率の高いマイクロプロセ
ツサを提供するものである。

従来の技術 近年、ノイマン方式のマイクロプロセツサはあ
らゆる方面で多用されており、その構成として
は、順次実行される命令群からなるプログラムを
格納するプログラム格納手段と、デイジタルデー
タの読み書きが可能なデータ格納手段と、デイジ
タルデータの演算を実行する演算手段と、前記デ
ータ格納手段の入出力端子と前記演算手段の入出
力端子を接続するデータバスと、前記プログラム
格納手段から送出される命令に基づいて前記デー
タ格納手段と前記演算手段の動作をコントロール
するコントロール手段と、命令の実行タイミング
信号を発生するタイミングジエネレータと、前記
タイミングジエネレータの出力に基づいて前記プ
ログラム格納手段に格納された特定の命令を選択
する命令選択手段を備えていることに特徴づけら
れる。また、その代表的な構成が特公昭58−
33584号公報（以下、文献１と略記する。）に示さ
れている。

発明が解決しようとする問題点 ところで、前記文献１に示されるようなノイマ
ン方式のマイクロプロセツサはあらかじめ定めら
れた順次にしたがつてデータの処理を実行してい
くために、プログラムが膨大になるにつれて非同
期で入力される外部データの取り込みやそれに基
づくデータの処理のサイクルが長くなるという問
題を有している。このような問題に対して、従来
は割り込みという手段を用いたり、データフロー
マシンに代表されるような非ノイマン方式のプロ
セツサが用いられてきた。しかしながら、割り込
み手段を用いる方法では、割り込みチヤンネル数
が増加するほどプロセツサ自身が割り込みサービ
スルーチンを開始するための手続き処理に多くの
時間を費やすことになり、データの処理効率が悪
化する。また、データフローマシンでは、一般
に、数値データに処理情報が付加されて巡回する
ためにシステムが大規模化する。

問題点を解決するための手段 前記した問題点を解決するために本発明のマイ
クロプロセツサは、命令の実行タイミング信号を
発生するタイミングジエネレータの出力に基づい
てプログラム格納手段に格納された特定の命令を
選択する第１の命令選択手段と、前記第１の命令
選択手段による命令の選択に続いて前記タイミン
グジエネレータの出力に基づいて前記プログラム
格納手段の特定の命令を選択する第２の命令選択
手段と、前記第２の命令選択手段によつて選択さ
れて実行されるプログラムの開始位置が前記第１
の命令選択手段によつて選択された命令によつて
格納されるウインドウ手段を備えている。

作 用 本発明では前記した構成によつて、データ処理
効率の高いマイクロプロセツサを得ることができ
る。

実施例 以下、本発明の実施例について図面を参照しな
がら説明する。

第１図は本発明の一実施例におけるマイクロプ
ロセツサの構成図を示したものであり、順次実行
される命令群からなるプログラムが格納されるプ
ログラマブルロジツクアレイ（図中において
PLAなる略記号で示されている。以下、PLAと
略記する。）１００と、デイジタルデータの読み
書きを行うランダムアクセスメモリ（図中におい
てRAMなる略記号で示されている。以下、
RAMと略記する。）２００およびレジスタフア
イル２５０と、デイジタルデータの算術および論
理演算を実行する第１の演算器（一般にはALU
なる略記号で示される。）３００および第２の演
算器３５０と、前記RAM２００および前記レジ
スタフアイル２５０の共通の入出力端子と前記演
算器３００，３５０の入出力端子を接続するデー
タバス４００と、前記PLA１００から送出され
る命令に基づいて前記RAM２００、レジスタフ
アイル２５０と前記演算器３００，３５０の動作
をコントロールするコントロールバス４５０と、
外部クロツク入力端子１０に供給されるクロツク
信号をもとに命令の実行タイミング信号を発生す
るタイミングジエネレータ（図中においてTGな
る略記号で示されている。）５００と、前記タイ
ミングジエネレータ５００の出力に基づいて前記
PLA１００に格納された特定の命令を選択する
第１のプログラマブルカウンタ（図中において
PC１なる略記号で示されている。）６００と、前
記第１のプログラマブルカウンタ６００による命
令の選択に続いて前記タイミングジエネレータ５
００の出力に基づいて前記PLA１００の特定の
命令を選択する第２のプログラマブルカウンタ
（図中においてPC２なる略記号で示されている。）
６５０と、前記第２のプログラマブルカウンタ６
５０によつて選択されて実行されるプログラムの
開始位置が前記第１のプログラマブルカウンタ６
００によつて選択された命令によつて格納される
ウインドウ７００を備えている。また、前記タイ
ミングジエネレータ５００の出力信号がクロツク
信号として供給される16ビツトのカウンタ８００
と、前記カウンタ８００のカウント値を前記デー
タバス４００に送出するためのスイツチ回路９０
０と、前記カウンタ８００の特定のビツト出力信
号と前記第１のプログラマブルカウンタ６００の
特定のカウント値を示す出力信号（例えば、［000
……00］をデコードする出力信号。）の周波数比
較を行つて、プログラムが無限ループに突入した
ときなどに前記第１のプログラマブルカウンタ６
００と前記第２のプログラマブルカウンタ６５０
をリセツトする周波数比較器１０００を備えてい
る。さらに、前記タイミングジエネレータ５００
の出力信号をクロツク信号とし、外部信号入力端
子２０に印加される信号のエツジが到来したとき
もしくはプログラムによつてスタートさせられた
ときに動作するタイマー１１００と、前記タイマ
ー１１００の出力信号によつてマスターラツチ部
のデータがスレイブラツチ部に転送されるマスタ
ースレイブ形式の出力ポート１２００と、前記デ
ータバス４００に送出されるデータを取り込んで
アナログ電圧に変換するＤ−Ａコンバータ１３０
０と、前記コントロールバス４５０に送出される
指令にしたがつて前記データバス４００に特定の
データを送出する読みだし専用メモリ（図中にお
いてROMなる略記号で示されている。以下、
ROMと略記する。）１４００と、前記RAM２０
０および前記レジスタフアイル２５０のアドレス
を選択する（前記RAM２００および前記レジス
タフアイル２５０はたがいに異なるアドレス上に
配置されている。）アドレスデコーダ１５００な
らびに前記ROM１４００のアドレスを選択する
アドレスデコーダ１６００を備えている。なお、
入力コントローラ１７００は、外部信号入力端子
３０，４０，５０，６０，７０，８０、に印加さ
れる入力信号のエツジが到来したときに、その時
点のカウンタ８００のカウント値をレジスタフア
イル２５０の中の特定のレジスタに転送させるい
同時に複数の入力信号のエツジが到来したときに
は、複数のレジスタ選択される。）とともに、図
示されてはいない入力信号受け付けフラグをセツ
トする機能を有している。

以上のように構成されたマイクロプロセツサに
ついて、第１図に示した構成図と、第２図に示し
た主要部のタイミングチヤートによりその動作を
説明する。

まず、第２図Ａは第１図の外部クロツク入力端
子１０に供給されるクロツク信号波形を示したも
のであり、第２図Ｂはタイミングジエネレータ５
００を介してカウンタ８００およびタイマー１１
００、入力コントローラ１７００に供給されるク
ロツク信号波形を示したものであり、第２図Ｃ，
Ｄはそれぞれタイミングジエネレータ５００を介
して第１、第２のプログラマブルカウンタ６０
０，６５０に供給されるクロツク信号波形を示し
たものである。また、第２図ＥはPLA１００か
らコントロールバス４５０に送出される命令の実
行サイクルを表している。さらには、第２図Ｆは
データバス４００に送出されるデータの切り換え
サイクルを表している。

つまり、第１のプログラマブルカウンタ６００
によつてPLA１００の特定の命令が選択されて、
第２図ＥのＭ記号を付したタイミングにおいてコ
ントロールバス４５０にその命令が送出された後
に、第２のプログラマブルカウンタ６５０によつ
て選択された命令が、第２図ＥのＳ記号を付した
タイミングにおいてコントロールバス４５０に送
出されることになる。第２図Ｆに示されたデータ
バス４００に切り換え期間が第２図Ｅに示された
コントロールバス４５０のそれに比べて半分にな
つているのは、第２図Ｂの信号波形がアクテイブ
レベルにある期間を入力コントロール１７００に
よるカウンタ８００のカウント値のレジスタフア
イル２５０への転送に割り当てているためであ
る。なお、第１、第２のプログラマブルカウンタ
はそれぞれ第２図Ｃ，Ｄの矢印を付したエツジに
おいてカウント値を更新させられるが、第２図Ｅ
において、実際に命令がコントロールバス４５０
に送出されるタイミングが半周期遅らされている
のは、PLA１００での遅延マージンを考慮した
ためである。

さて、第２図のタイミングチヤートに示されて
いる技術は、単にPLA１００に２種類の命令選
択手段を設け、交互に異なる命令を選択する、す
なわち、時分割で別のプログラムを実行している
だけであるから、何等新規性はない。

本発明の特徴は、第２のプログラマブルカウン
タ６５０によつて選択されて実行されるプログラ
ムの開始位置が第１のプログラマブルカウンタ６
００によつて選択された命令によつて決定される
点と、その開始位置が格納されるウインドウを設
けた点にある。

本発明によるマイクロプロセツサにおけるデー
タ処理の概念を第３図に示したデータ処理フロー
に基づいて説明する。

第３図は、第１のプログラマブルカウンタ６０
０によつて選択されて実行される命令群と第２の
プログラマブルカウンタ６５０によつて選択され
て実行される命令群の連鎖関係を図式化したもの
であり、m1、m2、m3、m4、m5、m6はそれぞ
れ第１のプログラマブルカウンタ６００によつて
実行される命令群であり、s2、s4、s5、s6はそれ
ぞれ第２のプログラマブルカウンタ６５０によつ
て実行される命令群である。

さて、第１のプログラマブルカウンタ６００に
よるプログラムの実行が第３図のａ点からスター
トしたとすると、まず、命令群m1が実行され、
処理は命令群m2に移行するが、命令群m2におい
て、あたかも従来のサブルーチンコールのような
形で第２のプログラマブルカウンタ６５０によつ
て命令群s2が起動される。ただ、従来のサブルー
チンコールと異なるのは、第１のプログラマブル
カウンタ６００は命令群m2において命令群s2を
起動させた後に命令群s2における処理の完了を持
たずに残りの命令を実行し、続く命令群m3での
処理に移行する点である。同様にして、命令群
m4、m5、m6において命令群s4、s5、s6が呼び出
されるが、これらの命令群における処理を待つこ
となく第１のプログラマブルカウンタ６００によ
る命令の実行は一巡してａ点に戻る。

これによつて、比較的多くの処理時間を必要と
する処理を命令群s2〜s6からなる外側のループに
配置しておけば、命令群m1〜m6からなる内側の
ループにおける処理は短い時間で一巡する。した
がつて、外部信号のエツジが到来したか否かのセ
ンス処理などの即断性を要する処理を内側のルー
プで行えば、短い巡回サイクルで判断処理が次々
と実行できることになる。

ただ、このようなデータ処理フローでは必然的
に外側のループの処理に多くの時間を要すること
になるので、外側のループでのデータ処理速度が
内側でのそれに比べて十分に高くないと、全体と
してのデータの処理効率は低下する。例えば、外
側のループでのデータ処理速度が内側でのそれと
同等であれば、命令群s2を実行している間に内側
のループでの処理が何回も繰り返されることにな
るが、内側のループにおいて命令群m6の実行が
完了した直後に命令群s2の実行が完了したとする
と、命令群m1の実行が行われている間は外側で
の処理は休止状態となつて処理効率が低下するだ
けでなく、命令群m2において再び命令群s2が起
動された場合には、命令群s4、s5、s6を一度も実
行することなく命令群s2を続けて２回実行してし
まうことになる。

第１図に示した本発明のマイクロプロセツサで
は第２のプログラマブルカウンタ６５０によつて
次に実行されるプログラムの開始位置をウインド
ウ７００に格納しておくことによつて前記した問
題を解決している。

第４図は、PLA１００と第１のプログラマブ
ルカウンタ６００および第２のプログラマブルカ
ウンタ６５０ならびにウインドウ７００の接続関
係を示したブロツク構成図で、PLA１００は第
１のプログラマブルカウンタ６００と第２のプロ
グラマブルカウンタ６５０によつて交互にアドレ
ツシングされ、前記PLA１００からのコントロ
ール信号とアドレス選択信号はローカルバス１５
０を介してウインドウ７００と前記第１のプログ
ラマブルカウンタ６００および前記第２のプログ
ラマブルカウンタ６５０に供給される。前記ウイ
ンドウ７００は第１および第２のアドレス格納部
７１０，７２０と、これらのいずれかを選択する
ポインター７３０と、アドレス格納部に空きエリ
アがなくなつたときにそれ以上のアドレスの格納
を拒否するリジエクシヨンフラグ７４０を有して
いる。なお、前記ポインター７３０によつて選択
されたアドレス格納部からのアドレス情報はウイ
ンドウバス７５０を介して前記第２のプログラマ
ブルカウンタ６５０に供給される。

さて、PLA１００において無条件ジヤンプ命
令や条件ブランチ命令が選択されたときには、ロ
ーカルバス１５０を介して第１、第２のプログラ
マブルカウンタ６００，６５０に直接アドレス選
択信号が送出されるが、第３の内側の処理ループ
を実行する第１のプログラマブルカウンタ６００
によつて外側の処理ループの命令群が起動された
とき、ローカルバス１５０を介してPLA１００
から送出されるアドレス選択信号はウインドウ７
００に導かれ、第２のプログラマブルカウンタ６
５０が動作中でなければ、そのままウインドウ７
００を通過して第２のプログラマブルカウンタ６
５０のプリセツトデータとなるが、第２のプログ
ラマブルカウンタ６５０が動作中の場合には、ポ
インター７３０の指す側のアドレス格納部にアド
レス情報を格納したうえでポインター７３０の出
力を反転させる。なお、このとき、ポインター７
３０の指した側のアドレス格納部に既にアドレス
情報が格納されている場合にはリジエクシヨンフ
ラグ７４０がセツトされて以後のアドレス選択信
号の受付が拒否される。

一方、第３図の外側のループを構成する各命令
群の最後には終了命令が置かれるが、PLA１０
０からこの終了命令が送出されると、第２のプロ
グラマブルカウンタ６５０には第１、第２のアド
レス格納部７１０，７２０のうち古い方のアドレ
ス情報（ポインター７３０とリジエクシヨンフラ
グ７４０の出力状態から判別できる。）のアドレ
ス格納部のアドレス情報が転送され、そのデータ
が［00……000］でなければプリセツトされたう
えで、転送したアドレス情報を格納していたアド
レス格納部がクリアされ、さらに、リジエクシヨ
ンフラグ７４０はリセツトされる。

このようにして、第３図の外側の処理ループに
おける各命令群の実行に多くの時間を要したとし
ても、第２のプログラマブルカウンタ６５０は内
側の処理ループから起動された順序にしたがつて
各命令群を次々と実行していくことができる。な
お、第４図に示した例ではウインドウ７００がア
ドレス格納部を２ケ所しか有していないので、現
在実行中の命令群も含めて３種類の命令群のバツ
フアリング能力しかないが、多くの場合、外側の
処理ループに配置される命令群は、一度処理が終
われば続いて起動されることは少なく（第３図の
データ処理フローそのものが、リアルタイム性を
要求される命令群を内側の処理ループに配置する
ことを示している。）、あまり支障はない。また、
バツフアリング能力を高めるために、ウインドウ
７００のアドレス格納部のエリアを増加させるこ
とも可能である。さらにまた、ウインドウ７００
のアドレス格納部に空きエリアがなくなつたとき
には第１のプログラマブルカウンタ６００のカウ
ント値の更新を停止させる命令を用意して第３図
のａ点に挿入したり、ハードウエア的に同様のこ
とを行うことによつて、内側の処理ループの実行
タイミングと外側の処理ループの実行タイミング
の同期をとることもできる。

ところで、第１図に示した構成図において、演
算器３００と演算器３５０の２個の演算器が用意
されているが、前記演算器３００は、第３図の内
側の処理ループにおいて主としてデータの加算お
よび減算を行い、前記演算器３５０は外側の処理
ループにおいて乗算を主体にした演算を行う。内
側の処理ループのためにそれぞれほぼ専用の演算
器を用意しているのは、加算器を用いた乗算など
を実行するときに外側の処理ループで頻繁に加算
器を使用した場合にデータのシフト操作やキヤリ
ーの処理が複雑となり、それに伴つてハードウエ
アの負担が重くなるのを回避するためである。

発明の効果 本発明のマイクロプロセツサは以上の説明から
も明らかなように、順次実行される命令群からな
るプログラムを格納するプログラム格納手段
（PLA１００）と、デイジタルデータの読み書き
が可能なデータ格納手段（RAM２００）と、デ
イジタルデータの演算を実行する演算手段（演算
器３００，３５０）と、前記データ格納手段の入
出力端子と前記演算手段の入出力端子を接続する
データバス４００と、前記プログラム格納手段か
ら送出される命令に基づいて前記データ格納手段
と前記演算手段の動作をコントロールするコント
ロール手段（コントロールバス４５０）と、命令
の実行タイミング信号を発生するタイミングジエ
ネレータ５００の出力に基づいて前記プログラム
格納手段に格納された特定の命令を選択する第１
の命令選択手段（第１のプログラマブルカウンタ
６００）と、前記第１の命令選択手段による命令
の選択に続いて前記タイミングジエネレータの出
力に基づいて前記プログラム格納手段の特定の命
令を選択する第２の命令選択手段（第２のプログ
ラマブルカウンタ６５０）と、前記第２の命令選
択手段によつて選択されて実行されるプログラム
の開始位置が前記第１の命令選択手段によつて選
択された命令によつて格納されるウインドウ７０
０を備えたことを特徴とするもので、データの処
理効率を の高いマイクロプロセツサを得ること
ができ、大なる効果を奏する。

なお、実施例においては前記プログラム格納手
段として唯一のPLA１００を用い、前記第１、
第２の命令選択手段としてそれぞれ第１、第２の
プログラマブルカウンタ６００，６５０を用いて
いるが、前記第１の命令選択手段によつて命令が
選択される第１のプログラム格納手段と、前記第
２の命令選択手段によつて命令が選択される第２
のプログラム格納手段を用いてもよく、さらに、
命令選択手段は第１のプログラマブルカウンタ６
００による方法だけでなくアドレスラツチと加算
器の組み合わせなどによつても構成できる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるマイクロプ
ロセツサの構成図、第２図は第１図の主要部のタ
イミングチヤート、第３図は本発明によるマイク
ロプロセツサでのデータ処理フローの模式図、第
４図はPLAと第１、第２の第１のプログラマブ
ルカウンタおよびウインドウの接続関係を示した
ブロツク構成図である。 １００……PLA、２００……RAM、３００…
…演算器、３５０……演算器、４００……データ
バス、４５０……コントロールバス、５００……
タイミングジエネレータ、６００……第１のプロ
グラマブルカウンタ、６５０……第２のプログラ
マブルカウンタ、７００……ウインドウ、１００
……PLA、２００……RAM、３００……演算
器、３５０……演算器、４００……データバス、
４５０……コントロールバス、５００……タイミ
ングジエネレータ、６００……第１のプログラマ
ブルカウンタ、６５０……第２のプログラマブル
カウンタ、７００……ウインドウ。

Claims (1)

1. 【特許請求の範囲】 １ 順次実行される命令群からなるプログラムを
   格納するプログラム格納手段と、デイジタルデー
   タの読み書きが可能なデータ格納手段と、デイジ
   タルデータの演算を実行する演算手段と、前記デ
   ータ格納手段の入出力端子と前記演算手段の入出
   力端子を接続するデータバスと、前記プログラム
   格納手段から送出される命令に基づいて前記デー
   タ格納手段と前記演算手段の動作をコントロール
   するコントロール手段と、命令の実行タイミング
   信号を発生するタイミングジエネレータと、前記
   タイミングジエネレータの出力に基づいて前記プ
   ログラム格納手段に格納された特定の命令を選択
   する第１の命令選択手段と、前記第１の命令選択
   手段による命令の選択に続いて前記タイミングジ
   エネレータの出力に基づいて前記プログラム格納
   手段の特定の命令を選択する第２の命令選択手段
   と、前記第２の命令選択手段によつて選択されて
   実行されるプログラムの開始位置が前記第１の命
   令選択手段によつて選択された命令によつて格納
   されるウインドウ手段を備えてなるマイクロプロ
   セツサ。 ２ 第１の命令選択手段によつて選択された命令
   に基づいて動作する第１の演算器と、第２の命令
   選択手段によつて選択された命令に基づいて動作
   する第２の演算器によつて演算手段を構成してな
   る特許請求の範囲第１項記載のマイクロプロセツ
   サ。