JPS61182135A - 処理選択方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置の処理選択方式に関し、特に
サブルーチンの選択情報をビット情報として持ち、時系
列に処理を行う処理選択方式に関するものである。

プログラムによって制御の行われるデータ処理装置は、
制御を行う処理が複数の処理系に分割されている。例え
ば、割込み原因別に処理の手順が定まっており、又処理
内容によって処理する手順、即ち処理系が異なっている
。この各処理系は、それぞれ複数のサブルーチンで構成
されている。

従ってデータ処理装置が処理を実行するに際して、処理
速度を向上させる上で、サブルーチンを如何に速く選択
するかが重要課題となる。

〔従来の技術〕

従来、データ処理装置がサブルーチンを使用して処理を
実行する場合には、他の処理を実行中に例えば、割込み
が発生すると、この割込みに対する処理を、複数のサブ
ルーチンをコールして行うが、通常割込原因及びプログ
ラムのステータスに応じて、処理が異なるのでその割込
み原因及びプログラムのステータス毎に複数のサブルー
チンコール命令を作成する方法がある。

然しなからこの方法は、新規なプログラムのステータス
を追加する必要が生じた際に、複数のサブルーチンをコ
ールする命令を追加しなければならず、大きな追加を行
う場合に、プログラムの修正量が多くなり、修正が容易
でないという問題が生ずる。

又、これに対処する為に、各サブルーチンに対応したビ
ット情報を格納するレジスタ又はメモリを設け、各処理
系のビット情報をレジスタ又はメモリに格納しておき、
該当する処理サブルーチンを処理する場合に、このレジ
スタ又はメモリを順次時系列にプログラムで参廟して実
行する方法が採用されている。

即ち、プログラムでビットを判断し、どのサブルーチン
を処理するかの判断をする方法である。

しかしながらこの方法は、時系列にレジスタをその度毎
に参照するために、処理装置の処理ステップ数が増大し
て、処理効率が悪いと云う問題を住じる。

〔発明が解決しようとする問題点〕

本発明は、以上のような従来の状況から、サブルーチン
の処理を効率よく行える処理選択方式の提供を目的とす
るものであり、プログラムの修正が容易に行えるものと
なる。

〔問題点を解決するための手段〕

複数のサブルーチンから選択されたサブルーチンをビッ
ト情報として持ち、このビット情報を時系列に出力する
手段と、各サブルーチンの先頭アドレスを格納するテー
ブルとを備え、ビットの時系列出力手段の出力によって
テーブルから処理の飛び先アドレスと復帰アドレスとを
作成する飛ぶ命令と復帰命令を用い、処理選択を行う。

〔作用〕

ビット情報による処理選択方法を採用して、プログラム
変更を容易にすると共に、サブルーチン選択ビット情報
の時系列出力手段とテーブルにょって飛び先、復帰アド
レスを作成して、処理装置のステップ数を多くせずに効
率のよい処理選択ができる。

〔実施例〕

以下、図面、を参照して本発明の実施例を詳細に説明す
る。

第１図は本発明の一実施例の要部を示すブロック図、第
２図はサブルーチン選択ビット情報の時系列出力手段を
説明するための模式図である。第２図のシフトレジスタ
１は、１６ビツトから構成されており、各ビット即ち上
位ビット１１５〜下位ビット■に対応して処理サブルー
チン“１°〜°１６゛がある。シフトレジスタ１の各ビ
ットは選択された処理サブルーチンに対応するピントが
論理「１」にセントされる。

第１図に示すようにシフトレジスタ１に選択されたビッ
ト情報が格納されている。シフトレジスタ１に、桁上げ
ビット２が設けである。シフトレジスタ１は、選択され
た処理サブルーチンに対応したビットを論理値「１」と
して格納している。

このシフトレジスタ１は左シフト動作を行う。このシフ
トレジスタ２は桁上げビット２が設けてあり、桁上げビ
ット２に「１」が格納されると、シフトレジスタ１の左
シフト動作は停止する。

このシフトレジスタ１の左シフト動作と同期してカウン
タ３は歩進する。この歩進はカウンタ３の上位４ビツト
のみ行われる。このカウンタ３にも桁上げビット４が設
けてあり、この桁上げビットも「１」となるとカウンタ
動作を停止する。

本発明を通用する飛び命令と復帰命令をそれぞれＪＳＸ
命令、　ＲＴＸ命令とする。テーブル５は図に示すよう
に、処理サブルーチン“１”〜“１６゛のアドレスが格
納されている。ここで、処理サブルーチンのアドレスは
それぞれ２バイトであるとする。若しアドレス１０００
番地（１６進）にて、ＪＳＸ命令が実行されると、ＪＳ
Ｘ命令の次、即ち処理サブルーチン゛１°のアドレス１
００２番地（１６進）がポインタレジスタ６に格納され
る。

カウンタ３の上位４ビツトは、ＪＳＸ命令が発生すると
、全て「１」にされる。即ち、カウンタ３の初期値は、
ｒｌ、１１１１０　Ｊである。その後シフトレジスタ１
は、シフト動作を開始する。２回シフトを行うと、シフ
トレジスタ１の上位２ビツト目の「１」は、桁上げビッ
ト２を「１」とすると共に、カウンタ３はｒＯ，０００
１０Ｊとなり、ｒＯ，０００１０」は加算器７の一方入
力となる。加算器７の抽入力としてポインタレジスタ６
の値、即ち１００２（１６進）が入力される。

加算器７はｒｏ、ｏｏｏｌｏ　Ｊ即ち、２と１００２　
（１６進）との加算を行い、結果の１００４　（１６進
）をレジスタ８に格納し、テーブル５の１００４番地（
１６進）の処理サブルーチン′２”の先頭アドレスのア
ドレスがプログラムカウンタ９に入れられて、処理サブ
ルーチン“２゛の処理が行われる。

処理サブルーチン゛２゛の処理が終わると、ＲＴχ命令
によって再びシフトレジスタｌが左にシフトされ、・シ
フトレジスタ１が３回シフトされ、カウンタ３はｒＯ，
０００１０Ｊからｒｏ、０１０００　Ｊとなる。

加算器７はｒＯ，ｏｌｏｏｏ　Ｊ即ち８と１００２　（
１６進）の加算を行い、１００Ａ　（１６進）を出力す
る。

１００Ａ　（１６進）の処理サブルーチン°５゛の先頭
アドレスがプログラムカウンタ９に出力され、処理サブ
ルーチン°５゛が実行される。以下同様に処理サブルー
チン゛１１”、処理サブルーチン゛１５゛が実行される
。

処理サブルーチン′１５１のＲＴＸ命令でシフトレジス
タ１の２ビツトシフトによって、桁上げビット４に「１
」が、出力されるのでカウンタ３は「１゜０００００　
Ｊのようになり、桁上げビットを含んだ値２０　（１６
進）をレジスタ６の値１００２　（１６進）に加算器７
によって加算して結果の１０２２の処理サブルーチンの
先頭アドレスを直接プログラムカウンタ９に入力する。

レジスタ８から直接プログラムカウンタ９に入力するか
、レジスタ８の内容をアドレスとしたメモリの内容をロ
ードしてプログラムカウンタ９に格納するかの選択をマ
ルチプレクサ回路１０が行う。

即ち、桁上げビット４が「１」の場合、直接格納を行い
、桁上げビット４が「０」の場合、メモリロード処理部
１１が動作するようにマルチプレクサ回路１０は切換え
を行う。又メモリのロードは、メモリロード処理部１１
にて行われることは、云うまでもない。

尚、上記１０２２番地以降には終了処理プログラムが格
納されている。

また本実施例では、ポインタレジスタ６にはテーブル５
の先頭アドレスが一連の処理サブルーチン実行中、固定
的に格納されていたが１つのサブルーチンに飛ぶ時にそ
の次のサブルーチンの先頭が格納されているアドレスに
更新して処理する方法も考えられる。その場合はカウン
タ３は、ＲＴＸのたびに初期化される。此の方法だと、
カウンタ３には現在実行中サブルーチンと次に実行する
サブルーチンの変位が入ることになる。

〔発明の効果〕

以上の説明から理解されるように、要するに本発明は、
ビット情報とテーブルとによって処理の選択が行え、プ
ログラムのステップを増大することなく効率がよく、処
理系の変更は時系列のビット情報を変更することによっ
てプログラムの修正が行え、プログラマの負荷を軽減す
る上で効果の夫きいものとなる。

【図面の簡単な説明】

第１図は本発明の一実施例の要部を示すブロック図、 第２図はビット情報の時系列出力手段を説明するための
模式図である。 図において、１はシフトレジスタ、３はカウンタ、６は
ポインタレジスタ、７は加算器、９はプログラムカウン
タをそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 プログラム及び制御情報を格納するメモリ並びに該プロ
   グラムを実行するプロセッサを有する情報処理システム
   において、複数のサブルーチンから選択された該サブル
   ーチンの処理を時系列に行うに、 前記サブルーチンの個々の区別をビット情報として表し
   該ビット情報を格納する手段と、 該ビット情報をビット単位に時系列に出力する手段と、 前記各サブルーチンの先頭アドレスを格納するテーブル
   と、 該テーブルのアドレスを格納する手段とを備え、前記ビ
   ット情報の時系列出力手段の出力によって順次、前記テ
   ーブルからサブルーチンの飛び先アドレスまたは復帰ア
   ドレスを作成することを特徴とする処理選択方式。