JPS5897737A - 割込み検出走査回路 - Google Patents
割込み検出走査回路Info
- Publication number
- JPS5897737A JPS5897737A JP19556281A JP19556281A JPS5897737A JP S5897737 A JPS5897737 A JP S5897737A JP 19556281 A JP19556281 A JP 19556281A JP 19556281 A JP19556281 A JP 19556281A JP S5897737 A JPS5897737 A JP S5897737A
- Authority
- JP
- Japan
- Prior art keywords
- address
- interrupt
- interruption
- circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の技術分野
本発明は、データ伝送装置に係り、特に外部割込み要求
を検出してその両込みアドレスと次に伝送される走査１
路のアドレスとを切替えるための割込み検出走査回路に
関する。
を検出してその両込みアドレスと次に伝送される走査１
路のアドレスとを切替えるための割込み検出走査回路に
関する。
（２）技術の背景
一般にデータ伝送装置においては、伝送データはそのデ
ータアドレスの順序に従って伝送されるが、外部から割
込み要求がある場合にはその割込みアドレスに対応する
データが伝送される必要があｐ１割込みを検出してアド
レスを切替える回路が設けられている。
ータアドレスの順序に従って伝送されるが、外部から割
込み要求がある場合にはその割込みアドレスに対応する
データが伝送される必要があｐ１割込みを検出してアド
レスを切替える回路が設けられている。
（３）従来技術と問題点
従来形の割込み検出走査回路が１１１１図に示される。
第１ＴｊＩＡの回路は、割込み選択（２）路１１．割込
み検出回路１２、割込み走査カウンタ１３、アドレス走
査回路１４、アドレス切替回路１５、おヨヒ、割込みア
ドレスレジスタ１６を有する。鎮１図の回路においては
、複数の外部割込み要求信号８１１’、 ８１２’・・
・・・・８１ ｓ／が割込み選択回路１１を介して割込
み検出回路１２に入力されている。
み検出回路１２、割込み走査カウンタ１３、アドレス走
査回路１４、アドレス切替回路１５、おヨヒ、割込みア
ドレスレジスタ１６を有する。鎮１図の回路においては
、複数の外部割込み要求信号８１１’、 ８１２’・・
・・・・８１ ｓ／が割込み選択回路１１を介して割込
み検出回路１２に入力されている。
割込み選択回路１１および割込み要求回路１２には割込
み走査カラ／り１３から０１ＩＩ込みアドレス８５’が
入力され割込み要求線８１１’、８１２’・・・・・・
ｓｘｓ’を順次走査して割込み要求の有無が検出される
。割込み要求が検出された場合には、検出回路１２から
の信号８３’によｐ１１込みアドレスが割込みアドレス
レジス／１６に記憶される。割込みアドレスレジス／１
６に記憶されたアドレスは、その時点にお＾てアドレス
走査回路１４から送出されて＾る伝送アドレスの最終タ
イミングにお＾て、アドレス切替回路１５によりアドレ
ス出力８９’として伝送される。
み走査カラ／り１３から０１ＩＩ込みアドレス８５’が
入力され割込み要求線８１１’、８１２’・・・・・・
ｓｘｓ’を順次走査して割込み要求の有無が検出される
。割込み要求が検出された場合には、検出回路１２から
の信号８３’によｐ１１込みアドレスが割込みアドレス
レジス／１６に記憶される。割込みアドレスレジス／１
６に記憶されたアドレスは、その時点にお＾てアドレス
走査回路１４から送出されて＾る伝送アドレスの最終タ
イミングにお＾て、アドレス切替回路１５によりアドレ
ス出力８９’として伝送される。
ところで、菖１図の割込み検出走査回路においては、割
込みアドレスを記憶するためのレジスタが設けられてお
り、アドレス数が増えるに従い割込みアドレスレジスタ
を増大する必要があプ装置が大盤化すると＾う欠点があ
った。
込みアドレスを記憶するためのレジスタが設けられてお
り、アドレス数が増えるに従い割込みアドレスレジスタ
を増大する必要があプ装置が大盤化すると＾う欠点があ
った。
（４）発明の目的
本発明の主な目的は、前記の従来形の問題点にかんがみ
、割込み検出走査回路において、割込みアドレスの記憶
に割込み走査カランＩを吊込るという着場にもとづき、
割込みアドレスレジスタを不要ならしめ、装置を小屋化
することにある。
、割込み検出走査回路において、割込みアドレスの記憶
に割込み走査カランＩを吊込るという着場にもとづき、
割込みアドレスレジスタを不要ならしめ、装置を小屋化
することにある。
（５）発明の構成
本発明にお＾ては、遠隔伝送装置における伝送データア
ドレスの順序を制御する走査回路と、外部からの割込み
信号を検出して次に伝送されるデータアドレスの切替え
を行うアドレス切替回路とを有する割込み検出走査回路
において、ｔｎｉ込みアドレスの記憶Ｏ几めに割込み走
査用カランＩを用いたことを特徴とする、割込み走査検
出油路が提供される。
ドレスの順序を制御する走査回路と、外部からの割込み
信号を検出して次に伝送されるデータアドレスの切替え
を行うアドレス切替回路とを有する割込み検出走査回路
において、ｔｎｉ込みアドレスの記憶Ｏ几めに割込み走
査用カランＩを用いたことを特徴とする、割込み走査検
出油路が提供される。
（６） 発明の実施例
本発明の一実施例とじての割込み走査検出回路が薦２図
に示される。第２図の回路は、割込み選択回路２１、割
込み検出回路２２、割込み走査カラン／２３、アドレス
走査回路２４、アドレス切替回路２５を有する。
に示される。第２図の回路は、割込み選択回路２１、割
込み検出回路２２、割込み走査カラン／２３、アドレス
走査回路２４、アドレス切替回路２５を有する。
割込み選択回路２１には、割込み要求１１８１１゜８１
２・・・８１％が接続されており、割込み走査カラン／
２３の出力Ｓ５に対応した割込み１求線を選択する。こ
の選択された割込み要求線の状Ｉｔ （Ｉｔ込みの有無
）が割込み検出回路２２に順次記憶てれる。一方、アド
レス走査回路２４においては、伝送データアドレスが伝
送りロックにより順次カウントされるが、伝送データア
ドレスの最終タイ（ンｌの直前にお＾て割込み検出回路
２２からの割込み検出によｐＸ＠込みがあった場合には
その割込み要求線に対応する割込みアドレスにおいて割
込み走査カウンタ２３のカウント値が停止される。伝送
データアドレスの最終タイミングにおいては、アドレス
切替回路２５は、出力アドレスを走査カウンタ２４の出
力から割込み走査カウンタ２３の出力（すなわち割込み
のあったアドレス）に切替える。従って、菖２囚の回路
にお−ては、Ｍ１図の回路における割込みアドレスレジ
スタが不要となる。
２・・・８１％が接続されており、割込み走査カラン／
２３の出力Ｓ５に対応した割込み１求線を選択する。こ
の選択された割込み要求線の状Ｉｔ （Ｉｔ込みの有無
）が割込み検出回路２２に順次記憶てれる。一方、アド
レス走査回路２４においては、伝送データアドレスが伝
送りロックにより順次カウントされるが、伝送データア
ドレスの最終タイ（ンｌの直前にお＾て割込み検出回路
２２からの割込み検出によｐＸ＠込みがあった場合には
その割込み要求線に対応する割込みアドレスにおいて割
込み走査カウンタ２３のカウント値が停止される。伝送
データアドレスの最終タイミングにおいては、アドレス
切替回路２５は、出力アドレスを走査カウンタ２４の出
力から割込み走査カウンタ２３の出力（すなわち割込み
のあったアドレス）に切替える。従って、菖２囚の回路
にお−ては、Ｍ１図の回路における割込みアドレスレジ
スタが不要となる。
（力 発明の効果
本発明によれば、割込み走査検出回路において、割込み
アドレスを記憶するレジスタを削除することができ、装
置を簡単化することによｐ１高信頼化、低価格化がａＪ
能である。
アドレスを記憶するレジスタを削除することができ、装
置を簡単化することによｐ１高信頼化、低価格化がａＪ
能である。
篤１図は、従来形の割込み走査検出回路を示す回路図、
總２図は、本発明の一実施例としての割込み走査検出回
路を示す回路図である。 （符号の説ｌ１４） １１、２１： ＩＩＩ込み選択回路、 １２．２２： 割込み検出回路、 １３、２３： Ｉｆ込み走査カウンタ、１４．２４：
アドレス走査カラン１１１５．２５ニ アドレス切替
回路、 １６ 二 割込みアドレスレジス１１８１１’、 ８
１２’・・・Ｓ１ル’、 ８１１．８１２・・・８１％
：割込み要求線、 ８２’、８２：割込み選択信号、 Ｓ３’、Ｓ３：割込み検出出力信号、 ８４’、８４二割込み走査クロック、 ｓｓ’、ｓｓ：割込み走査カウント、 ８６’、８６：伝送りロック、 ８７’、Ｓ７：伝送アドレス、 Ｓ８’、８８：伝送アドレス最終タイミング信号、Ｓ９
’、８９：伝送アドレス出力、 ８１Ｇ’、 ８１０ニアドレス切替信号、８１１’：
割込みアドレス出力。 第１図 第２鼎
路を示す回路図である。 （符号の説ｌ１４） １１、２１： ＩＩＩ込み選択回路、 １２．２２： 割込み検出回路、 １３、２３： Ｉｆ込み走査カウンタ、１４．２４：
アドレス走査カラン１１１５．２５ニ アドレス切替
回路、 １６ 二 割込みアドレスレジス１１８１１’、 ８
１２’・・・Ｓ１ル’、 ８１１．８１２・・・８１％
：割込み要求線、 ８２’、８２：割込み選択信号、 Ｓ３’、Ｓ３：割込み検出出力信号、 ８４’、８４二割込み走査クロック、 ｓｓ’、ｓｓ：割込み走査カウント、 ８６’、８６：伝送りロック、 ８７’、Ｓ７：伝送アドレス、 Ｓ８’、８８：伝送アドレス最終タイミング信号、Ｓ９
’、８９：伝送アドレス出力、 ８１Ｇ’、 ８１０ニアドレス切替信号、８１１’：
割込みアドレス出力。 第１図 第２鼎
Claims (1)
- 遠隔伝送装置における伝送データアドレスの順序を制御
する走査回路と、外部からの割込み信号を検出して次に
伝送されるデータアドレスの切替を行うアドレス切替回
路とを有する割込み検出走査回路にお＾て、該割込みア
ドレスの記憶のために割込み走査用カウンタを用＾たこ
とを特徴とする、割込み検出走査回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556281A JPS5897737A (ja) | 1981-12-07 | 1981-12-07 | 割込み検出走査回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556281A JPS5897737A (ja) | 1981-12-07 | 1981-12-07 | 割込み検出走査回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897737A true JPS5897737A (ja) | 1983-06-10 |
Family
ID=16343176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19556281A Pending JPS5897737A (ja) | 1981-12-07 | 1981-12-07 | 割込み検出走査回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182135A (ja) * | 1985-02-07 | 1986-08-14 | Fujitsu Ltd | 処理選択方法 |
-
1981
- 1981-12-07 JP JP19556281A patent/JPS5897737A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182135A (ja) * | 1985-02-07 | 1986-08-14 | Fujitsu Ltd | 処理選択方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5890255A (ja) | 並列アクセス記憶装置 | |
| JPH07105813B2 (ja) | 分散型パケット交換システム | |
| KR900015008A (ko) | 데이터 프로세서 | |
| JPS5897737A (ja) | 割込み検出走査回路 | |
| US4519025A (en) | Sense point monitor circuit | |
| JP2687324B2 (ja) | 受信バツフア制御方式 | |
| US3453607A (en) | Digital communications system for reducing the number of memory cycles | |
| JPS59151231A (ja) | 選択受信方式 | |
| JPH01269150A (ja) | バッファリング装置 | |
| SU1432535A1 (ru) | Устройство дл сопр жени абонентов с ЭВМ | |
| JPH0554316B2 (ja) | ||
| US5479165A (en) | Two-dimensional coding apparatus | |
| SU1510110A1 (ru) | Формирователь сигналов автоматических телефонных станций | |
| KR930005124B1 (ko) | 다중 팩시밀리 통신시 이미지 데이타의 페이지 끝 체크 방법 | |
| SU1608677A2 (ru) | Адаптер канал - канал | |
| SU777653A1 (ru) | Периферийный процессор дл телефонной коммутационной системы | |
| SU1185634A2 (ru) | Устройство дл сопр жени электронной вычислительной машины с телеграфными каналами св зи | |
| JPS61270952A (ja) | デ−タ伝送方式 | |
| JPS6324681Y2 (ja) | ||
| JPH0333962A (ja) | シリアルインターフェイス回路 | |
| JPH0371749A (ja) | Ａｔｍセル挿入方式 | |
| JPH11242651A (ja) | インターフェース | |
| JPH06124257A (ja) | シリアル入出力制御回路 | |
| JPH0528082A (ja) | 入出力データ転送回路 | |
| JPH0650343B2 (ja) | 目標の距離方向最大振幅検出回路 |