JP2687324B2 - 受信バツフア制御方式 - Google Patents
受信バツフア制御方式Info
- Publication number
- JP2687324B2 JP2687324B2 JP59153959A JP15395984A JP2687324B2 JP 2687324 B2 JP2687324 B2 JP 2687324B2 JP 59153959 A JP59153959 A JP 59153959A JP 15395984 A JP15395984 A JP 15395984A JP 2687324 B2 JP2687324 B2 JP 2687324B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- reception
- busy
- buffer block
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/02—Details not particular to receiver or transmitter
- H04L13/08—Intermediate storage means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はフレーム単位のデータ伝送を行うデータ伝送
装置における受信バツフアの制御方式に関するものであ
る。 〔従来技術〕 従来の複数の受信バツフアを持つデータ伝送装置にお
いては、その中のあるバツフアに受信フレームを１フレ
ーム格納したとき、残りのバツフアが空でないなら、バ
ツフアに格納されたデータの処理が終るまで、データの
受信が不可能であつた。 〔発明の目的および構成〕 本発明は以上の点に鑑み、このような問題を解決する
と共にかかる欠点を除去すべくなされたもので、その目
的は簡単な構成によつて、受信不可能な状態があまり起
らない受信バツフア制御方式を提供することにある。 このような目的を達成するため、本発明は、フレーム
単位で転送されてくる受信フレームが複数格納される複
数のバッファブロックと、受信フレームが満杯に格納さ
れたバッファブロックを検出するバッファブロック満杯
検出手段と、格納された受信フレームの処理がなされて
いるバッファブロック、もしくは、バッファブロック満
杯検出手段に検出されたバッファブロックをビジーとし
て判断するバッファブロックビジー判断手段と、複数の
バッファブロックの中でそのバッファブロックビジー判
断手段によりビジーとされていないバッファブロック
に、転送されてきた受信フレームを格納するバッファ切
換手段とを備えてなるようにしたものである。 〔実施例〕 以下、図面に基づき本発明の実施例を詳細に説明す
る。 第１図は本発明による受信バツフア制御方式を実施し
たデータ伝送装置の例を示すブロツク図で、バツフアブ
ロツクが２つの場合の実施例を示すものである。 図において、鎖線で囲んだ部分１はフレーム単位のデ
ータ伝送を行うデータ伝送装置で、このデータ伝送装置
１は、受信フレームＡを受信する受信回路２と、この受
信回路２からの受信フレームをそれぞれ格納する第１お
よび第２の受信バツフアブロツク3,4と、この第１およ
び第２のバツフアブロツク3,4のフレーム格納制御を行
うバツフア制御回路５と、上記第１および第２の受信バ
ツフアブロツク3,4にそれぞれ付随しそれぞれ受信フレ
ーム数を計数する第１および第２の受信フレーム数カウ
ンタ（バッファブロック満杯検出手段）6,7と、第１お
よび第２の受信バツフアブロツク3,4の各出力と上位装
置UPEからの出力を入力としバツフア制御回路５と第１
および第２の受信バツフアブロツク3,4をそれぞれ制御
する制御回路８およびこの制御回路８によつて制御され
送信フレームＢを送信する送信回路９によつて構成され
ている。 そして、（ａ）および（ｂ）は第１および第２の受信
フレーム数カウンタ7,6からそれぞれバツフア制御回路
５に送出される第１および第２のバツフアブロツク満杯
信号を示したものであり、（ｃ）および（ｄ）は制御回
路８から第１の受信バツフアブロツク３とバツフア制御
回路５および第２の受信バツフアブロツク４とバツフア
制御回路５にそれぞれ送出される第１および第２のバツ
フアリセツト信号、（ｅ）は受信回路２からバツフア制
御回路５と受信回路２から第１および第２の受信フレー
ム数カウンタ6,7にそれぞれ送出される受信終了パル
ス、（ｆ）および（ｇ）はバツフア制御回路５から第１
および第２の受信バツフアブロツク3,4にそれぞれ送出
される第１および第２のバツフアイネーブル信号を示し
たものである。 なお、Ｃは上位装置UPEの割り込みなどの信号を示
す。 つぎにこの第１図に示す実施例におけるフレーム格納
の動作について説明する。 まず、このデータ伝送装置１への受信フレームＡは受
信回路２を通して第１および第２の受信バツフアブロツ
ク3,4のうち、空いている何れか一方へ格納される。そ
して、第１および第２の受信バツフアブロツク3,4の何
れも空いていない場合には、受信が拒否される。そし
て、この第１および第２の受信バツフアブロツク3,4ヘ
の受信フレーム格納制御はバツフア制御回路５からの第
１および第２のバツフアイネーブル信号（ｆ），（ｇ）
によつてそれぞれ行なわれる。 いま仮に、第１のバツフアイネーブル信号（ｆ）が立
つていて（trueで）、第１の受信バツフアブロツク３に
受信フレームが１フレーム格納されたとする。 その時点で、第２の受信バツフアブロツク４が空いて
いれば、第１のバツフアイネーブル信号（ｆ）が落ち
（falseになり）、第２のバツフアイネーブル信号
（ｇ）が立ち、すなわち、trueになり、上位装置UPEに
割り込みの信号Ｃが入つて第１の受信バツフアブロツク
３に格納された受信フレームの処理が始まる。これと同
時に、もし、次にフレームが来れば、上位装置UPEのフ
レーム処理とは独立に、受信フレームの第２の受信バツ
フアブロツク４への格納が行なわれる。 第２図は第１図におけるバツフア制御回路の構成例を
示す回路図で、本発明の一実施例を示すものである。 この第２図において鎖線で囲んだ部分はバツフア制御
回路を示し、第１図と同一符号のものは相当部分を示
す。 ５−１はバツフア切換フリツプフロツプ、５−２は第
１のバッファビジーフリップフロップ（バッファブロッ
クビジー判断手段）、５−３は第２のバッファビジーフ
リップフロップ（バッファブロックビジー判断手段）
で、この第１および第２のバツフアビジーフリツプフロ
ツプ５−2,5−３の各Ｋ端子は接地されている。 そして、５−4aは第２のバツフアビジーフリツプフロ
ツプ５−３の反転出力と第１図に示す第１の受信フレー
ム数カウンタ６からの第１のバツフアブロツク満杯信号
（ａ）を入力とするオアゲート、５−4bは第１のバツフ
アビジーフリツプフロツプ５−２の反転出力と第１図に
示す第２の受信フレーム数カウンタ７からの第２のバツ
フアブロツク満杯信号（ｂ）を入力とするオアゲートで
ある。５−5aはバツフア切換フリツプフロツプ５−１の
反転出力とオアゲート５−4aの出力を入力としこれら両
入力の論理積をとるアンドゲートで、このアンドゲート
５−5aの出力はバツフア切換フリツフロツプ５−１と第
１のバツフアビジーフリツプフロツプ５−２の各Ｊ端子
に入力されるように構成されている。５−5bはバツフア
切換フリツプフロツプ５−１の非反転出力とオアゲート
５−4bの出力を入力としこれら両入力の論理積をとるア
ンドゲートで、このアンドゲート５−5bの出力はバツフ
ア切換フリツプフロツプ５−１のＫ端子およびビジーフ
リツプフロツプ５−３のＪ端子に入力されるように構成
されている。５−5cはバツフア切換フリツプフロツプ５
−１の反転出力とナンドゲート５−６の出力を入力とし
これら両入力の論理積をとり第１図に示す第１の受信バ
ツフアブロツク３に第１のバツフアイネーブル信号
（ｆ）を出力するアンドゲート、５−5dはバツフア切換
フリツプフロツプ５−１の非反転出力とナンドゲート５
−６の出力を入力としこれら両入力の論理積をとり第１
図に示す第２の受信バツフアブロツク４に第２のバツフ
アイネーブル信号（ｇ）を出力するアンドゲートであ
る。 そして、ナンドゲート５−６は第１および第２のバツ
フアビジーフリツプフロツプ５−2,5−３の各非反転出
力を入力とするよう構成され、また、第１図に示す制御
回路８からの第１および第２のバツフアリセツト信号
（ｃ），（ｄ）は第１および第２のバツフアビジーフリ
ツプフロツプ５−2,5−３の各リセツト端子RTにそれぞ
れ供給され、第１図に示す受信回路２からの受信終了パ
ルス（ｅ）はバツフア切換フリツプフロツプ５−１と第
１および第２のバツフアビジーフリツプフロツプ５−2,
5−３の各クロツク端子CKにそれぞれ供給されるように
構成されている。 つぎにこの第２図に示す実施例の動作を第１図を参照
して説明する。 まず、バツフア切換フリツプフロツプ５−１と第１お
よび第２のバツフアビジーフリツプフロツプ５−2,5−
３は、初期状態ではリセットされている。すなわち、第
１のバツフアイネーブル信号（ｆ）が立つている。 そこで、フレームが第１図の受信回路２に受信される
と、第１の受信バツフアブロツク３に格納される。そし
て、受信回路２から受信終了パルス（ｅ）が出ると、バ
ツフア切換フリツプフロツプ５−１および第１のバツフ
アビジーフリツプフロツプ５−２がセツトされ、第１の
バツフアイネーブル信号（ｆ）が落ちて（falseにな
り）、第２のバツフアイネーブ信号（ｇ）が立ち（true
になり）、第１の受信バツフアブロツク３がビジー（空
でない）となる。 したがつて、次にフレームが受信回路２で受信される
と、第２のバツフアイネーブル信号（ｇ）が立つている
（trueである）ので、受信フレームは第２のバツフアブ
ロツク４に格納される。しかし、そこで、受信回路２か
ら受信終了パルス（ｅ）が出ても、第１の受信バツフア
ブロツク３は先程ビジーになつたので、バツフア切換フ
リツプフロツプ５−１と第１および第２のバツフアビジ
ーフリツプフロツプ５−2,5−３の状態は変わらず、依
然として第２のバツフアイネーブル信号（ｇ）が立つて
いる（trueである）ので、次に受信されたフレームも第
２の受信バツフアブロツク４に格納される。 このようにして、第２の受信バツフアブロツク４に受
信フレームが次々と格納されてこの第２の受信バツフア
ブロツク４が満杯になると、第２の受信フレーム数カウ
ンタ７がそれを検出して、第２のバツフアブロツク満杯
信号（ｂ）を立てる（trueにする）。そして、最後の受
信終了パルス（ｅ）でバツフア切換フリツプフロツプ５
−１と第２のバツフアビジーフリツプフロツプ５−３が
反転し、第２のバツフアイネーブル信号（ｇ）も落ち
（false）て、第１および第２の受信バツフアブロツク
3,4は共にデイスエーブル状態となり、これ以後フレー
ムが受信されても、バツフアへの格納が拒否される。 なお、第１のバツフアビジーフリツプフロツプ５−２
と第２のバツフアビジーフリツプフロツプ５−３は、第
１の受信バツフアブロツク3,第２の受信バツフアブロツ
ク４それぞれに格納されたフレームの上位装置UPEによ
る処理が終わると、それぞれ制御回路８からの第１およ
び第２のバツフアリセツト信号（ｃ），（ｄ）によつて
リセツトされる。 以上、本発明をバツフアブロツクが２つの場合を例に
とつて説明したが、本発明はこれに限定されるものでは
なく、バツフアブロツクの数は２つ以上であれば、任意
である。 〔発明の効果〕 以上の説明から明らかなように、本発明によれば、複
雑な手段を用いることなく、複数バツフア個々を、複数
のフレームを格納できるバツフアブロツクで構成した簡
単な構成によつて、受信不可能な状態があまり起らない
データ伝送装置を実現することができるので、実用上の
効果は極めて大である。
装置における受信バツフアの制御方式に関するものであ
る。 〔従来技術〕 従来の複数の受信バツフアを持つデータ伝送装置にお
いては、その中のあるバツフアに受信フレームを１フレ
ーム格納したとき、残りのバツフアが空でないなら、バ
ツフアに格納されたデータの処理が終るまで、データの
受信が不可能であつた。 〔発明の目的および構成〕 本発明は以上の点に鑑み、このような問題を解決する
と共にかかる欠点を除去すべくなされたもので、その目
的は簡単な構成によつて、受信不可能な状態があまり起
らない受信バツフア制御方式を提供することにある。 このような目的を達成するため、本発明は、フレーム
単位で転送されてくる受信フレームが複数格納される複
数のバッファブロックと、受信フレームが満杯に格納さ
れたバッファブロックを検出するバッファブロック満杯
検出手段と、格納された受信フレームの処理がなされて
いるバッファブロック、もしくは、バッファブロック満
杯検出手段に検出されたバッファブロックをビジーとし
て判断するバッファブロックビジー判断手段と、複数の
バッファブロックの中でそのバッファブロックビジー判
断手段によりビジーとされていないバッファブロック
に、転送されてきた受信フレームを格納するバッファ切
換手段とを備えてなるようにしたものである。 〔実施例〕 以下、図面に基づき本発明の実施例を詳細に説明す
る。 第１図は本発明による受信バツフア制御方式を実施し
たデータ伝送装置の例を示すブロツク図で、バツフアブ
ロツクが２つの場合の実施例を示すものである。 図において、鎖線で囲んだ部分１はフレーム単位のデ
ータ伝送を行うデータ伝送装置で、このデータ伝送装置
１は、受信フレームＡを受信する受信回路２と、この受
信回路２からの受信フレームをそれぞれ格納する第１お
よび第２の受信バツフアブロツク3,4と、この第１およ
び第２のバツフアブロツク3,4のフレーム格納制御を行
うバツフア制御回路５と、上記第１および第２の受信バ
ツフアブロツク3,4にそれぞれ付随しそれぞれ受信フレ
ーム数を計数する第１および第２の受信フレーム数カウ
ンタ（バッファブロック満杯検出手段）6,7と、第１お
よび第２の受信バツフアブロツク3,4の各出力と上位装
置UPEからの出力を入力としバツフア制御回路５と第１
および第２の受信バツフアブロツク3,4をそれぞれ制御
する制御回路８およびこの制御回路８によつて制御され
送信フレームＢを送信する送信回路９によつて構成され
ている。 そして、（ａ）および（ｂ）は第１および第２の受信
フレーム数カウンタ7,6からそれぞれバツフア制御回路
５に送出される第１および第２のバツフアブロツク満杯
信号を示したものであり、（ｃ）および（ｄ）は制御回
路８から第１の受信バツフアブロツク３とバツフア制御
回路５および第２の受信バツフアブロツク４とバツフア
制御回路５にそれぞれ送出される第１および第２のバツ
フアリセツト信号、（ｅ）は受信回路２からバツフア制
御回路５と受信回路２から第１および第２の受信フレー
ム数カウンタ6,7にそれぞれ送出される受信終了パル
ス、（ｆ）および（ｇ）はバツフア制御回路５から第１
および第２の受信バツフアブロツク3,4にそれぞれ送出
される第１および第２のバツフアイネーブル信号を示し
たものである。 なお、Ｃは上位装置UPEの割り込みなどの信号を示
す。 つぎにこの第１図に示す実施例におけるフレーム格納
の動作について説明する。 まず、このデータ伝送装置１への受信フレームＡは受
信回路２を通して第１および第２の受信バツフアブロツ
ク3,4のうち、空いている何れか一方へ格納される。そ
して、第１および第２の受信バツフアブロツク3,4の何
れも空いていない場合には、受信が拒否される。そし
て、この第１および第２の受信バツフアブロツク3,4ヘ
の受信フレーム格納制御はバツフア制御回路５からの第
１および第２のバツフアイネーブル信号（ｆ），（ｇ）
によつてそれぞれ行なわれる。 いま仮に、第１のバツフアイネーブル信号（ｆ）が立
つていて（trueで）、第１の受信バツフアブロツク３に
受信フレームが１フレーム格納されたとする。 その時点で、第２の受信バツフアブロツク４が空いて
いれば、第１のバツフアイネーブル信号（ｆ）が落ち
（falseになり）、第２のバツフアイネーブル信号
（ｇ）が立ち、すなわち、trueになり、上位装置UPEに
割り込みの信号Ｃが入つて第１の受信バツフアブロツク
３に格納された受信フレームの処理が始まる。これと同
時に、もし、次にフレームが来れば、上位装置UPEのフ
レーム処理とは独立に、受信フレームの第２の受信バツ
フアブロツク４への格納が行なわれる。 第２図は第１図におけるバツフア制御回路の構成例を
示す回路図で、本発明の一実施例を示すものである。 この第２図において鎖線で囲んだ部分はバツフア制御
回路を示し、第１図と同一符号のものは相当部分を示
す。 ５−１はバツフア切換フリツプフロツプ、５−２は第
１のバッファビジーフリップフロップ（バッファブロッ
クビジー判断手段）、５−３は第２のバッファビジーフ
リップフロップ（バッファブロックビジー判断手段）
で、この第１および第２のバツフアビジーフリツプフロ
ツプ５−2,5−３の各Ｋ端子は接地されている。 そして、５−4aは第２のバツフアビジーフリツプフロ
ツプ５−３の反転出力と第１図に示す第１の受信フレー
ム数カウンタ６からの第１のバツフアブロツク満杯信号
（ａ）を入力とするオアゲート、５−4bは第１のバツフ
アビジーフリツプフロツプ５−２の反転出力と第１図に
示す第２の受信フレーム数カウンタ７からの第２のバツ
フアブロツク満杯信号（ｂ）を入力とするオアゲートで
ある。５−5aはバツフア切換フリツプフロツプ５−１の
反転出力とオアゲート５−4aの出力を入力としこれら両
入力の論理積をとるアンドゲートで、このアンドゲート
５−5aの出力はバツフア切換フリツフロツプ５−１と第
１のバツフアビジーフリツプフロツプ５−２の各Ｊ端子
に入力されるように構成されている。５−5bはバツフア
切換フリツプフロツプ５−１の非反転出力とオアゲート
５−4bの出力を入力としこれら両入力の論理積をとるア
ンドゲートで、このアンドゲート５−5bの出力はバツフ
ア切換フリツプフロツプ５−１のＫ端子およびビジーフ
リツプフロツプ５−３のＪ端子に入力されるように構成
されている。５−5cはバツフア切換フリツプフロツプ５
−１の反転出力とナンドゲート５−６の出力を入力とし
これら両入力の論理積をとり第１図に示す第１の受信バ
ツフアブロツク３に第１のバツフアイネーブル信号
（ｆ）を出力するアンドゲート、５−5dはバツフア切換
フリツプフロツプ５−１の非反転出力とナンドゲート５
−６の出力を入力としこれら両入力の論理積をとり第１
図に示す第２の受信バツフアブロツク４に第２のバツフ
アイネーブル信号（ｇ）を出力するアンドゲートであ
る。 そして、ナンドゲート５−６は第１および第２のバツ
フアビジーフリツプフロツプ５−2,5−３の各非反転出
力を入力とするよう構成され、また、第１図に示す制御
回路８からの第１および第２のバツフアリセツト信号
（ｃ），（ｄ）は第１および第２のバツフアビジーフリ
ツプフロツプ５−2,5−３の各リセツト端子RTにそれぞ
れ供給され、第１図に示す受信回路２からの受信終了パ
ルス（ｅ）はバツフア切換フリツプフロツプ５−１と第
１および第２のバツフアビジーフリツプフロツプ５−2,
5−３の各クロツク端子CKにそれぞれ供給されるように
構成されている。 つぎにこの第２図に示す実施例の動作を第１図を参照
して説明する。 まず、バツフア切換フリツプフロツプ５−１と第１お
よび第２のバツフアビジーフリツプフロツプ５−2,5−
３は、初期状態ではリセットされている。すなわち、第
１のバツフアイネーブル信号（ｆ）が立つている。 そこで、フレームが第１図の受信回路２に受信される
と、第１の受信バツフアブロツク３に格納される。そし
て、受信回路２から受信終了パルス（ｅ）が出ると、バ
ツフア切換フリツプフロツプ５−１および第１のバツフ
アビジーフリツプフロツプ５−２がセツトされ、第１の
バツフアイネーブル信号（ｆ）が落ちて（falseにな
り）、第２のバツフアイネーブ信号（ｇ）が立ち（true
になり）、第１の受信バツフアブロツク３がビジー（空
でない）となる。 したがつて、次にフレームが受信回路２で受信される
と、第２のバツフアイネーブル信号（ｇ）が立つている
（trueである）ので、受信フレームは第２のバツフアブ
ロツク４に格納される。しかし、そこで、受信回路２か
ら受信終了パルス（ｅ）が出ても、第１の受信バツフア
ブロツク３は先程ビジーになつたので、バツフア切換フ
リツプフロツプ５−１と第１および第２のバツフアビジ
ーフリツプフロツプ５−2,5−３の状態は変わらず、依
然として第２のバツフアイネーブル信号（ｇ）が立つて
いる（trueである）ので、次に受信されたフレームも第
２の受信バツフアブロツク４に格納される。 このようにして、第２の受信バツフアブロツク４に受
信フレームが次々と格納されてこの第２の受信バツフア
ブロツク４が満杯になると、第２の受信フレーム数カウ
ンタ７がそれを検出して、第２のバツフアブロツク満杯
信号（ｂ）を立てる（trueにする）。そして、最後の受
信終了パルス（ｅ）でバツフア切換フリツプフロツプ５
−１と第２のバツフアビジーフリツプフロツプ５−３が
反転し、第２のバツフアイネーブル信号（ｇ）も落ち
（false）て、第１および第２の受信バツフアブロツク
3,4は共にデイスエーブル状態となり、これ以後フレー
ムが受信されても、バツフアへの格納が拒否される。 なお、第１のバツフアビジーフリツプフロツプ５−２
と第２のバツフアビジーフリツプフロツプ５−３は、第
１の受信バツフアブロツク3,第２の受信バツフアブロツ
ク４それぞれに格納されたフレームの上位装置UPEによ
る処理が終わると、それぞれ制御回路８からの第１およ
び第２のバツフアリセツト信号（ｃ），（ｄ）によつて
リセツトされる。 以上、本発明をバツフアブロツクが２つの場合を例に
とつて説明したが、本発明はこれに限定されるものでは
なく、バツフアブロツクの数は２つ以上であれば、任意
である。 〔発明の効果〕 以上の説明から明らかなように、本発明によれば、複
雑な手段を用いることなく、複数バツフア個々を、複数
のフレームを格納できるバツフアブロツクで構成した簡
単な構成によつて、受信不可能な状態があまり起らない
データ伝送装置を実現することができるので、実用上の
効果は極めて大である。
【図面の簡単な説明】
第１図は本発明による受信バツフア制御方式を実施した
データ伝送装置の例を示すブロツク図、第２図は第１図
におけるバツフア制御回路の構成例を示す回路図であ
る。 ２……受信回路、3,4……受信バツフアブロツク、５…
…バツフア制御回路、6,7……受信フレーム数カウン
タ、８……制御回路。
データ伝送装置の例を示すブロツク図、第２図は第１図
におけるバツフア制御回路の構成例を示す回路図であ
る。 ２……受信回路、3,4……受信バツフアブロツク、５…
…バツフア制御回路、6,7……受信フレーム数カウン
タ、８……制御回路。
Claims (1)
- (57)【特許請求の範囲】 １．フレーム単位で転送されてくる受信フレームが複数
格納される複数のバッファブロックと、 受信フレームが満杯に格納されたバッファブロックを検
出するバッファブロック満杯検出手段と、 格納された受信フレームの処理がなされているバッファ
ブロック、もしくは、前記バッファブロック満杯検出手
段に検出されたバッファブロックをビジーとして判断す
るバッファブロックビジー判断手段と、 前記複数のバッファブロックの中で前記バッファブロッ
クビジー判断手段によりビジーとされていないバッファ
ブロックに、転送されてきた受信フレームを格納するバ
ッファ切換手段と を備えてなることを特徴とする受信バッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59153959A JP2687324B2 (ja) | 1984-07-26 | 1984-07-26 | 受信バツフア制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59153959A JP2687324B2 (ja) | 1984-07-26 | 1984-07-26 | 受信バツフア制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6133058A JPS6133058A (ja) | 1986-02-15 |
| JP2687324B2 true JP2687324B2 (ja) | 1997-12-08 |
Family
ID=15573809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59153959A Expired - Lifetime JP2687324B2 (ja) | 1984-07-26 | 1984-07-26 | 受信バツフア制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687324B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319939A (ja) * | 1986-07-14 | 1988-01-27 | Fujitsu Ltd | 通信制御装置 |
| JPS63269844A (ja) * | 1987-04-28 | 1988-11-08 | Nec Corp | 通信制御処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5810945A (ja) * | 1981-07-13 | 1983-01-21 | Sumitomo Heavy Ind Ltd | デ−タ伝送装置 |
| JPS617771A (ja) * | 1984-06-22 | 1986-01-14 | Fujitsu Ltd | イメ−ジデ−タ受信伸張制御方式 |
-
1984
- 1984-07-26 JP JP59153959A patent/JP2687324B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6133058A (ja) | 1986-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451881A (en) | Data processing system bus for multiple independent users | |
| GB2213294A (en) | Data processor | |
| US5355397A (en) | Clock start up stabilization for computer systems | |
| JPH05258556A (ja) | 適合ｆｉｆｏメモリ・コントローラ | |
| JP2687324B2 (ja) | 受信バツフア制御方式 | |
| US5008880A (en) | Data transmission apparatus | |
| US5263138A (en) | Method and apparatus for arbitrating access to a high speed digital video bus | |
| EP0675446B1 (en) | Multi-processor system including priority arbitrator for arbitrating request issued from processors | |
| US4837748A (en) | Counting RAM | |
| US4023145A (en) | Time division multiplex signal processor | |
| US3639682A (en) | Telegraph line scanning system | |
| JPS6133059A (ja) | 受信バツフア制御方式 | |
| US5479165A (en) | Two-dimensional coding apparatus | |
| SU1481854A1 (ru) | Динамическое запоминающее устройство | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JPS61270952A (ja) | デ−タ伝送方式 | |
| JPS5897737A (ja) | 割込み検出走査回路 | |
| SU1559351A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
| EP0604059A2 (en) | Video-memory control apparatus | |
| JP2828995B2 (ja) | データ伝送装置 | |
| JPH0424741B2 (ja) | ||
| GB2086184A (en) | Dialled digit receiver | |
| JPH06124257A (ja) | シリアル入出力制御回路 | |
| JPH0562787B2 (ja) | ||
| JPS6277666A (ja) | バツフア回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |