JPS6319939A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ｆｆｌ要〕 データ端末装置に設けられハイレベルデータリンク制御
手順によるデータの伝送制御をおこなう通信制御装置に
おいて、送受信データ用のバッファ記憶部を複数個のブ
ロックに分割するとともに。

管理テーブルによって読取り書込みの可否の管理ができ
るように構成することによって、メモリ空間を有効に利
用し記憶容量の節減を図った。

〔産業上の利用分野〕

本発明は、ハイレベルデータリンク制御手順を用いるデ
ータ端末装置の通信制御装置に関するものである。

ハイレベルデータリンク制御手順（）ＩＤＬｃ　：　ｈ
ｉｇｈｌｅｖｅｌ　ｄａｔａ　１ｉｎｋ　ｃｏｎｔｒｏ
ｌ　ｐｒｏｃｅｄｕｒｅｓ）は、ネ７トワークを構成す
るコンピュータやワークステーション等のデータ端末装
置間のデータ通信、あるいはデータ通信網の通信制御を
おこなうために。

高能率でデータ伝送ができ、且つ特定の符号体系に依存
しない伝送制御手順として３国際的に標準化された手順
である。

ＨＤＬＣ手順では、アドレス・制御メソセージ・情報メ
ツセージ・およびフレームチェックシーケンス（ＦＣＳ
　）および前後に付したフラグシーケンスによってフレ
ームを構成し、このフレームを単位として伝送する。

フラグシーケンス・アドレス・制御メツセージおよびフ
レームチェックシーケンスは、８ビツトまたは１６ビツ
トで一定であるが、情報メツセージが任意長であるため
、フレーム長は一定していない。

なお、データ伝送方式は同期伝送方式と調歩同期とも呼
ばれる非同期伝送方式とに大別されるが。

ＨＤＬＣ手順は、フレームに含まれているフラグシーケ
ンスを抽出し、これをもとに同期をとる同期伝送方式で
ありフラグ同期方式とも呼ばれる。

したがって１通信制御装置には送受信データを一時格納
するためのバッファを設け、たとえば受信側では受信デ
ータに対する誤り制御が終わるまでこれをバッファに記
憶しておく必要があるが。

メモリ空間の有効利用を図り記憶容量をできるだけ節減
することが望ましい。

〔従来の技術と発明が解決しようとする問題点〕従来は
、バッファを一定の記憶容量（たとえば２５６バイト）
のセルに分割し、たとえば受信データであればこれを受
信した順序に格納し、誤り制御が終わり次第これをクリ
ヤし、空き領域として次の受信データの記憶に備えてい
た。

このため、空き領域になっているシェルが分散すること
になるので、これらに対し連鎖リストによる順序づけを
おこなっていた。

したがって、バッファを送信データ用・受信データ用：
緊急データ用・制御データ用等に共用するものにおいて
は、連鎖リストの管理が面倒であり、制御が複雑化する
という問題点があった。

また、前記の問題点を除くため、バッファを送信データ
用・受信データ用・緊急データ用・制御データ用等に分
割して利用するものにおいては。

記憶容量が増大するという問題点があった。

すなわち１本発明の目的は制御の簡略化と記憶容量の節
減を図ることにある。

〔問題点を解決するための手段〕

本発明による通信制御装置は、第１図の原理図に示すよ
うに。

処理装置ｌを有しデータ回線を介しハイレベルデータリ
ンク制御手順によって伝送されるデータの授受を制御す
る通信制御装置において。

複数個のブロックに分割され送受信データを一時格納す
るバッファ記憶部２と。

バッファ記憶部２のブロック毎の管理情報を記憶する管
理テーブル３とを設けたものである。

〔作用〕

バッファ記憶部をブロック構成とするとともに。

各ブロックの空き領域の状況等を管理情報として管理テ
ーブルに記憶しておくものであり、管理テーブルを参照
することによって、常時、バッファ記憶部内に送信デー
タ用および受信データ用に必要な一定の記憶領域を確保
し、また利用傾度が比較的少ない他のデータに対しては
、必要に応じて弾力的に記憶領域を準備することにより
、バッファ記憶部の有効利用ができ、その結果、記憶容
量を低減することができる。

〔実施例〕

第２図は実施例の構成図であり、第１図によって説明し
た符号の他、４は処理装置１において用いるマイクロプ
ログラムを記憶する主記憶部、５はホストコンピュータ
との間に設けられるインクバッファ記憶部２は、第３図
に示すように、それぞれｍ個のセルからなるｒｔｉｖＡ
のブロックによって構成するとともに、各セルには、ブ
ロック毎に順序づけて系列化するための識別子を持ち、
識別子にはシェルのアドレスを用いる。

管理テーブル３は、第４図に示すように、管理情報とし
て、読取り書込みの可否を表す識別子・上位（Ｈ）と下
位（Ｌ）とに分割したブロックのアドレス・連係する次
のブロックのアドレス・使用中のシェルの数・ならびに
空きシェルの数等を用いる。

すなわち、ブロック内のセルは識別子によって示される
セルのアドレスを順次たどり、送受データの読取り書込
みをおこなう。

このようにして、ブロックの最後のセルに達したあとは
、管理テーブル３の連係ブロックのアドレスによって次
の書込み可能のブロックの先頭のセルに移る。

このようにして、バッファ記憶部２を使用するが、送信
データ用および受信データ用には常に複数ブロックを準
備しておき、障害調査等の際に用いる動作履歴など、使
用頻度が比較的少ないデータ用には、必要に応じて空い
ているブロックのセルを充てる。

利用の終わったセルは、連鎖リストをはりなおしておき
、その合計がブロック内のセルの総数に達したとき、そ
のブロックの管理情報としての識別子を書込み可に書き
直す。

また、ブロック内の少数のセルが書込み不可のまま残っ
ており、且つ書込み可のブロックが不足するような場合
には、書込み不可のまま残っているセルを連鎖リストか
ら外すことによって、そのブロックを書込み可とし、そ
のブロックを利用する際に、先に外して置いたセルが書
込み可になっておれば元のように連鎖リストに戻して置
く。

このように、バッファ記憶部２を用途に応じて弾力的に
使用するとともに、各ブロック内のセルの数も弾力的に
管理することによって、メモリ空間を有効利用すること
ができる。

〔発明の効果〕

以上説明したように９本発明の通信制御装置では、メモ
リ空間を有効に利用することによって。

バッファ記憶部の記憶容量を節減することができる。

【図面の簡単な説明】

第１図は本発明の原理図。 第２図は実施例の構成図。 第３図と第４図は実施例の説明図である。 図中。 １は処理装置、　　　　　２はバ・ノファ記憶部。 ３は管理テーブルを示す。

Claims (2)

【特許請求の範囲】
1. （１）処理装置（１）を有しデータ回線を介しハイレベ
   ルデータリンク制御手順によって伝送されるデータの授
   受を制御する通信制御装置において、複数個のセルによ
   って構成される複数個のブロックに分割され送受信デー
   タを一時格納するバッファ記憶部（２）と、 前記バッファ記憶部（２）のブロック毎の管理情報を記
   憶する管理テーブル（３）とを設けたことを特徴とする
   通信制御装置。
2. （２）前記ブロックはそれぞれ識別子によって順序づけ
   系列化することのできる複数個のセルによって構成され
   るものであることを特徴とする特許請求の範囲第（１）
   項記載の通信制御装置。