CN100493000C

CN100493000C - 一种实现多逻辑通道计数的方法和装置

Info

Publication number: CN100493000C
Application number: CNB2007100027786A
Authority: CN
Inventors: 熊艳清; 钟济
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2007-01-30
Filing date: 2007-01-30
Publication date: 2009-05-27
Anticipated expiration: 2027-01-30
Also published as: CN101005413A

Abstract

本发明公开了一种实现多逻辑通道计数的方法和装置。将各个逻辑通道的计数值按地址同时存储在第一双端口RAM和第二双端口RAM中，当某一逻辑通道有新的计数到来时，从第一双端口RAM中读出该逻辑通道原有的计数值，并将该逻辑通道新到来的计数累加到该逻辑通道原有的计数值上，得到新的累加值，最后将新的累加值写入第一双端口RAM中与当前逻辑通道对应的地址中，同时也将新的累加值写入和第二双端口RAM中与该逻辑通道对应的地址中，微处理器接口(MPI)从第二双端口RAM中读取任意逻辑通道的计数值。通过上述方案本发明所公开的方法和装置，利用两块双端口RAM便实现了对多逻辑通道的计数，节省了RAM资源。

Description

一种实现多逻辑通道计数的方法和装置

技术领域

本发明涉及网络通信技术，尤指一种实现多逻辑通道计数的方法和装置。

背景技术

众所周知，为了实现网络流量统计或网络问题定位，需要在网络设备上，对多个不同逻辑通道分别进行超短帧计数、超长帧计数、某些有特殊标识的帧的计数、所有帧的计数，甚至字节计数等。

目前，多逻辑通道计数通常采用随机存储器(RAM)实现。各个逻辑通道的计数值分地址存储在RAM中，即在RAM的不同地址中存储不同逻辑通道的计数值。当某个逻辑通道的计数值需要更新时，根据该逻辑通道对应的RAM地址，从RAM中读出相应的计数值，进行累加，并再次写入与该逻辑通道对应的RAM地址中。RAM中存储的多逻辑通道计数值供微处理器接口(MPI)读取。RAM分为双端口RAM(Tow Port RAM)和双重端口RAM(Daul Port RAM)。双端口RAM提供一组读写地址，且读写地址相互独立；双重端口RAM提供两组读写地址，两组读写地址相互独立，但同一组中的读写地址复用。

图1是现有技术采用两块双重端口RAM实现多逻辑通道计数的技术方案示意图。由于双重端口RAM提供的两组读写地址中，同一组的读写地址是复用的；而内部电路从双重端口RAM中的与某个逻辑通道对应的地址中读出计数值，至少需要一个时钟周期，之后累加模块对计数值进行累加，再将累加值写入与该逻辑通道对应的RAM地址，至少还需要一个时钟周期；又考虑到各个逻辑通道的帧到达时间相互独立，有可能在连续的多个时钟周期内，在每个时钟周期都要对某些逻辑通道的计数值进行更新，以及需要为MPI保留读数据的端口。因此，在图1所示的技术方案中采用两块双重端口RAM协同计数的方式实现多逻辑通道计数。

如图1所示，双重端口RAM_A和双重端口RAM_B提供的两组读写地址相互独立，分别供内部电路更新计数时访问和MPI访问使用。RAM选择器用于选择双重端口RAM_A或双重端口RAM_B对当前逻辑通道进行计数处理。双重端口RAM_A和双重端口RAM_B在RAM选择器的作用下分时对所有逻辑通道计数，例如，在当前时钟周期采用双重端口RAM_A对当前逻辑通道进行计数处理，则在下一个时钟周期，采用双重端口RAM_B对下一个时钟周期的当前逻辑通道进行计数处理。因此，每个逻辑通道的计数值分两部分存储在双重端口RAM_A和双重端口RAM_B中对应的地址中。

当MPI对某一逻辑通道的计数进行访问时，需要将双重端口RAM_A和双重端口RAM_B中MPI的读地址设置为相同逻辑通道的计数地址，并将两个读出值相加后才能得到相应逻辑通道的计数值。MPI读取当前逻辑通道的计数值后，需要对当前逻辑通道在双重端口RAM_A和双重端口RAM_B中的计数值进行读清零处理，即在双重端口RAM_A和双重端口RAM_B中与当前逻辑通道相对应的地址中都回写0。而在读清零的过程中当前逻辑通道如果有新的计数到来，就会产生冲突。现有技术中处理冲突的方案是：MPI根据内部当前有新的计数到来的逻辑通道的地址和当前逻辑通道的地址，在双重端口RAM_A和双重端口RAM_B中与当前逻辑通道相对应的地址中分别回写1和0，或0和1，或1和1。

由于逻辑通道对应的计数值分别存储在两块双重端口RAM中，因此上述方案难于实现计数饱和功能。

在上述图1所示的现有技术方案中，需要两块双重端口RAM协同工作才能实现多逻辑通道计数，而两块双重端口RAM在RAM资源上，约等同于4块双端口RAM，因此，现有的多逻辑通道计数方案对RAM资源的消耗比较大。

发明内容

有鉴于此，本发明实施例的主要目的在于提供一种实现多逻辑通道计数的方法，以节省RAM资源。

本发明实施例的另一个目的在于提供一种实现多逻辑通道计数的装置，以节省RAM资源。

为达到上述目的，本发明实施例的技术方案具体是这样实现的：

本发明的实施例公开了一种实现多逻辑通道计数的方法，该方法包括：

将各个逻辑通道的计数值按地址同时存储在第一双端口RAM和第二双端口RAM中；

从第一双端口RAM中读出当前逻辑通道原有的计数值，并将当前逻辑通道新到来的计数累加到当前逻辑通道原有的计数值上，得到新的累加值，然后将新的累加值写入第一双端口RAM中与当前逻辑通道对应的地址中，同时也将新的累加值写入第二双端口RAM中与当前逻辑通道对应的地址中；

微处理器接口MPI从第二双端口RAM中读取任一逻辑通道的计数值。

本发明实施例还公开了一种实现多逻辑通道计数的装置，该装置包括第一双端口RAM、第二双端口RAM和累加模块；

第一双端口RAM，用于按地址存储各个逻辑通道的计数值，并为累加模块提供读写端口；

第二双端口RAM，用于按地址存储各个逻辑通道的计数值，并为累加模块提供写端口，为MPI读取任一逻辑通道的计数值提供读访问端口；

累加模块，用于在当前逻辑通道有新的计数到来时，从第一双端口RAM中读出当前逻辑通道原有的计数值，并将当前逻辑通道新到来的计数累加到当前逻辑通道原有的计数值上，得到新的累加值，最后将新的累加值写入第一双端口RAM中与当前逻辑通道对应的地址中，同时也将新的累加值写入第二双端口RAM中与当前逻辑通道对应的地址中。

由上述技术方案可见，本发明的实施例利用两块双端口RAM同时存储各个逻辑通道计数值，并用第一个双端口RAM的读地址作为内部电路进行计数更新的读端口、用第二个双端口RAM的读地址作为MPI读访问的读端口的方案，使得仅利用两块双端口RAM便实现了对多逻辑通道的计数，较之现有技术节省了RAM资源。

附图说明

图1是现有技术采用两块双重端口RAM实现多逻辑通道计数的技术方案示意图；

图2是本发明实施例一种实现多逻辑通道计数的方法的示意图；

图3是本发明实施例一种实现饱和计数和读清零功能的多逻辑通道计数方法的示意图；

图4是图3所示的一种实现饱和计数和读清零功能的多逻辑通道计数方法的流程图；

图5是本发明实施例一种实现多逻辑通道计数的装置的结构框图；

图6是本发明实施例一种实现饱和计数和读清零功能的多逻辑通道计数装置的结构框图。

具体实施方式

本发明实施例技术方案的主要思想是：双端口RAM由于读写地址相互独立，因此，一个双端口RAM就可以满足在每个时钟周期都要对某个逻辑通道的计数值进行更新的需求；但一个双端口RAM只有一组读写地址，不能再为MPI提供读端口。因此，综合上述因素本发明实施例中利用两块双端口RAM同时记录所有逻辑通道的计数，并将第一个双端口RAM的读地址作为内部电路进行计数更新时的读端口，而将第二个双端口RAM的读地址作为MPI读取任一逻辑通道的计数值时的读端口，从而用两块双端口RAM实现了多逻辑通道的计数。

为了还能实现计数器的读清零和饱和计数功能，本发明的实施例，在上述两个双端口RAM的基础上，又增加第三个双端口RAM，使其与第二个双端口RAM协同工作实现读清零和饱和计数功能。

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举较佳实施例，对本发明进一步详细说明。

图2是本发明实施例一种实现多逻辑通道计数的方法的示意图。如图2所示，该方法主要利用两块双端口RAM实现了对多逻辑通道的计数。两块双端口RAM分别是：双端口RAM_A和双端口RAM_B，下面为叙述简单，将上述两个双端口RAM分别简称为RAM_A和RAM_B。

所有逻辑通道的计数值分地址同时存储在RAM_A和RAM_B中，并且当前某个逻辑通道有新的计数到来时，通过RAM_A的读地址从RAM_A中读出当前逻辑通道的原计数值，进行计数累加后，将累加值通过RAM_A和RAM_B的写地址同时写入RAM_A和RAM_B中与当前逻辑通道对应的地址中。由于双端口RAM的读写地址相互独立，因此可以实现在每个时钟周期都对某个逻辑通道进行计数更新。RAM_B的读地址为MPI的访问提供读端口。

图3是本发明实施例一种实现饱和计数和读清零功能的多逻辑通道计数方法的示意图。如图3所示，该方法在图2所示的双端口RAM_A和双端口RAM_B的基础上增加了双端口RAM_C。以下也将双端口RAM_C简称为RAM_C。

在图3中，RAM_A和RAM_B的功能同图2中所描述，RAM_C的存储地址与各个逻辑通道对应，并且初始存储值都为0。RAM_C和RAM_B协同工作实现计数器的饱和计数和读清零功能，具体实现过程参见图4所示的流程图。

图4是图3所示的一种实现饱和计数和读清零功能的多逻辑通道计数方法的流程图。如图4所示，该方法包括以下步骤：

步骤401，将所有逻辑通道的计数值分地址同时存储在RAM_A和RAM_B中，并对所有逻辑通道的计数值进行实时更新。

对RAM_A和RAM_B中的逻辑通道计数值进行实时更新的方法是：当前某个逻辑通道有新的计数到来时，通过RAM_A的读地址从RAM_A中读出当前逻辑通道的原计数值，进行计数累加后，将累加值通过RAM_A和RAM_B的写地址同时写入RAM_A和RAM_B中与当前逻辑通道对应的地址中。

步骤402，判断MPI是否对逻辑通道的计数值进行读访问，是则执行步骤404；否则执行步骤403。

步骤403，当MPI没有对任何逻辑通道进行读访问时，依次轮循RAM_B和RAM_C中与各个逻辑通道对应的地址，当轮循到与某个逻辑通道对应的地址时，读出两个地址中的数值，并与该逻辑通道的饱和值进行比较，当两个数值的差值大于饱和值时，将RAM_B中该逻辑通道的计数值与该逻辑通道的饱和值的差值写入RAM_C中与该逻辑通道对应的地址中。返回步骤402。

当前逻辑通道的饱和值是一个预先规定的数值，该数值小于存储当前逻辑通道计数值的RAM单元的最大计数值。

步骤404，当MPI对当前逻辑通道进行读访问时，从RAM_B和RAM_C中与当前逻辑通道对应的地址中读出二者的数据，并与当前逻辑通道的饱和值进行比较，当二者的差值小于饱和值时，将差值作为MPI的读数据送出；否则直接将饱和值作为MPI的读数据送出。

这样，便实现了饱和计数功能。

步骤405，当MPI对当前逻辑通道进行读访问后，将从RAM_B中与当前逻辑通道对应的地址中读出的数值，写入RAM_C中与当前逻辑通道对应的地址中。

这样，在当前逻辑通道没有新的计数到来时，RAM_B和RAM_C中与当前逻辑通道对应的地址中的数值的差值为0，从而实现了读清零功能。

通过上述流程，RAM_A和RAM_B协同工作实现了对多逻辑通道到的计数，并供MPI读取；RAM_C和RAM_B协同工作实现了计数器的饱和计数和读清零功能。

由MPI的访问特性可知，MPI的读操作速度慢，MPI不可能在连续的时钟内，对同一个或不同的逻辑通道进行读访问。因此，在MPI对某个逻辑通道进行读访问后，有足够的时间将RAM_B的读出值写入RAM_C中，实现读清零，而不需要进行任何冲突处理。这也是本发明实施例技术方案的一个优点。

图5是本发明实施例一种实现多逻辑通道计数的装置的结构框图。如图5所示，该装置主要包括双端口RAM_A、双端口RAM_B和累加模块302，以后分别简称双端口RAM_A、双端口RAM_B为RAM_A、RAM_B。此外该装置还包括：内部控制电路301和延时器306。

RAM_A和RAM_B用于按地址存储各个逻辑通道的最新计数值，并且RAM_A为累加模块302进行计数更新提供读端口，RAM_B为MPI的读访问提供读端口。

累加模块302用于在当前逻辑通道有新的计数到来时，从RAM_A中读出当前逻辑通道原有的计数值，并将当前逻辑通道新到来的计数累加到当前逻辑通道原有的计数值上，得到新的累加值，最后在内部控制电路发送的累加使能信号的驱动下，将新的累加值同时写入RAM_A和RAM_B中与当前逻辑通道对应的地址中。

内部控制电路301用于向RAM_A和RAM_B发送与当前逻辑通道对应的RAM地址、向累加模块302发送驱动累加操作的累加使能信号。

如图5所示，当某一当前逻辑通道有新的计数到来，需要进行计数更新时，内部控制电路301向RAM_A发送与当前逻辑通道对应的RAM地址，该地址此时是RAM的读地址，RAM_A接收到与当前逻辑通道对应的RAM读地址后，将该地址中的计数值作为RAM的读数据送到累加模块302中；内部控制电路301向累加模块302发送累加使能信号，累加模块302在累加使能信号的驱动下将当前逻辑通道新到来的计数值累加到从RAM_A中读出的计数值上，得到一个新的累加值；内部控制电路301向RAM_A发送的与当前逻辑通道对应的RAM地址，经过延时器306延时后，作为RAM的写地址到达RAM_A和RAM_B，累加模块302将所述新的累加值写入RAM_A和RAM_B中与当前到达的RAM写地址对应的地址中。

当MPI需要对某个当前逻辑通道的计数值进行读访问时，向RAM_B发送与当前逻辑通道对应的RAM读地址，便可以从RAM_B中读取到当前逻辑通道的计数值。

图6是本发明实施例一种实现饱和计数和读清零功能的多逻辑通道计数装置的结构框图。如图6所示，该装置为了实现饱和计数和读清零功能在图5所示装置的基础上主要增加了双端口RAM_C和比较模块305，以下简称双端口RAM_C为RAM_C。此外还增加了选通模块303、地址轮循模块304和延时器307。比较模块305还包括读输出单元308和写清零单元309。

RAM_A、RAM_B、累加模块302和内部控制电路301用于实现对多逻辑通道的计数，其具体工作过程同图5中所述，这里不再复述。

RAM_C用于按地址存储比较模块305发送的与当前逻辑通道对应的数值，所存储的与各当前逻辑通道对应的数值的初始值为零。

比较模块305在MPI没有进行读访问时，依次从RAM_B和RAM_C中读取与各个逻辑通道对应的数值，并将读取的两个数值的差值与各个逻辑通道的饱和值进行比较，当RAM_B和RAM_C中与当前逻辑通道对应的数值的差值大于饱和值时，将RAM_B中当前逻辑通道的计数值与当前逻辑通道的饱和值的差值，写入RAM_C中与当前逻辑通道对应的地址中。

比较模块305中的读输出单元308，用于在MPI对当前逻辑通道进行读访问时，从RAM_B和RAM_C中读取与当前逻辑通道对应的数值，并与当前逻辑通道的饱和值进行比较，如果RAM_B和RAM_C中与当前逻辑通道对应的数值的差值小于饱和值，则将该差值作为MPI的读数据输出，否则将饱和值作为MPI的读数据输出。

比较模块305中的写清零单元309，用于在MPI完成对当前逻辑通道的读访问后，将RAM_B中与当前逻辑通道对应的计数值写入RAM_C中与当前逻辑通道对应的地址中。

地址轮循模块304，用于在MPI没有进行读访问时，向RAM_B和RAM_C依次发送与各个逻辑通道对应的RAM地址。

选通模块303，在MPI没有进行读访问时，用于选通地址轮循模块304，使地址轮循模块304能够向RAM_B和RAM_C依次发送与各个逻辑通道对应的RAM地址；在MPI对当前逻辑通道进行读访问时，用于选通MPI，使MPI能够向RAM_B和RAM_C发送与当前逻辑通道对应的RAM地址。

在图6中，RAM_A和RAM_B协同工作实现对多逻辑通道的计数，RAM_B和RAM_C协同工作实现读清零和饱和计数功能，并且RAM_B和RAM_C为MPI的读访问和逻辑通道的轮循提供读端口，RAM_C中各地址的初始计数值都为0。图6所示的装置通过执行如下三种操作实现读清零和饱和计数功能：

1)当MPI没有对任何逻辑通道进行访问时

选通模块303选通地址轮循模块304，地址轮循模块304依次向RAM_B和RAM_C发送与各个逻辑通道对应的RAM地址，此时该地址是RAM的读地址；RAM_B和RAM_C接收到一个逻辑通道的RAM读地址后，分别将该地址中的计数值作为RAM的读数据送到比较模块305；比较模块305比较从RAM_B和RAM_C读取与当前逻辑通道对应的两个数据；轮循模块304向RAM_B和RAM_C发送的RAM地址经过延时器307延时后，作为RAM的写地址到达RAM_C；比较模块305在所读取的与当前逻辑通道对应的两个数据的差值大于饱和值时，将RAM_B中当前逻辑通道的计数值与当前逻辑通道的饱和值的差值写入RAM_C中与当前到达的RAM写地址对应的地址中。

2)当MPI对当前逻辑通道进行读访问时

选通模块303选通MPI，MPI向RAM_B和RAM_C发送与当前逻辑通道对应的RAM地址，此时该地址是RAM的读地址；RAM_B和RAM_C接收到当前逻辑通道的RAM读地址后，分别将该地址中的计数值作为RAM的读数据送到比较模块305中的读输出单元308；读输出单元308比较从RAM_B和RAM_C读取的两个数值，当两个数值的差值小于饱和值时，将该差值作为MPI的读数据送出；否则直接将饱和值作为MPI的读数据送出。

通过上述过程便实现了饱和计数功能。

3)当MPI对当前逻辑通道进行读访问后

2)中MPI向RAM_B和RAM_C发送的与当前逻辑通道对应的RAM地址通过延时器307延时后，作为RAM的写地址到达RAM_C；比较模块305中的写清零单元309将从RAM_B中与当前逻辑通道对应的地址中读出的数值，写入RAM_C中与当前到达的RAM写地址对应的地址中。

综上所述，本发明的实施例利用两块双端口RAM同时存储各个逻辑通道计数值，并用第一个双端口RAM的读地址作为内部电路进行计数更新的读端口、用第二个双端口RAM的读地址作为MPI读访问的读端口的方案，使得仅利用两块双端口RAM便实现了对多逻辑通道的计数，即使为了实现读清零和饱和计数功能，也只用了三块双端口RAM，较之现有技术节省了RAM资源。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1、一种实现多逻辑通道计数的方法，其特征在于，该方法包括：

2、如权利要求1所述的方法，其特征在于，在MPI没有进行读访问时，该方法进一步包括：

设第三双端口RAM中与各逻辑通道对应的数值的初始值为零；

依次轮循第二双端口RAM和第三双端口RAM中与各个逻辑通道对应的计数值，当第二双端口RAM和第三双端口RAM中与当前逻辑通道对应的计数值的差值大于饱和值时，将第二双端口RAM中当前逻辑通道的计数值与当前逻辑通道的饱和值的差值，写入第三双端口RAM中与当前逻辑通道对应的地址中。

3、如权利要求2所述的方法，其特征在于，在MPI对当前逻辑通道进行读访问时，该方法进一步包括：

如果第二双端口RAM和第三双端口RAM中与当前逻辑通道对应的计数值的差值小于饱和值，则将差值作为MPI的读数据，否则将饱和值作为MPI的读数据。

4、如权利要求3所述的方法，其特征在于，当MPI完成对当前逻辑通道的读访问后，该方法进一步包括：

将第二双端口RAM中与当前逻辑通道对应的计数值写入第三双端口RAM中与当前逻辑通道对应的地址中。

5、一种实现多逻辑通道计数的装置，其特征在于，该装置包括第一双端口RAM、第二双端口RAM和累加模块；

6、如权利要求5所述的装置，其特征在于，该装置进一步包括第三双端口RAM和比较模块，其中，

第三双端口RAM，用于按地址存储比较模块发送的与当前逻辑通道对应的数值，所存储的与各当前逻辑通道对应的数值的初始值为零；

比较模块，用于在MPI没有进行读访问时，依次从第二双端口RAM和第三双端口RAM中读取与各个逻辑通道对应的数值，并将读取的两个数值的差值与各个逻辑通道的饱和值进行比较，当第二双端口RAM和第三双端口RAM中与当前逻辑通道对应的数值的差值大于饱和值时，将第二双端口RAM中当前逻辑通道的计数值与当前逻辑通道的饱和值的差值，写入第三双端口RAM中与当前逻辑通道对应的地址中。

7、如权利要求6所述的装置，其特征在于，所述比较模块进一步包括：

读输出单元，用于在MPI对当前逻辑通道进行读访问时，从第二双端口RAM和第三双端口RAM中读取与当前逻辑通道对应的数值，并与当前逻辑通道的饱和值进行比较，如果第二双端口RAM和第三双端口RAM中与当前逻辑通道对应的数值的差值小于饱和值，则将该差值作为MPI的读数据输出，否则将饱和值作为MPI的读数据输出。

8、如权利要求7所述的装置，其特征在于，所述比较模块进一步包括：

写清零单元，用于在MPI完成对当前逻辑通道的读访问后，将第二双端口RAM中与当前逻辑通道对应的计数值写入第三双端口RAM中与当前逻辑通道对应的地址中。

9、如权利要求5所述的装置，其特征在于，该装置进一步包括内部控制电路，用于向第一双端口RAM和第二双端口RAM发送与当前逻辑通道对应的RAM地址，向所述累加模块发送驱动累加操作的累加使能信号。

10、如权利要求6所述的装置，其特征在于，该装置进一步包括地址轮循模块，用于在MPI没有进行读访问时，向第二双端口RAM和第三双端口RAM依次发送与各个逻辑通道对应的RAM地址。

11、如权利要求10所述的装置，其特征在于，该装置进一步包括选通模块，用于在MPI没有进行读访问时，选通所述地址轮循模块，使地址轮循模块能够向第二双端口RAM和第三双端口RAM依次发送与各个逻辑通道对应的RAM地址，在MPI对当前逻辑通道进行读访问时，选通MPI，使MPI能够向第二双端口RAM和第三双端口RAM发送与当前逻辑通道对应的RAM地址。