CN113434455A - 一种基于fpga的光纤接口数据缓存管理方法 - Google Patents
一种基于fpga的光纤接口数据缓存管理方法 Download PDFInfo
- Publication number
- CN113434455A CN113434455A CN202110692053.4A CN202110692053A CN113434455A CN 113434455 A CN113434455 A CN 113434455A CN 202110692053 A CN202110692053 A CN 202110692053A CN 113434455 A CN113434455 A CN 113434455A
- Authority
- CN
- China
- Prior art keywords
- data
- cache
- optical fiber
- fpga
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013307 optical fiber Substances 0.000 title claims abstract description 43
- 238000007726 management method Methods 0.000 title claims abstract description 22
- 230000001360 synchronised effect Effects 0.000 claims abstract description 10
- 230000007246 mechanism Effects 0.000 claims abstract description 3
- 230000008707 rearrangement Effects 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 230000005856 abnormality Effects 0.000 claims description 2
- 238000013507 mapping Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 239000000835 fiber Substances 0.000 claims 4
- 230000001502 supplementing effect Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 8
- 230000003068 static effect Effects 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/781—On-chip cache; Off-chip memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
- G06F15/7846—On-chip cache and off-chip main memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/50—Network services
- H04L67/56—Provisioning of proxy services
- H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Electromagnetism (AREA)
- Optical Communication System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种基于FPGA的光纤接口数据缓存管理方法，根据接口应用需求及FPGA器件资源通过静态及动态参数，灵活配置接口模块工作方式及处理流程，针对不同应用场景无需改动FPGA软件，设置同步等待门限，将多路光纤接收的数据同步对齐，发送至缓存，划分内存地址，各路数据在各自地址空间循环写缓存，采用轮询机制，交换控制多路光纤数据写端口映射到一个或多个DDR控制器接口，将各路光纤数据的缓存信息和节点信息整合，按照光纤次序从内存读取缓存数据，发送至目的节点，设计维护效率高、通用兼容性强。
Description
技术领域
本发明属于FPGA开发技术领域，具体涉及一种数据缓存技术。
背景技术
随着信号处理芯片及平台能力的提升，对处理单元或平台间高速数据传输的性能及可靠性提出了更高要求。数据接收端应当对接口输入数据进行高效可靠的存储及分发管理，灵活兼容适应光纤接口链路输入数量、传输速率等参数的变化。
FPGA由于其输入输出IO接口资源较为丰富，经常作为信号处理平台接口处理芯片。在FPGA接口实现过程中，多路光纤链路数据状态的判断、多路并行接收数据的动态缓存以及多路接收数据在内存空间的管理等问题，都是接口FPGA软件模块设计的难点及关键所在。因此，需要设计一个通用的接口数据缓存管理模块，从而满足不同接口输入场景需求。
发明内容
本发明为了解决现有技术存在的问题，提出了一种基于FPGA的光纤接口数据缓存管理方法，为了实现上述目的，本发明采用了以下技术方案。
数据同步控制：设置同步等待门限，消除不同光纤链路间的传输延迟差异，将多路光纤接收的数据同步对齐，发送至缓存。
进一步的，判断数据传输链路状态，补齐或截取异常链路的数据以屏蔽异常。
数据缓存控制：划分内存地址，每路光纤数据占据一块地址空间，各路数据在各自地址空间循环写缓存。
进一步的，若内存空间不足，则暂停接收数据缓存，防止数据被覆盖。
DDR写控制管理：采用轮询机制，依次允许各路写数据端口占用DDR写操作接口，交换控制多路光纤数据写端口映射到一个或多个DDR控制器接口。
数据分发控制，根据配置信息确定缓存数据目的节点，将各路光纤数据的缓存信息和节点信息整合。
数据重排控制，根据配置信息、节点信息和缓存信息，按照光纤次序从内存读取缓存数据，发送至目的节点。
进一步的，根据配置信息将读取的数据重排，按照同步节拍次序输出。
状态收集监测：采集数据同步控制、数据缓存控制、DDR写控制管理、数据分发控制、数据重排控制的操作信息，监测工作状态，发送至目的节点，或随缓存数据发送。
进一步的，配置接收光纤数量、同步等待门限、输出节点数量、内存地址划分信息、单根光纤缓存空间和数据重排方式，设置FPGA进入工作准备状态。
本发明的有益效果：将多路光纤数据合并为一路或多路接收和输出，支持多路光纤数据动态DDR缓存管理，也支持对多路缓存数据重排分发，监测模块内部运行状态；用户可以根据接口应用需求及FPGA器件资源通过静态及动态参数，灵活配置接口模块工作方式及处理流程；可针对不同应用场景无需改动FPGA软件，配置光纤接收数量及输出节点数量，设计维护效率高、通用性强；可根据存储能力灵活划分缓存空间，可配置支持一组或多组DDR控制器，兼容性强；支持对光纤接收输入状态、内存使用状态及输出节点接收状态等信息进行监测，可维护性强。
附图说明
图1是缓存管理流程图，图2是内存划分示意图，图3是DDR写原理图。
附图标记：1-数据同步控制，2-数据缓存控制，3-DDR写控制管理，4-数据分发控制，5-数据重排控制，6-状态收集监测。
具体实施方式
以下结合附图对本发明的技术方案做具体的说明。
接收数据缓存前，通过静态例化参数或动态参数，配置接收光纤数量、同步等待门限、内存地址划分信息、单根光纤缓存空间、输出节点数量、数据排列方式等参数。
缓存管理如图1所示，接收数据先经过数据同步控制1，首先判断光纤链误码，并做补零处理，判定各路光纤数据间的相对延迟，填充或截取，确保正常光纤链路能够同步对齐输出。
数据缓存控制2将内存空间依照光纤数量进行均匀划分，如图2所示，将同步数据分段写入内存空间，并记录各段数据起始地址及数据长度，在同步数据到来时依照各自光纤缓存地址信息，发起数据写内存操作。
缓存完成后，各段动态存储地址及长度信息输出至数据分发控制4，根据已被读走的动态存储地址信息，判断内存中未使用空间大小，在存储空间不足的情况下，暂停接收，直至有新的地址空间可用。
DDR写控制管理3依照配置，处理多路光纤对应一组或多组DDR控制器，如图3所示，各路光纤可能同时发起的写操作，采用轮询方式，检测各路光纤是否存在写操作请求，选中的写操作端口根据写请求地址信息，选择对应的DDR输出端口，将该路光纤数据通过DDR控制器写入内存空间。
数据分发控制4模块根据配置信息，确定缓存数据输出目的节点，或依照轮询处理准则，将已缓存数据分发至多个节点。
当前内存缓存信息及输出目的节点信息传输至数据重排控制5，根据数据缓存地址信息及数据长度，发起DDR内存数据读操作，如图2所示，对于已读取信息，可按照光纤顺序进行排列输出，即缓存数据N存储块横向排列输出，也可按照接收时刻顺序进行排列输出，即缓存数据N存储块纵向排列输出。
根据输出节点数量，数据输出至约定节点，根据配置参数，各模块的内部状态信息也可通过该模块从DDR中读出，并送至约定节点，通过外部节点对模块运行状态进行监测。
状态收集监测6对各个模块状态信息进行收集，将收集到的状态信息通过DDR写控制管理3写入约定的DDR内存，或用于数据重排控制5模块读取。
上述作为本发明的实施例，并不限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均包含在本发明的保护范围之内。
Claims (6)
1.一种基于FPGA的光纤接口数据缓存管理方法，其特征在于，包括：
数据同步控制：设置同步等待门限，消除不同光纤链路间的传输延迟差异，将多路光纤接收的数据同步对齐，发送至缓存；
数据缓存控制：划分内存地址，每路光纤数据占据一块地址空间，各路数据在各自地址空间循环写缓存；
DDR写控制管理：采用轮询机制，依次允许各路写数据端口占用DDR写操作接口，交换控制多路光纤数据写端口映射到一个或多个DDR控制器接口；
数据分发控制，根据配置信息确定缓存数据目的节点，将各路光纤数据的缓存信息和节点信息整合；
数据重排控制，根据配置信息、节点信息和缓存信息，按照光纤次序从内存读取缓存数据，发送至目的节点。
2.根据权利要求1所述的基于FPGA的光纤接口数据缓存管理方法，其特征在于，所述数据同步控制，包括：判断数据传输链路状态，补齐或截取异常链路的数据以屏蔽异常。
3.根据权利要求1所述的基于FPGA的光纤接口数据缓存管理方法，其特征在于，所述数据缓存控制，包括：若内存空间不足，则暂停接收数据缓存，防止数据被覆盖。
4.根据权利要求1所述的基于FPGA的光纤接口数据缓存管理方法，其特征在于，所述数据重排控制，包括：根据配置信息将读取的数据重排，按照同步节拍次序输出。
5.根据权利要求1至4任一所述的基于FPGA的光纤接口数据缓存管理方法，其特征在于，还包括：状态收集监测：采集数据同步控制、数据缓存控制、DDR写控制管理、数据分发控制、数据重排控制的操作信息，监测工作状态，发送至目的节点，或随缓存数据发送。
6.根据权利要求5所述的基于FPGA的光纤接口数据缓存管理方法，其特征在于，所述状态收集监测，包括：配置接收光纤数量、同步等待门限、输出节点数量、内存地址划分信息、单根光纤缓存空间和数据重排方式，设置FPGA进入工作准备状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110692053.4A CN113434455B (zh) | 2021-06-22 | 2021-06-22 | 一种基于fpga的光纤接口数据缓存管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110692053.4A CN113434455B (zh) | 2021-06-22 | 2021-06-22 | 一种基于fpga的光纤接口数据缓存管理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113434455A true CN113434455A (zh) | 2021-09-24 |
| CN113434455B CN113434455B (zh) | 2023-10-24 |
Family
ID=77756914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110692053.4A Active CN113434455B (zh) | 2021-06-22 | 2021-06-22 | 一种基于fpga的光纤接口数据缓存管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113434455B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115048322A (zh) * | 2022-06-27 | 2022-09-13 | 中国电子科技集团公司第十四研究所 | 一种基于zynq的多节点信号处理监测方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103279309A (zh) * | 2013-05-15 | 2013-09-04 | 清华大学 | 基于fpga的ddr控制装置及方法 |
| US20140143491A1 (en) * | 2012-11-20 | 2014-05-22 | SK Hynix Inc. | Semiconductor apparatus and operating method thereof |
| CN104158822A (zh) * | 2014-08-29 | 2014-11-19 | 中国航空无线电电子研究所 | 基于双通道捆绑的光纤链路点对点传输系统及传输方法 |
| CN104317747A (zh) * | 2014-10-09 | 2015-01-28 | 中国电子科技集团公司第四十一研究所 | 一种网格接收机的数据缓存与发送装置及方法 |
| CN105335105A (zh) * | 2015-12-22 | 2016-02-17 | 信阳师范学院 | 一种适用于fpga的qdr iv超高速存储控制器 |
| CN108776647A (zh) * | 2018-06-04 | 2018-11-09 | 中国电子科技集团公司第十四研究所 | 基于axi总线的多ddr控制器管理模块 |
| CN111433758A (zh) * | 2018-11-21 | 2020-07-17 | 吴国盛 | 可编程运算与控制芯片、设计方法及其装置 |
-
2021
- 2021-06-22 CN CN202110692053.4A patent/CN113434455B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140143491A1 (en) * | 2012-11-20 | 2014-05-22 | SK Hynix Inc. | Semiconductor apparatus and operating method thereof |
| CN103279309A (zh) * | 2013-05-15 | 2013-09-04 | 清华大学 | 基于fpga的ddr控制装置及方法 |
| CN104158822A (zh) * | 2014-08-29 | 2014-11-19 | 中国航空无线电电子研究所 | 基于双通道捆绑的光纤链路点对点传输系统及传输方法 |
| CN104317747A (zh) * | 2014-10-09 | 2015-01-28 | 中国电子科技集团公司第四十一研究所 | 一种网格接收机的数据缓存与发送装置及方法 |
| CN105335105A (zh) * | 2015-12-22 | 2016-02-17 | 信阳师范学院 | 一种适用于fpga的qdr iv超高速存储控制器 |
| CN108776647A (zh) * | 2018-06-04 | 2018-11-09 | 中国电子科技集团公司第十四研究所 | 基于axi总线的多ddr控制器管理模块 |
| CN111433758A (zh) * | 2018-11-21 | 2020-07-17 | 吴国盛 | 可编程运算与控制芯片、设计方法及其装置 |
Non-Patent Citations (1)
| Title |
|---|
| 高子航: "实时数据包重组及多协议传输技术研究", 中国优秀硕士学位论文全文数据库 信息科技辑 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115048322A (zh) * | 2022-06-27 | 2022-09-13 | 中国电子科技集团公司第十四研究所 | 一种基于zynq的多节点信号处理监测方法 |
| CN115048322B (zh) * | 2022-06-27 | 2024-04-23 | 中国电子科技集团公司第十四研究所 | 一种基于zynq的多节点信号处理监测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113434455B (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4480845B2 (ja) | メモリー幅の非常に広いｔｄｍスイッチシステム | |
| CN101188599B (zh) | 发电厂电气监控前置系统负荷均衡设计的实现方法 | |
| KR100981461B1 (ko) | 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법 | |
| CN106648896B (zh) | 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法 | |
| EP2159694A1 (en) | Method and device for barrier synchronization, and multicore processor | |
| CN110109872B (zh) | 一种遥感卫星异构数据统一存储管理装置 | |
| JP2008546049A (ja) | 宛先ディスクへのアクセス方法とディスク容量拡張システム及びディスクアレイ | |
| CN103714038B (zh) | 一种数据处理方法和装置 | |
| JPH10340243A (ja) | 入出力データ転送システム | |
| CN103530245B (zh) | 一种基于fpga的srio互联交换装置 | |
| JPH08274720A (ja) | メモリインターフェースシステム | |
| CN110781112A (zh) | 一种支持多种传输模式的双通路串行RapidIO接口 | |
| CN102868441A (zh) | 一种保护倒换方法、系统及光网络节点 | |
| CN1109307C (zh) | 在处理器单元之间交换数据的系统 | |
| CN113434455B (zh) | 一种基于fpga的光纤接口数据缓存管理方法 | |
| CN210693970U (zh) | 一种多总线测试装置 | |
| CN206946471U (zh) | 一种多通道共享读写sdram的电路装置 | |
| CN111581136B (zh) | 一种dma控制器及其实现方法 | |
| CN201690461U (zh) | 多通道dcc通信处理系统 | |
| CN100493000C (zh) | 一种实现多逻辑通道计数的方法和装置 | |
| CN116457751A (zh) | 一种写数据通路结构和芯片 | |
| US5933608A (en) | Multiway signal switching device including a WSIC and optical communication ports | |
| CN101908923B (zh) | 一种整机自检测系统及方法 | |
| CN101324863A (zh) | 一种同步静态存储器的控制装置及方法 | |
| CN103268278B (zh) | 支持多核处理器的sram控制器及其跟踪信息处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |